JPH0224698A - X-ray image processor - Google Patents
X-ray image processorInfo
- Publication number
- JPH0224698A JPH0224698A JP63173703A JP17370388A JPH0224698A JP H0224698 A JPH0224698 A JP H0224698A JP 63173703 A JP63173703 A JP 63173703A JP 17370388 A JP17370388 A JP 17370388A JP H0224698 A JPH0224698 A JP H0224698A
- Authority
- JP
- Japan
- Prior art keywords
- character
- memory
- data
- scanning lines
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、表示スピードの異なる複数の表示系からなる
画像表示部をCPUバスに対し並列に設けたX線画像処
理装置に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention provides an X-ray image processing device in which an image display unit consisting of a plurality of display systems with different display speeds is provided in parallel to a CPU bus. Regarding.
(従来の技術)
従来よりX線診断装置においては、X線TVカメラを使
用したX線ディジタル画像処理装置を具備している。こ
の画像処理装置は、走査線1051本からなる方式を採
用した高精細皮表・示系と、走査線525本方式を採用
した一般的なTV表示系と、をCPUに対し並列的に備
え、画像表示部に同時に鮮明な同一のディジタル画像を
表示するようにしている。(Prior Art) Conventionally, X-ray diagnostic equipment has been equipped with an X-ray digital image processing device using an X-ray TV camera. This image processing device is equipped with a high-definition skin display system that uses a method consisting of 1051 scanning lines and a general TV display system that uses a method that uses 525 scanning lines in parallel with the CPU. The same clear digital image is simultaneously displayed on the image display section.
第3図は従来のX線ディジタル画像処理装置の画像表示
部を示すブロック図である。同図において、キャラクタ
メモリ11.キャラクタゼネレータ12、オーバレイ回
路13. D/A変換器14.TVモニタ15で走査線
1051方式を採用した高精細度の表示系1を構成して
いる。キャラクタメモリ11は高精細度表示するための
走査線1051051本方合するものであり、CPUバ
ス3から文字1図形等のキャラクタデータを入力してこ
のデータを記憶する。キャラクタメモリ11は一般的に
SRAM。FIG. 3 is a block diagram showing an image display section of a conventional X-ray digital image processing apparatus. In the figure, character memory 11. Character generator 12, overlay circuit 13. D/A converter 14. A TV monitor 15 constitutes a high-definition display system 1 that employs a scanning line 1051 method. The character memory 11 has 1,051,051 scanning lines for high-definition display, and inputs character data such as characters and figures from the CPU bus 3 and stores this data. Character memory 11 is generally SRAM.
DRAMが使用されている。キャラクタゼネレータ12
は前記キャラクタメモリ11からのキャラクタデータを
キャラクタフォントに変換する。オーバレイ回路13は
図示しない画像メモリから送出されるイメージデータ、
図示しないグラフィックメモリから送出されるグラフィ
ックデータ等の各種データ1Bおよび前記キャラクタゼ
ネレータ12からのキャラクタフォントデータを合成す
る。D/A変換器14は前記オーバレイ回路13からの
ディジタル信号をアナログ信号に変換する。TVモニタ
15は前記D/A変換器14からのアナログ信号を入力
し、文字9図形等の画像を表示する。DRAM is used. Character generator 12
converts the character data from the character memory 11 into a character font. The overlay circuit 13 receives image data sent from an image memory (not shown),
Various data 1B such as graphic data sent from a graphic memory (not shown) and character font data from the character generator 12 are synthesized. The D/A converter 14 converts the digital signal from the overlay circuit 13 into an analog signal. The TV monitor 15 inputs the analog signal from the D/A converter 14 and displays images such as characters and figures.
一方、キャラクタメモリ21.キャラクタゼネレータ2
2.オーバレイ回路23.D/A変換器24゜TVモニ
タ25で走査線525方式を採用した一般的なTV表示
系2を構成しており、この表示系2は前記表示系lと共
に前記CPUバス3に対し並列に接続されている。また
キャラクタメモリ21.キャラクタゼネレータ22.オ
ーバレイ回路23゜D/A変換器24.TVモニタ25
は前記キャラクタメモリ11.キャラクタゼネレータ1
2.オーツくレイ回路13.D/A変換器14. T
V モニタ25ニ対応する如く同様に動作する。On the other hand, character memory 21. character generator 2
2. Overlay circuit 23. A D/A converter 24° TV monitor 25 constitutes a general TV display system 2 that employs a 525 scanning line system, and this display system 2 is connected in parallel with the display system 1 to the CPU bus 3. has been done. Also character memory 21. Character generator 22. Overlay circuit 23° D/A converter 24. TV monitor 25
is the character memory 11. character generator 1
2. Automatic lay circuit 13. D/A converter 14. T
The V monitor 25 operates in the same manner as the corresponding one.
このような構成によれば、患者情報や日付等のキャラク
タデータが図示しないCPUによりアクセスされ、CP
Uバス3を介してキャラクタメモリ11.21に書込ま
れ、さらにキャラクタメモリ11゜21からキャラクタ
ゼネレータ12.22に読出される。According to such a configuration, character data such as patient information and date are accessed by a CPU (not shown), and
It is written into the character memory 11.21 via the U bus 3, and further read out from the character memory 11.21 to the character generator 12.22.
そしてキャラクタゼネレータ12.22によりキャラク
タフォント変換された信号はオーバレイ回路13゜23
により各種信号と合成され、D/A変換器14゜24に
よりアナログ信号に変換される。かくして両アナログ信
号によりTVモニタ15に走査線1051本の高精細度
の鮮明な画像が表示され、かつTVモニタ25に同時に
走査線525本の一般的なTV画像が表示される。The signal converted into a character font by the character generator 12.22 is sent to the overlay circuit 13.23.
The signal is combined with various signals by the D/A converter 14 and converted into an analog signal by the D/A converter 14 and 24. Thus, a high-definition, clear image with 1051 scanning lines is displayed on the TV monitor 15 using both analog signals, and a general TV image with 525 scanning lines is simultaneously displayed on the TV monitor 25.
(発明が解決しようとする課題)
然し乍ら、走査線1051本からなる表示系1と、走査
線525本からなる表示系2とては画像表示スピードが
2倍だけ異なるため、キャラクタメモリ11、21を各
々設け、CPUからのアクセスによりキャラクタデータ
の書込みまたは読出しを行なわなければならなかった。(Problem to be Solved by the Invention) However, since the image display speed of the display system 1 consisting of 1051 scanning lines and the display system 2 consisting of 525 scanning lines differs by twice, the character memories 11 and 21 are In the past, character data had to be written or read through access from the CPU.
このためCPUは各キャラクタメモリ11.21に対し
いちいちアクセスしなければならず、前記キャラクタデ
ータの転送にかなりの時間を要していた。またソフトウ
ェア処理においても、複雑な処理を行なわなければなら
ないという問題があった。Therefore, the CPU had to access each character memory 11.21 one by one, and it took a considerable amount of time to transfer the character data. Further, in software processing, there is also a problem in that complicated processing must be performed.
そこで本発明の目的は、キャラクタデータを容易にアク
セスしてデータの転送時間を短縮し得、しかもソフト処
理を簡略化し得、システムの効率を図り得るX線画像処
理装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an X-ray image processing apparatus that can easily access character data to shorten data transfer time, simplify software processing, and improve system efficiency.
[発明の構成]
(課題を解決する為の手段)
本発明は上記の課題を解決し目的を達成する為に次のよ
うな手段を講じた。すなわち本発明は、CPUバスから
の文字9図形等のキャラクタデータを記憶する一つのキ
ャラクタメモリと、この一つのキャラクタメモリの出力
に対し並列に接続され前記キャラクタデータを各々同一
レートで同時に書込み各々異なるレートで読出す複数の
バッファメモリ、この各バッファメモリにそれぞれ接続
され前記界なるレートに対応する走査線で表示する複数
の表示手段からなる段数の表示系と、前記複数のバッフ
ァメモリに対しキャラクタデータを書込みまたは読出し
制御する制御手段と、を設けた画像表示部を備えるよう
にしたものである。[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems and achieve the objects, the present invention takes the following measures. That is, the present invention has one character memory that stores character data such as characters and figures from the CPU bus, and is connected in parallel to the output of this one character memory so that the character data is simultaneously written at the same rate and different from each other. a display system with a number of stages consisting of a plurality of buffer memories that read data at a rate, a plurality of display means each connected to each buffer memory and displaying with scanning lines corresponding to the boundary rate; and a display system that reads character data for the plurality of buffer memories. The apparatus includes an image display section provided with a control means for controlling writing or reading.
(作用)
このような手段を講じたことにより、次のような作用を
呈する。キャラクタメモリを一つ持ち、このキャラクタ
メモリの出力に各表示手段毎にバッファメモリを用いた
ので、キャラクタメモリは半減し、かつバッファメモリ
を使用することにより安価となる。またCPUは一つの
キャラクタメモリに対してのみアクセスすればよいので
、データの転送時間を短縮でき、しかもソフト処理を簡
略化でき゛、システムの効率を図ることができる。(Effects) By taking such measures, the following effects are achieved. Since one character memory is provided, and a buffer memory is used for each display means for outputting this character memory, the character memory is halved, and the cost can be reduced by using the buffer memory. Furthermore, since the CPU only needs to access one character memory, data transfer time can be shortened, software processing can be simplified, and system efficiency can be improved.
(実施例)
第1図は本発明に係るX線ディジタル画像処理装置の画
像表示部の一実施例を示すブロック図である。なお第3
図における部分と同一部分については同一符号を付し詳
細な説明は省略する。バッファメモリ17.キャラクタ
ゼネレータ12.オーバレイ回路13.D/A変換器1
4.TVモニタ15で1051本走査線からなる表示系
3を構成している。(Embodiment) FIG. 1 is a block diagram showing an embodiment of an image display section of an X-ray digital image processing apparatus according to the present invention. Furthermore, the third
Components that are the same as those in the figures are given the same reference numerals and detailed explanations will be omitted. Buffer memory 17. Character generator 12. Overlay circuit 13. D/A converter 1
4. The TV monitor 15 constitutes a display system 3 consisting of 1051 scanning lines.
バッファメモリ27.キャラクタゼネレータ22.オー
バレイ回路23.D/A変換器24.TVモニタ25で
525本走査線からなる表示系4を構成している。Buffer memory 27. Character generator 22. Overlay circuit 23. D/A converter 24. The TV monitor 25 constitutes a display system 4 consisting of 525 scanning lines.
バッファメモリ17.27は前記キャラクタメモリ11
の出力のみに接続されており、キャラクタメモリ11の
キャラクタデータをそれぞれ同一レートで同時に書込み
、各々異なる走査線1051本、525本に対応するレ
ートで読出すものとなっている。バッファメモリ1丁、
2丁は例えば安価なFIFφメモリ(ラインメモリ)で
あり、水平方向1ライン毎に書込み、読出しできるもの
である。また図示しないCPUはCPUバス3を介しキ
ャラクタメモリ11のみに対しアクセスするものとなっ
ている。The buffer memory 17.27 is the character memory 11.
The character data in the character memory 11 is simultaneously written at the same rate and read out at a rate corresponding to 1051 and 525 different scanning lines, respectively. 1 buffer memory,
The two memory devices are, for example, inexpensive FIFφ memories (line memories), which can write and read data line by line in the horizontal direction. Further, a CPU (not shown) accesses only the character memory 11 via the CPU bus 3.
メモリコントローラ6は前記バッファメモリ17゜27
へのキャラクタデータの書込み、読出しを非同期で制御
するものである。The memory controller 6 is connected to the buffer memory 17゜27.
This is to asynchronously control writing and reading of character data to and from the memory.
第2図はメモリコントローラ6によるキャラクタデータ
のバッファメモリ17.27への書込み、読出し制御を
示すタイミング図である。第2図に示す如< CPUと
キャラクタメモリとのキャラクタデータの書込みまたは
読出しのアクセスACSは垂直ブランキング信号BLK
のブランキング期間Bの期間中にメモリコントローラ6
により行なうようになされている。バッファメモリ17
.27への書込みは、メモリコントローラ6からの書込
信号WE17.27によりなされている。書込信号W
E 17゜27は読出信号REIと同期し、画面表示期
間中のみイネーブルになり、各バッファメモリ17.2
7へ書込むものとなっている。前記書込み時に同時に異
なる読出信号RE17,27によりキャラクタデータが
それぞれ読出されるようになされている。FIG. 2 is a timing diagram showing control of writing and reading character data into and from the buffer memory 17, 27 by the memory controller 6. As shown in FIG. 2, the access ACS for writing or reading character data between the CPU and the character memory is controlled by the vertical blanking signal BLK.
During the blanking period B of the memory controller 6
It is designed to be carried out by Buffer memory 17
.. Writing to 27 is performed using write signals WE17.27 from memory controller 6. Write signal W
E17.27 is synchronized with the read signal REI and is enabled only during the screen display period, and each buffer memory 17.2
7. At the time of writing, character data is simultaneously read out using different read signals RE17 and RE27.
次に第2図を適宜参照して実施例の作用について説明す
る。まず、第2図に示す如< CPUのアクセスにより
CPUバス3からキャラクタデータが一つのキャラクタ
メモリ11に人力され、これに書込まれる。そしてこの
キャラクタデータは読出信号REIによりキャラクタメ
モリ11から読出され、メモリコントローラ6からの書
込信号W E 17゜27により前記読出信号REIに
同期してバッファメモリ17.27に書込まれる。次に
TVモニタ15にt[線1051本で表示すべく、メモ
リコントローラ6からの読出信号RE 17によりバッ
ファメモリ17から32μS転送レートでキャラクタゼ
ネレータ12に読出される。またT、Vモニタ25に走
査線525木で表示すべく、メモリコントローラ6から
の読出信号RE 27によりバッファメモリ27から6
4μs転送レートでキャラクタゼネレータ22に読出さ
れる。そしてキャラクタゼネレータ12.22によりキ
ャラクタフォント変換された信号はオーバレイ回路13
゜23により各種信号と合成され、D/A変換器14゜
24によりアナログ信号に変換される。かくして両アナ
ログ信号によりTVモニタ15に走査線1051本の高
精細度の鮮明な画像が表示され、かつTVモニタ25に
同時に走査線525本の一般的なTV画像が表示される
。Next, the operation of the embodiment will be explained with reference to FIG. 2 as appropriate. First, as shown in FIG. 2, character data is input from the CPU bus 3 into one character memory 11 by access from the CPU and is written therein. This character data is read from the character memory 11 by the read signal REI, and written into the buffer memory 17.27 by the write signal W E 17.27 from the memory controller 6 in synchronization with the read signal REI. Next, the data is read out from the buffer memory 17 to the character generator 12 at a transfer rate of 32 μS in response to a read signal RE 17 from the memory controller 6 to be displayed on the TV monitor 15 with 1051 lines. In addition, in order to display the scanning line 525 tree on the T and V monitor 25, a read signal RE 27 from the buffer memory 27 is transmitted from the buffer memory 27 to 6.
The data is read out to the character generator 22 at a transfer rate of 4 μs. The signal converted into a character font by the character generator 12.22 is sent to the overlay circuit 13.
The signal is synthesized with various signals by the D/A converter 14 23 and converted into an analog signal by the D/A converter 14 24 . Thus, a high-definition, clear image with 1051 scanning lines is displayed on the TV monitor 15 using both analog signals, and a general TV image with 525 scanning lines is simultaneously displayed on the TV monitor 25.
このように本実施例によれば、一つのキャラクタメモリ
11のみに安価なバッファメモリ17.27を並列接続
したので、表示速度の異なるTVモニタ15、25に対
し同時にキャラクタを表示することができ、キャラクタ
メモリは半減し、かつバッファメモリを使用することに
より安価となる。またCPUは一つのキャラクタメモリ
に対してのみアクセスすればよいので、データの転送時
間を短縮でき、しかもソフト処理を簡略化でき、システ
ムの効率を図ることができる。According to this embodiment, since the inexpensive buffer memories 17 and 27 are connected in parallel to only one character memory 11, characters can be displayed simultaneously on the TV monitors 15 and 25 with different display speeds. The character memory is halved and the cost is reduced by using buffer memory. Furthermore, since the CPU only needs to access one character memory, data transfer time can be shortened, software processing can be simplified, and system efficiency can be improved.
なお本発明は上述した実施例に限定されるものではない
。上述した実施例では、キャラクタメモリを説明したが
、グラフィックメモリ、ブランキングメモリ等、他のメ
モリであってもよい。このほか本発明の要旨を逸脱しな
い範囲で種々変形実施可能であるのは勿論である。Note that the present invention is not limited to the embodiments described above. In the embodiments described above, character memory has been described, but other memories such as graphic memory, blanking memory, etc. may be used. It goes without saying that various other modifications can be made without departing from the gist of the present invention.
[発明の効果〕
本発明によれば、CPUバスからの文字2図形等のキャ
ラクタデータを記憶する一つのキャラクタメモリと、こ
の一つのキャラクタメモリの出力に対し並列に接続され
前記キャラクタデータを各々同一レートで同時に書込み
各々異なるレートで読出す複数のバッファメモリ、この
各バッファメモリにそれぞれ接続され前記具なるレート
に対応する走査線で表示する複数の表示手段からなる複
数の表示系と、前記複数のバッファメモリに対しキャラ
クタデータを書込みまたは読出し制御する制御手段と、
を設けた画像表示部を具備したので、キャラクタデータ
を容易にアクセスでき、データの転送時間を短縮し得、
しかもソフト処理を簡略化し得、システムの効率を図り
得るX線画像処理装置を提供できる。[Effects of the Invention] According to the present invention, there is one character memory that stores character data such as two characters and figures from the CPU bus, and a memory that is connected in parallel to the output of this one character memory and stores the same character data. a plurality of display systems comprising a plurality of buffer memories that simultaneously write at different rates and read at different rates; a control means for controlling writing or reading of character data to and from the buffer memory;
Since it is equipped with an image display section equipped with
Furthermore, it is possible to provide an X-ray image processing apparatus that can simplify software processing and improve system efficiency.
第1図は本発明に係るX線ディジタル画像処理装置の画
像表示部の一実施例を示すブロック図、第2図はメモリ
コントローラによるキャラクタデータのバッファメモリ
への書込み、読出し制御を示すタイミング図である。第
3図は従来のX線ディジタル画像処理装置の一例を示す
ブロック図である。
1.2.4.5・・・表示系、3・・・CPUバス、6
・・・メモリコントローラ、11.21・・・キャラク
タメモリ、12.22・・・キャラクタゼネレータ、1
3゜23・・・オーバレイ回路、14.24・・・D/
A変換器、15゜25・・・TVモニタ、16.213
・・・グラフィックメモリおよびイメージメモリ、17
.27・・・バッファメモリ、REI 、 REI7.
27・・・読出信号、WE17.27・・・書込信号。
出願人代理人 弁理士 鈴江武彦
つ
手
続
ネ市
正
昭和63年09月12日
特願昭63−173703号
発明の名称
X線画像処理装置
7、補正の内容
(1)明細書第4頁第3行に記載されたrTVモニタ2
5JをrTVモニタ15」に訂正する。
明細書第7頁第8行に記載された「表示系3」「表示系
4」に訂正し、同頁第11行に記載さた「表示系4」を
「表示系5」に訂正する。
3゜
補正をする者
事件との関係 特許出願人
(307) 株式会社 東芝
4゜FIG. 1 is a block diagram showing an embodiment of the image display section of the X-ray digital image processing apparatus according to the present invention, and FIG. 2 is a timing diagram showing control of writing and reading character data into the buffer memory by the memory controller. be. FIG. 3 is a block diagram showing an example of a conventional X-ray digital image processing device. 1.2.4.5...Display system, 3...CPU bus, 6
...Memory controller, 11.21...Character memory, 12.22...Character generator, 1
3゜23...Overlay circuit, 14.24...D/
A converter, 15°25...TV monitor, 16.213
...graphic memory and image memory, 17
.. 27...Buffer memory, REI, REI7.
27...Read signal, WE17.27...Write signal. Applicant's agent: Patent attorney Takehiko Suzue Procedure: Ichimasa, September 12, 1988, Patent Application No. 173,703 No. 1983 Name of the invention X-ray image processing device 7 Contents of amendment (1) Description page 4 No. 3 rTV monitor 2 listed in the row
Correct 5J to "rTV monitor 15". "Display system 3" and "display system 4" written on page 7, line 8 of the specification are corrected, and "display system 4" written on line 11 of the same page is corrected to "display system 5." 3゜Relationship with the amended person case Patent applicant (307) Toshiba Corporation 4゜
Claims (1)
憶する一つのキャラクタメモリと、この一つのキャラク
タメモリの出力に対し並列に接続され前記キャラクタデ
ータを各々同一レートで同時に書込み各々異なるレート
で読出す複数のバッファメモリ、この各バッファメモリ
にそれぞれ接続され前記異なるレートに対応する走査線
で表示する複数の表示手段からなる複数の表示系と、前
記複数のバッファメモリに対しキャラクタデータを書込
みまたは読出し制御する制御手段と、を設けた画像表示
部を具備したことを特徴とするX線画像処理装置。One character memory that stores character data such as letters and graphics from the CPU bus, and a plurality of character memories that are connected in parallel to the output of this one character memory and that write the character data simultaneously at the same rate and read it at different rates. a buffer memory, a plurality of display systems comprising a plurality of display means each connected to each buffer memory and displaying with scanning lines corresponding to the different rates, and controlling writing or reading of character data to and from the plurality of buffer memories. An X-ray image processing apparatus comprising: an image display unit provided with a control means;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173703A JPH0224698A (en) | 1988-07-14 | 1988-07-14 | X-ray image processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173703A JPH0224698A (en) | 1988-07-14 | 1988-07-14 | X-ray image processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0224698A true JPH0224698A (en) | 1990-01-26 |
Family
ID=15965562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173703A Pending JPH0224698A (en) | 1988-07-14 | 1988-07-14 | X-ray image processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0224698A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635411A (en) * | 1992-07-16 | 1994-02-10 | Canon Inc | Display controller |
-
1988
- 1988-07-14 JP JP63173703A patent/JPH0224698A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635411A (en) * | 1992-07-16 | 1994-02-10 | Canon Inc | Display controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222563B1 (en) | Graphic processing apparatus and method | |
| EP0658858B1 (en) | Graphics computer | |
| JPH07104722A (en) | Image display system | |
| JPH0218594A (en) | display control device | |
| JPH0224698A (en) | X-ray image processor | |
| JPH0736162B2 (en) | Graphic processing device | |
| JPH0720833A (en) | Graphics computer | |
| JPS59143194A (en) | Image display | |
| EP0363204A2 (en) | Generation of raster scan video signals for an enhanced resolution monitor | |
| JP2637519B2 (en) | Data transfer control device | |
| JP2856037B2 (en) | Memory controller | |
| JP3694622B2 (en) | Generating image display data | |
| JPH10274974A (en) | Image display controller | |
| JP3265791B2 (en) | OHP display device | |
| KR0152292B1 (en) | Image processing system | |
| JPH01126686A (en) | Video synthesizer | |
| JPS6350893A (en) | Display control circuit | |
| JP2000267642A (en) | Image display device | |
| KR19980068128A (en) | Image memory device | |
| JPS6327713B2 (en) | ||
| JPS62166474A (en) | Display system | |
| JPS63680A (en) | Multi-window display device | |
| JPH0695654A (en) | Video transfer controller | |
| JPH01206391A (en) | Image display device | |
| JPH0233622A (en) | display control device |