JPH0224698A

JPH0224698A - Ｘ線画像処理装置

Info

Publication number: JPH0224698A
Application number: JP63173703A
Authority: JP
Inventors: Shoichi Ito; 正一伊藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-07-14
Filing date: 1988-07-14
Publication date: 1990-01-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、表示スピードの異なる複数の表示系からなる
画像表示部をＣＰＵバスに対し並列に設けたＸ線画像処
理装置に関する。

（従来の技術）従来よりＸ線診断装置においては、Ｘ線ＴＶカメラを使
用したＸ線ディジタル画像処理装置を具備している。こ
の画像処理装置は、走査線１０５１本からなる方式を採
用した高精細皮表・示系と、走査線５２５本方式を採用
した一般的なＴＶ表示系と、をＣＰＵに対し並列的に備
え、画像表示部に同時に鮮明な同一のディジタル画像を
表示するようにしている。

第３図は従来のＸ線ディジタル画像処理装置の画像表示
部を示すブロック図である。同図において、キャラクタ
メモリ１１．キャラクタゼネレータ１２、オーバレイ回
路１３．　Ｄ／Ａ変換器１４．ＴＶモニタ１５で走査線
１０５１方式を採用した高精細度の表示系１を構成して
いる。キャラクタメモリ１１は高精細度表示するための
走査線１０５１０５１本方合するものであり、ＣＰＵバ
ス３から文字１図形等のキャラクタデータを入力してこ
のデータを記憶する。キャラクタメモリ１１は一般的に
ＳＲＡＭ。

ＤＲＡＭが使用されている。キャラクタゼネレータ１２
は前記キャラクタメモリ１１からのキャラクタデータを
キャラクタフォントに変換する。オーバレイ回路１３は
図示しない画像メモリから送出されるイメージデータ、
図示しないグラフィックメモリから送出されるグラフィ
ックデータ等の各種データ１Ｂおよび前記キャラクタゼ
ネレータ１２からのキャラクタフォントデータを合成す
る。Ｄ／Ａ変換器１４は前記オーバレイ回路１３からの
ディジタル信号をアナログ信号に変換する。ＴＶモニタ
１５は前記Ｄ／Ａ変換器１４からのアナログ信号を入力
し、文字９図形等の画像を表示する。

一方、キャラクタメモリ２１．キャラクタゼネレータ２
２．オーバレイ回路２３．Ｄ／Ａ変換器２４゜ＴＶモニ
タ２５で走査線５２５方式を採用した一般的なＴＶ表示
系２を構成しており、この表示系２は前記表示系ｌと共
に前記ＣＰＵバス３に対し並列に接続されている。また
キャラクタメモリ２１．キャラクタゼネレータ２２．オ
ーバレイ回路２３゜Ｄ／Ａ変換器２４．ＴＶモニタ２５
は前記キャラクタメモリ１１．キャラクタゼネレータ１
２．オーツくレイ回路１３．Ｄ／Ａ変換器１４．　Ｔ　
Ｖ　モニタ２５ニ対応する如く同様に動作する。

このような構成によれば、患者情報や日付等のキャラク
タデータが図示しないＣＰＵによりアクセスされ、ＣＰ
Ｕバス３を介してキャラクタメモリ１１．２１に書込ま
れ、さらにキャラクタメモリ１１゜２１からキャラクタ
ゼネレータ１２．２２に読出される。

そしてキャラクタゼネレータ１２．２２によりキャラク
タフォント変換された信号はオーバレイ回路１３゜２３
により各種信号と合成され、Ｄ／Ａ変換器１４゜２４に
よりアナログ信号に変換される。かくして両アナログ信
号によりＴＶモニタ１５に走査線１０５１本の高精細度
の鮮明な画像が表示され、かつＴＶモニタ２５に同時に
走査線５２５本の一般的なＴＶ画像が表示される。

（発明が解決しようとする課題）然し乍ら、走査線１０５１本からなる表示系１と、走査
線５２５本からなる表示系２とては画像表示スピードが
２倍だけ異なるため、キャラクタメモリ１１、２１を各
々設け、ＣＰＵからのアクセスによりキャラクタデータ
の書込みまたは読出しを行なわなければならなかった。

このためＣＰＵは各キャラクタメモリ１１．２１に対し
いちいちアクセスしなければならず、前記キャラクタデ
ータの転送にかなりの時間を要していた。またソフトウ
ェア処理においても、複雑な処理を行なわなければなら
ないという問題があった。

そこで本発明の目的は、キャラクタデータを容易にアク
セスしてデータの転送時間を短縮し得、しかもソフト処
理を簡略化し得、システムの効率を図り得るＸ線画像処
理装置を提供することにある。

［発明の構成］（課題を解決する為の手段）本発明は上記の課題を解決し目的を達成する為に次のよ
うな手段を講じた。すなわち本発明は、ＣＰＵバスから
の文字９図形等のキャラクタデータを記憶する一つのキ
ャラクタメモリと、この一つのキャラクタメモリの出力
に対し並列に接続され前記キャラクタデータを各々同一
レートで同時に書込み各々異なるレートで読出す複数の
バッファメモリ、この各バッファメモリにそれぞれ接続
され前記界なるレートに対応する走査線で表示する複数
の表示手段からなる段数の表示系と、前記複数のバッフ
ァメモリに対しキャラクタデータを書込みまたは読出し
制御する制御手段と、を設けた画像表示部を備えるよう
にしたものである。

（作用）このような手段を講じたことにより、次のような作用を
呈する。キャラクタメモリを一つ持ち、このキャラクタ
メモリの出力に各表示手段毎にバッファメモリを用いた
ので、キャラクタメモリは半減し、かつバッファメモリ
を使用することにより安価となる。またＣＰＵは一つの
キャラクタメモリに対してのみアクセスすればよいので
、データの転送時間を短縮でき、しかもソフト処理を簡
略化でき゛、システムの効率を図ることができる。

（実施例）第１図は本発明に係るＸ線ディジタル画像処理装置の画
像表示部の一実施例を示すブロック図である。なお第３
図における部分と同一部分については同一符号を付し詳
細な説明は省略する。バッファメモリ１７．キャラクタ
ゼネレータ１２．オーバレイ回路１３．Ｄ／Ａ変換器１
４．ＴＶモニタ１５で１０５１本走査線からなる表示系
３を構成している。

バッファメモリ２７．キャラクタゼネレータ２２．オー
バレイ回路２３．Ｄ／Ａ変換器２４．ＴＶモニタ２５で
５２５本走査線からなる表示系４を構成している。

バッファメモリ１７．２７は前記キャラクタメモリ１１
の出力のみに接続されており、キャラクタメモリ１１の
キャラクタデータをそれぞれ同一レートで同時に書込み
、各々異なる走査線１０５１本、５２５本に対応するレ
ートで読出すものとなっている。バッファメモリ１丁、
２丁は例えば安価なＦＩＦφメモリ（ラインメモリ）で
あり、水平方向１ライン毎に書込み、読出しできるもの
である。また図示しないＣＰＵはＣＰＵバス３を介しキ
ャラクタメモリ１１のみに対しアクセスするものとなっ
ている。

メモリコントローラ６は前記バッファメモリ１７゜２７
へのキャラクタデータの書込み、読出しを非同期で制御
するものである。

第２図はメモリコントローラ６によるキャラクタデータ
のバッファメモリ１７．２７への書込み、読出し制御を
示すタイミング図である。第２図に示す如＜　ＣＰＵと
キャラクタメモリとのキャラクタデータの書込みまたは
読出しのアクセスＡＣＳは垂直ブランキング信号ＢＬＫ
のブランキング期間Ｂの期間中にメモリコントローラ６
により行なうようになされている。バッファメモリ１７
．２７への書込みは、メモリコントローラ６からの書込
信号ＷＥ１７．２７によりなされている。書込信号Ｗ　
Ｅ　１７゜２７は読出信号ＲＥＩと同期し、画面表示期
間中のみイネーブルになり、各バッファメモリ１７．２
７へ書込むものとなっている。前記書込み時に同時に異
なる読出信号ＲＥ１７，２７によりキャラクタデータが
それぞれ読出されるようになされている。

次に第２図を適宜参照して実施例の作用について説明す
る。まず、第２図に示す如＜　ＣＰＵのアクセスにより
ＣＰＵバス３からキャラクタデータが一つのキャラクタ
メモリ１１に人力され、これに書込まれる。そしてこの
キャラクタデータは読出信号ＲＥＩによりキャラクタメ
モリ１１から読出され、メモリコントローラ６からの書
込信号Ｗ　Ｅ　１７゜２７により前記読出信号ＲＥＩに
同期してバッファメモリ１７．２７に書込まれる。次に
ＴＶモニタ１５にｔ［線１０５１本で表示すべく、メモ
リコントローラ６からの読出信号ＲＥ　１７によりバッ
ファメモリ１７から３２μＳ転送レートでキャラクタゼ
ネレータ１２に読出される。またＴ、Ｖモニタ２５に走
査線５２５木で表示すべく、メモリコントローラ６から
の読出信号ＲＥ　２７によりバッファメモリ２７から６
４μｓ転送レートでキャラクタゼネレータ２２に読出さ
れる。そしてキャラクタゼネレータ１２．２２によりキ
ャラクタフォント変換された信号はオーバレイ回路１３
゜２３により各種信号と合成され、Ｄ／Ａ変換器１４゜
２４によりアナログ信号に変換される。かくして両アナ
ログ信号によりＴＶモニタ１５に走査線１０５１本の高
精細度の鮮明な画像が表示され、かつＴＶモニタ２５に
同時に走査線５２５本の一般的なＴＶ画像が表示される
。

このように本実施例によれば、一つのキャラクタメモリ
１１のみに安価なバッファメモリ１７．２７を並列接続
したので、表示速度の異なるＴＶモニタ１５、２５に対
し同時にキャラクタを表示することができ、キャラクタ
メモリは半減し、かつバッファメモリを使用することに
より安価となる。またＣＰＵは一つのキャラクタメモリ
に対してのみアクセスすればよいので、データの転送時
間を短縮でき、しかもソフト処理を簡略化でき、システ
ムの効率を図ることができる。

なお本発明は上述した実施例に限定されるものではない
。上述した実施例では、キャラクタメモリを説明したが
、グラフィックメモリ、ブランキングメモリ等、他のメ
モリであってもよい。このほか本発明の要旨を逸脱しな
い範囲で種々変形実施可能であるのは勿論である。

［発明の効果〕本発明によれば、ＣＰＵバスからの文字２図形等のキャ
ラクタデータを記憶する一つのキャラクタメモリと、こ
の一つのキャラクタメモリの出力に対し並列に接続され
前記キャラクタデータを各々同一レートで同時に書込み
各々異なるレートで読出す複数のバッファメモリ、この
各バッファメモリにそれぞれ接続され前記具なるレート
に対応する走査線で表示する複数の表示手段からなる複
数の表示系と、前記複数のバッファメモリに対しキャラ
クタデータを書込みまたは読出し制御する制御手段と、
を設けた画像表示部を具備したので、キャラクタデータ
を容易にアクセスでき、データの転送時間を短縮し得、
しかもソフト処理を簡略化し得、システムの効率を図り
得るＸ線画像処理装置を提供できる。

【図面の簡単な説明】

第１図は本発明に係るＸ線ディジタル画像処理装置の画
像表示部の一実施例を示すブロック図、第２図はメモリ
コントローラによるキャラクタデータのバッファメモリ
への書込み、読出し制御を示すタイミング図である。第
３図は従来のＸ線ディジタル画像処理装置の一例を示す
ブロック図である。１．２．４．５・・・表示系、３・・・ＣＰＵバス、６
・・・メモリコントローラ、１１．２１・・・キャラク
タメモリ、１２．２２・・・キャラクタゼネレータ、１
３゜２３・・・オーバレイ回路、１４．２４・・・Ｄ／
Ａ変換器、１５゜２５・・・ＴＶモニタ、１６．２１３
・・・グラフィックメモリおよびイメージメモリ、１７
．２７・・・バッファメモリ、ＲＥＩ　、　ＲＥＩ７．
２７・・・読出信号、ＷＥ１７．２７・・・書込信号。出願人代理人　弁理士　鈴江武彦つ手続ネ市正昭和６３年０９月１２日特願昭６３−１７３７０３号発明の名称Ｘ線画像処理装置７、補正の内容（１）明細書第４頁第３行に記載されたｒＴＶモニタ２
５ＪをｒＴＶモニタ１５」に訂正する。明細書第７頁第８行に記載された「表示系３」「表示系
４」に訂正し、同頁第１１行に記載さた「表示系４」を
「表示系５」に訂正する。３゜補正をする者事件との関係　　特許出願人（３０７）　　株式会社　東芝４゜

Claims

【特許請求の範囲】

ＣＰＵバスからの文字、図形等のキャラクタデータを記
憶する一つのキャラクタメモリと、この一つのキャラク
タメモリの出力に対し並列に接続され前記キャラクタデ
ータを各々同一レートで同時に書込み各々異なるレート
で読出す複数のバッファメモリ、この各バッファメモリ
にそれぞれ接続され前記異なるレートに対応する走査線
で表示する複数の表示手段からなる複数の表示系と、前
記複数のバッファメモリに対しキャラクタデータを書込
みまたは読出し制御する制御手段と、を設けた画像表示
部を具備したことを特徴とするＸ線画像処理装置。