JPH02247761A - バスインターフェースユニット - Google Patents
バスインターフェースユニットInfo
- Publication number
- JPH02247761A JPH02247761A JP6947789A JP6947789A JPH02247761A JP H02247761 A JPH02247761 A JP H02247761A JP 6947789 A JP6947789 A JP 6947789A JP 6947789 A JP6947789 A JP 6947789A JP H02247761 A JPH02247761 A JP H02247761A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bus interface
- receiver
- buffer
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000120 microwave digestion Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(al産業上の利用分野
この発明は、バッファやレシーバ−から成るバスインタ
ーフェースを有するバスインターフェースユニットに関
する。
ーフェースを有するバスインターフェースユニットに関
する。
(b)従来の技術
制御ユニットと拡張用I10ユニット間等、2つのユニ
ット間をパスラインで接続する場合、パスラインのイン
ターフェースとしてデータを送信する側にバッファユニ
ットを設け、データを受信する側にレシーバ−ユニット
を設ける。第2図は2つのマザーボードA、B間をパス
ラインで接続する従来のバスインターフェースユニット
を示しているが、図のようにバスインターフェースユニ
ットBllはレシーバ−ICIとバッファIC2とトラ
ンシーバ−(バストランシーバ−Iffl路) TCl
とを有し、バスインターフェースユニットBI2はバッ
ファIC3とレシーバ−IC4とトランシーバ−Te3
とを有している。なお、同図に示す例ではパスラインと
してアドレスバス、データーバス、コントロールバスC
NTの他、デイシイチェーンDASY OUTやRD
Y信号線を含んでいる。RDY信号線はマザーボード已
に接続される外部の入出力機器のレディ状態を表す信号
を乗せるラインである。
ット間をパスラインで接続する場合、パスラインのイン
ターフェースとしてデータを送信する側にバッファユニ
ットを設け、データを受信する側にレシーバ−ユニット
を設ける。第2図は2つのマザーボードA、B間をパス
ラインで接続する従来のバスインターフェースユニット
を示しているが、図のようにバスインターフェースユニ
ットBllはレシーバ−ICIとバッファIC2とトラ
ンシーバ−(バストランシーバ−Iffl路) TCl
とを有し、バスインターフェースユニットBI2はバッ
ファIC3とレシーバ−IC4とトランシーバ−Te3
とを有している。なお、同図に示す例ではパスラインと
してアドレスバス、データーバス、コントロールバスC
NTの他、デイシイチェーンDASY OUTやRD
Y信号線を含んでいる。RDY信号線はマザーボード已
に接続される外部の入出力機器のレディ状態を表す信号
を乗せるラインである。
(C)発明が解決しようとする課題
一般に、バスインターフェースユニットの入出力端は、
1本はコネクタ端子、他方がケーブル端子に設定されて
おり、同ユニットをコネクタ端子を使用してマザーボー
ド等のユニットに接続するようにしてる。ところが、従
来のバスインターフェースユニットは、第2図に示すよ
うにBllではDASY OUT信号線やRDY信号
線を扱う回路がレシーバ−(ICI)に固定され、アド
レスバスを扱う回路はドライバー(IC2)に固定され
、またB10ではその反対にIC3がドライバーとして
固定され、IC4がレシーバ−として固定されていた。
1本はコネクタ端子、他方がケーブル端子に設定されて
おり、同ユニットをコネクタ端子を使用してマザーボー
ド等のユニットに接続するようにしてる。ところが、従
来のバスインターフェースユニットは、第2図に示すよ
うにBllではDASY OUT信号線やRDY信号
線を扱う回路がレシーバ−(ICI)に固定され、アド
レスバスを扱う回路はドライバー(IC2)に固定され
、またB10ではその反対にIC3がドライバーとして
固定され、IC4がレシーバ−として固定されていた。
このため、BIIはマザーボードAについてのみ使用で
き、マザーボードBについては使用することができない
。同様にB10はマザーボードBについてのみ使用でき
、マザーボードAについては使用することができない。
き、マザーボードBについては使用することができない
。同様にB10はマザーボードBについてのみ使用でき
、マザーボードAについては使用することができない。
なぜなら、例えばBIIのICIの入力端子はケーブル
端子であるが、B10のIC3の入力端子はコネクタ一
端子であり、またBIIのIC2の入力端子はアドレス
バスであるのに対し、B10のIC4の入力端子はケー
ブル端子になっているからである。すなわち、従来のバ
スインターフェースユニットは、接続端子の構成上バッ
ファ側かレシーバ−側のいずれかの使用しかできず、誤
って反対側に接続された場合には誤動作を起こす可能性
があった。更に、予めバッファ側のバスインターフェー
スユニットとレシーバ−側のバスインターフェースユニ
ットを2種類用意しておく必要があった。
端子であるが、B10のIC3の入力端子はコネクタ一
端子であり、またBIIのIC2の入力端子はアドレス
バスであるのに対し、B10のIC4の入力端子はケー
ブル端子になっているからである。すなわち、従来のバ
スインターフェースユニットは、接続端子の構成上バッ
ファ側かレシーバ−側のいずれかの使用しかできず、誤
って反対側に接続された場合には誤動作を起こす可能性
があった。更に、予めバッファ側のバスインターフェー
スユニットとレシーバ−側のバスインターフェースユニ
ットを2種類用意しておく必要があった。
この発明の目的は、従来のバッファ単独回路およびレシ
ーバ−単独回路に代えて、トランシーバ回路を使用する
ことによって、どちらにも使用することができ、しかも
そのバスインターフェースユニットを接続した段階では
そのユニットのトランシーバ−回路がバッファ又はレシ
ーバ−のどちらか予め決められた回路に設定されるバス
インターフェースユニットを提供することにある。
ーバ−単独回路に代えて、トランシーバ回路を使用する
ことによって、どちらにも使用することができ、しかも
そのバスインターフェースユニットを接続した段階では
そのユニットのトランシーバ−回路がバッファ又はレシ
ーバ−のどちらか予め決められた回路に設定されるバス
インターフェースユニットを提供することにある。
(d)課題を解決するための手段
この発明は、一方向バスラインが接続されるインターフ
ェイス回路としてバストランシーバ回路を使用し、この
バストランシーバ回路の入出力端の一方をコネクタ一端
子、他方をケーブル端子にすると共に、コネクタ一端子
に方向制御端子を含ませてなるバスインターフェース基
板となることを特徴とする。
ェイス回路としてバストランシーバ回路を使用し、この
バストランシーバ回路の入出力端の一方をコネクタ一端
子、他方をケーブル端子にすると共に、コネクタ一端子
に方向制御端子を含ませてなるバスインターフェース基
板となることを特徴とする。
(e)作用
この発明のユニットでは、一方向バスラインが接続され
るインターフェース回路としてバストランシーバー回路
を使用し、コネクタ端子に方向制御端子を含むようにし
ていることから、バスインターフェースユニットを制御
ユニット等にコネクター接続した時では、その制御ユニ
ットで予め設定されている方向制御端子に与える論理に
よってバストランシーバ−回路の方向が定まる。即ち、
バストランシーバ−回路はバッファ又はレシーバ−の予
め定められたいずれか一方の回路として機能するように
なる。したがって、この発明のバスインターフェースユ
ニットは、バッファ側としても使用することもでき、レ
シーバ−側として使用することも可能であり、従来のよ
うな誤った接続という問題もなくなる。
るインターフェース回路としてバストランシーバー回路
を使用し、コネクタ端子に方向制御端子を含むようにし
ていることから、バスインターフェースユニットを制御
ユニット等にコネクター接続した時では、その制御ユニ
ットで予め設定されている方向制御端子に与える論理に
よってバストランシーバ−回路の方向が定まる。即ち、
バストランシーバ−回路はバッファ又はレシーバ−の予
め定められたいずれか一方の回路として機能するように
なる。したがって、この発明のバスインターフェースユ
ニットは、バッファ側としても使用することもでき、レ
シーバ−側として使用することも可能であり、従来のよ
うな誤った接続という問題もなくなる。
([1実施例
第1図はこの発明の実施例を示している。
構成において、第2図に示す従来のバスインターフェー
スユニットと相違する点は、BIIとB10が全く同じ
構成のユニットで構成され、各ユニットにおいては、従
来のICI、IC3に代えてトランシーバ−(バストラ
ンシーバ−回路)IC3が使用され、IC2,IC4に
代えてトランシーバ−IC4が使用されている点と、各
ユニットにMODE端子(方向制御端子)を設けた点で
ある。このMODE端子は、トランシーバ−IC3およ
びIC4をどのモードで使用するか、即ちバッファとし
て使用するか、レシーバ−として使用するかを決める端
子である。このMODE端子が”H″に設定されている
時にはIC3ではケーブル端子側からコネクタ端子側へ
の方向に設定され、IC4ではコネクタ端子からケーブ
ル接続側への方向に設定される。即ち、Bllにおいて
はIC3がレシーバ−として使用され、IC4がバッフ
ァとして使用される。MODEが′L”の時には、IC
3はコネクタ端子側からケーブル端子側への方向に設定
され、IC4ではケーブル端子側からコネクタ端子側の
方向に設定される。即ち、B10においてはTe3がバ
ッファとして使用され、Te3はレシーバ−として使用
される事になる。
スユニットと相違する点は、BIIとB10が全く同じ
構成のユニットで構成され、各ユニットにおいては、従
来のICI、IC3に代えてトランシーバ−(バストラ
ンシーバ−回路)IC3が使用され、IC2,IC4に
代えてトランシーバ−IC4が使用されている点と、各
ユニットにMODE端子(方向制御端子)を設けた点で
ある。このMODE端子は、トランシーバ−IC3およ
びIC4をどのモードで使用するか、即ちバッファとし
て使用するか、レシーバ−として使用するかを決める端
子である。このMODE端子が”H″に設定されている
時にはIC3ではケーブル端子側からコネクタ端子側へ
の方向に設定され、IC4ではコネクタ端子からケーブ
ル接続側への方向に設定される。即ち、Bllにおいて
はIC3がレシーバ−として使用され、IC4がバッフ
ァとして使用される。MODEが′L”の時には、IC
3はコネクタ端子側からケーブル端子側への方向に設定
され、IC4ではケーブル端子側からコネクタ端子側の
方向に設定される。即ち、B10においてはTe3がバ
ッファとして使用され、Te3はレシーバ−として使用
される事になる。
一方、マザーボードAおよびマザーボードBにもMOD
E端子が設けられ、この端子を“H”又はL”に設定す
る。このため、各マザーボードに接続されたバスインタ
ーフェースユニットのTe3およびTe3の方向はその
MODE端子のレベルを“H″にするか“L”にするか
で一義的に定まってくる。例えば、図のようにマザーボ
ードAのMODE@子をH″に設定しておくことにより
、このマザーボードAに接続されるバスインターフェー
スユニット(BII)はTe3がレシーバ−として使用
され、Te3がバッファとして使用される。また、マザ
ーボードBではMODE端子を“L”に設定しておくこ
とにより、このマザーボードBに接続されるバスインタ
ーフェースユニット(B10)では、Te3がバッファ
として使用され、Te3がレシーバ−として使用される
。このように、マザーボードA、マザーボードBのMO
DE端子を予め設定しておくことにより(両方のMOD
E端子の論理は逆にしておく必要がある)、各マザーボ
ードに接続されるバスインターフェースユニットのトラ
ンシーバ−の方向が自動的に決められるために、各バス
インターフェースユニットBII、B10が同じ構成の
ものであっても全く問題を生じることがない、即ち、バ
スインターフェースユニットは1種類でよいことになる
。
E端子が設けられ、この端子を“H”又はL”に設定す
る。このため、各マザーボードに接続されたバスインタ
ーフェースユニットのTe3およびTe3の方向はその
MODE端子のレベルを“H″にするか“L”にするか
で一義的に定まってくる。例えば、図のようにマザーボ
ードAのMODE@子をH″に設定しておくことにより
、このマザーボードAに接続されるバスインターフェー
スユニット(BII)はTe3がレシーバ−として使用
され、Te3がバッファとして使用される。また、マザ
ーボードBではMODE端子を“L”に設定しておくこ
とにより、このマザーボードBに接続されるバスインタ
ーフェースユニット(B10)では、Te3がバッファ
として使用され、Te3がレシーバ−として使用される
。このように、マザーボードA、マザーボードBのMO
DE端子を予め設定しておくことにより(両方のMOD
E端子の論理は逆にしておく必要がある)、各マザーボ
ードに接続されるバスインターフェースユニットのトラ
ンシーバ−の方向が自動的に決められるために、各バス
インターフェースユニットBII、B10が同じ構成の
ものであっても全く問題を生じることがない、即ち、バ
スインターフェースユニットは1種類でよいことになる
。
(幻発明の効果
以上のようにこの発明によれば、ユニット本体を1種類
用意するだけで、バッファとして使用することもでき又
レシーバ−として使用することもできるために誤った接
続という心配が全(なく、保守も容易になる。
用意するだけで、バッファとして使用することもでき又
レシーバ−として使用することもできるために誤った接
続という心配が全(なく、保守も容易になる。
第1図はこの発明の実施例のバスインターフェースユニ
ットを示し、第2図は従来のバスインク−フェースユニ
ットを示している。 Te3.Te3−バストランシーバー回路、MODE一
方向制御端子。
ットを示し、第2図は従来のバスインク−フェースユニ
ットを示している。 Te3.Te3−バストランシーバー回路、MODE一
方向制御端子。
Claims (1)
- (1)一方向バスラインが接続されるインターフェイス
回路としてバストランシーバ回路を使用し、このバスト
ランシーバ回路の入出力端の一方をコネクタ端子、他方
をケーブル端子にすると共に、コネクタ端子に方向制御
端子を含ませて成るバスインターフェースユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6947789A JPH02247761A (ja) | 1989-03-22 | 1989-03-22 | バスインターフェースユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6947789A JPH02247761A (ja) | 1989-03-22 | 1989-03-22 | バスインターフェースユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02247761A true JPH02247761A (ja) | 1990-10-03 |
Family
ID=13403808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6947789A Pending JPH02247761A (ja) | 1989-03-22 | 1989-03-22 | バスインターフェースユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02247761A (ja) |
-
1989
- 1989-03-22 JP JP6947789A patent/JPH02247761A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322794A (en) | Bus connection system | |
| US5025414A (en) | Serial bus interface capable of transferring data in different formats | |
| US4947406A (en) | Communication interface | |
| JPH02247761A (ja) | バスインターフェースユニット | |
| JPH02294862A (ja) | 複数のプラグインモジュールを備えるコンピュータ | |
| EP0117295A3 (en) | Self-testing device of off-chip drivers of a data processing system | |
| JPH0412493B2 (ja) | ||
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPS6217844Y2 (ja) | ||
| JPS6327229Y2 (ja) | ||
| KR840000385B1 (ko) | 버스 접촉 시스템 | |
| JPH0426917Y2 (ja) | ||
| KR920000701Y1 (ko) | 자기고장 진단기능을 구비한 인터페이스장치 | |
| JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
| KR930005478Y1 (ko) | 데이지-체인상의 버스 리퀘스트 회로 | |
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| JPS6020650A (ja) | 光多重伝送機のモジユ−ルの有無を検査する方法 | |
| JP3008198B2 (ja) | アダプタ | |
| JPS6218849A (ja) | デ−タの伝送装置 | |
| JPH0475693B2 (ja) | ||
| KR19990058098A (ko) | 다중 억세스를 위해 호환 가능한 소형 컴퓨터 시스템인터페이스 장치 | |
| JPH0316649B2 (ja) | ||
| JPH05183608A (ja) | 伝送監視装置 | |
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト |