JPH0426917Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本発明は、電子制御装置などのパラレルバスを
接続するバス中継装置に係り、特にバス異常検出
機能の強化に関する。

（従来の技術） 第５図は従来のバス中継装置の構成図である。

このようなバス中継装置は、使用される制御装
置において情報伝送の信頼性を特に確保したい場
合はバスにパリテイビツトを付加しており（以下
上位バスという）、他方簡易な制御装置において
は簡易な情報伝送のためにバスにパリテイビツト
を用いない（以下下位バスという）。そこで、こ
の様な装置のバスを接続する場合にはバス中継装
置に次のような工夫がされている。

(1) 上位バス→下位バス 上位バスから下位バスへ伝送される情報につい
ては、アドレスデータ及びライトデータとパリテ
イビツトとの間に整合性があるか検査される。こ
の結果上位バスに発生する異常（例えば、
HiclumpやLow clampなどがある）が発見でき
ることが多い。

(2) 下位バス→上位バス 下位バスから上位バスにデータ伝送される場
合、下位バスには冗長性がないので下位バスに異
常が発生しても、上位バスには異常が生じなかつ
たものと見なしてパリテイビツトが付加される。

（考案が解決しようとする問題点） しかし従来装置では、下位バスから上位バスに
データ伝送される場合、下位バスに発生した異常
を上位バス側で発見できず、パリテイビツトが何
等有効に動作しないという問題があつた。

ところで、データ信号線の故障は発生率が低い
と共に、故障が各ビツト毎に独立して発生するの
で、同時に２本以上のデータ信号線が故障する確
率は極めて低い。したがつて、１本若しくは奇数
本のデータ信号線の故障のみ検出するようにして
も事実上差し支えない。

本発明はこのような問題点を解決したもので、
下位バスのデータ信号線の１本若しくは奇数本に
発生した異常を上位バス側で発見できるバス中継
装置を提供することを目的とする。

（問題点を解決するための手段） このような目的を達成する本考案は、パリテイ
ビツトの付加された上位バスと、パリテイビツト
がなくかつデータバス非使用時の論理をＨ又はＬ
に一意に固定するプルアツプ／ダウン手段を備え
た下位バスとを接続するバス中継装置において、
次の構成としたものである。

すなわち、前記上位バスから前記下位バスへデ
ータ伝送する第１のバストランシーバと、前記下
位バスから前記上位バスへデータ伝送する第２の
バストランシーバと、前記上位バスと下位バスと
の間の制御信号に基づいてこれら第１及び第２の
バストランシーバの開閉を制御する制御回路と、
前記下位バスのデータを入力して、制御信号がデ
ータ転送を指示しない状態では前記下位バスのデ
ータバスのパリテイチエツクをし、制御信号が前
記上位バスから前記下位バスへデータ伝送を指示
している状態では前記上位バスのパリテイチエツ
クをし、制御信号が前記下位バスから前記上位バ
スへデータ伝送を指示している状態では前記下位
バスのデータに基づいてパリテイビツトを生成す
るパリテイチエツク・ジエネレータ回路と、この
パリテイチエツク・ジエネレータ回路でパリテイ
チエツクの異常を検出したときは前記制御回路の
バス中継動作を停止させるマスク回路と、よりな
るものである。

（作用） 本発明の各構成要素はつぎの作用をする。プル
アツプ／ダウン手段は非使用時における下位バス
のデータバスの論理を一定に保持する。パリテイ
チエツク・ジエネレータ回路は非使用時下位バス
のパリテイチエツクをして異常か否か判断し、異
常事態が発生したときはマスク回路をかいして上
位バス及び下位バスの使用を停止する。

（実施例） 以下図面を用いて、本考案を説明する。

第１図は、本考案の一実施例を示す構成ブロツ
ク図である。図において、１１は上位バスのバス
コントロール信号線、１２は上位バスのデータ信
号線、１３は上位バスのパリテイビツトで、デー
タ信号線１２のビツト状態により動作する。

２１は下位バスのコントロール信号線、２２は
下位バスのデータ信号線である。データ信号線２
２は非使用時の論理をＨ又はＬに一意に固定する
手段を備えており、例えばオープンコレクタ形式
のバスドライバとプルアツプ抵抗を用いてもよ
く、またトライステート・バスドライバの終端を
抵抗などでプルアツプ若しくはプルダウンしたも
のでもよい。

３０はバス中継装置で、詳細は次のようになつ
ている。３１は上位バス及び下位バスのコントロ
ール信号線１１，２１をもとに動作する制御回
路、３２はデータ信号線１２からデータ信号線２
２にデータ伝送する第１のバストランシーバで、
制御回路３１の指示によつて開閉動作をする。３
３はデータ信号線２２からデータ信号線１２にデ
ータ伝送する第２のバストランシーバで、制御回
路３１の指示によつて開閉動作をする。３４はパ
リテイチエツク・ジエネレータ回路で、コントロ
ール信号線１１，２１の制御信号がデータ転送を
指示しない状態ではデータ信号線２２のパリテイ
チエツクをし、制御信号がデータ信号線１２から
データ信号線２２へデータ伝送を指示している状
態ではデータ信号線２２のパリテイチエツクを
し、制御信号がデータ信号線２２からデータ信号
線１２へデータ伝送を指示している状態ではデー
タ信号線２２のデータに基づいてパリテイビツト
を生成してデータ信号線１２に出力する。３５は
パリテイチエツク・ジエネレータ回路３４でパリ
テイチエツクの異常を検出したときは制御回路３
１のバス中継動作を停止させるマスク回路で、こ
こでは制御回路３１の内部に設けてある。

このように構成された装置の動作を場合を分け
て説明する。

(1) ライトシーケンスの場合 第２図は、ライトシーケンスの流れ図である。

バスマスタがコントロール信号線１１にバスシ
ーケンス開始信号を、データ信号線１２にアドレ
ス信号を出力する（Ｔ１）。するとパリテイチエ
ツク・ジエネレータ回路３４はデータ信号線２２
の値を入力して、すべてのデータ信号線２２の信
号があらかじめ定められた論理信号と一致してい
るか判断する（Ｔ２）。異常が検出されるとマス
ク回路３５を介して制御回路３１の動作は停止
し、以下の動作は抑止される。

制御回路３１はバストランシーバ３２を開き、
データ信号線１２のアドレス信号をデータ信号線
２２に流す。パリテイチエツク・ジエネレータ回
路３４はデータ信号線２２が整定した時点でパリ
テイチエツクをする（Ｔ３）。パリテイエラーが
発生したときは、マスク回路３５を介して制御回
路３１の動作は停止し、以下の動作は抑止され
る。

制御回路３１はコントロール信号線２１にバス
シーケンス開始信号を流す（Ｔ４）。すると下位
バスに接続されたスレーブ局は、コントロール信
号線２１よりバスシーケンス開始信号を受信し
て、コントロール信号線２１にアドレス受領信号
を送り返す（Ｔ５）。

制御回路３１はアドレス受領信号をコントロー
ル信号線１１に転送して、バストランシーバ３２
をとじる（Ｔ６）。

バスマスタはアドレス受領信号を受け取ると、
データ信号線１２上にライトデータを出し、コン
トロール信号線１１上にライトデータ送出信号を
出す（Ｔ７）。

制御回路３１はライトデータ送出信号を受け取
ると、バストランシーバ３２を開きデータ信号線
２２上にライトデータをだす（Ｔ８）。パリテイ
チエツク・ジエネレータ回路３４はデータ信号線
２２が整定した時点で、上位バスのパリテイビツ
トとデータ信号線２２上のライトデータとの整合
性を判断する。異常が検出されると、マスク回路
３５を介して制御回路３１の動作は停止し、以下
の動作は抑止される。

制御回路３１はコントロール信号線２１にライ
トデータ送出信号を出力する（Ｔ９）。すると下
位バスに接続されたスレーブ局は、コントロール
信号線２１よりライトデータ送出信号を受信し
て、コントロール信号線２１にライトデータ受領
信号を送り返す（Ｔ１０）。

制御回路３１はライトデータ受領信号をコント
ロール信号線１１に転送する（Ｔ１１）。バスマ
スタはライトデータ受領信号を受け取ると、デー
タ信号線１２上のライトデータ及びコントロール
信号線１１上のライトデータ送出信号を引き上げ
て、シーケンス終了動作を行う（Ｔ１２）。制御
回路３１はバストランシーバ３２を閉じて、シー
ケンス終了動作を行う（Ｔ１３）。

(2) リードシーケンスの場合 第３図は、リードシーケンスの流れ図である。

リードシーケンスの場合も、前記ライトシーケ
ンスのＴ１〜Ｔ６と同一の動作をする。

その後、バスマスタはアドレス受領信号を受け
取ると、コントロール信号線１１上にリードデー
タ要求信号を出す（Ｔ７）。

制御回路３１はリードデータ要求信号を受け取
ると、コントロール信号線２１に転送する（Ｔ
８）。

すると下位バスに接続されたスレーブ局は、コ
ントロール信号線２１よりリードデータ要求信号
を受信して、コントロール信号線２１にリードデ
ータ送出信号を出し、データ信号線２２にリード
データを出す（Ｔ９）。

制御回路３１はコントロール信号線２１からリ
ードデータ送出信号を受信すると、データ信号線
２２からリードデータを読み込みパリテイチエツ
ク・ジエネレータ回路３４を介してパリテイビツ
トを生成して、上位バスに送出する（Ｔ１０）。
また制御回路３１は、バストランシーバ３２を開
いて、データ信号線２２からデータ信号線２１へ
リードデータを転送すると共に、コントロール信
号線２１からコントロール信号線１１へリードデ
ータ送出信号を転送する。

バスマスタはリードデータ送出信号を受信する
と、コントロール信号線１１の制御信号を引き上
げて、シーケンス終了動作をする（Ｔ１１）。

制御回路３１はバストランシーバ３２を閉じ、
またパリテイビツトの送出を止めて、シーケンス
終了動作をする（Ｔ１２）。

スレーブ局はリードデータ送出を止めて、シー
ケンス終了動作をする（Ｔ１３）。

第４図は、本考案の第２の実施例を示す構成ブ
ロツク図である。尚第４図において、前記第１図
と同一作用をするものには同一符号をつけ説明を
省略する。

この実施例では、バストランシーバ３２，３３
をそれぞれ複数にして、バストランシーバ３２
ａ，３２ｂ，３３ａ，３３ｂにして、中間に内部
バス３６，３７を設けている。このようにする
と、内部バス３６，３７にほかの機器を接続して
バス中継装置の拡張を容易にしたり、或いは内部
バス３６，３７にチエツク機能をもつ基板を接続
して、バス中継装置自身で故障判断ができる。

（考案の効果） 以上説明したように本考案によれば、パリテイ
ビツトの付加された上位バスとパリテイビツトの
無く非使用時に論理Ｈ（若しくはＬ）となつてい
る下位バスとを接続するバス中継装置において、
下位バスでのLow clamp（若しくはHi clamp）
故障をパリテイチエツク機能によつて実現してい
るので、従来装置に比較してわずかな改変でエラ
ー検出ができるようになり、実用上の効果は大き
い。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す構成ブロツ
ク図、第２図は、ライトシーケンスの流れ図、第
３図は、リードシーケンスの流れ図、第４図は、
本考案の第２の実施例を示す構成ブロツク図であ
る。第５図は従来のバス中継装置の構成図であ
る。 １１，２１……コントロール信号線、１２，２
２……データ信号線、１３……パリテイビツト、
３１……制御回路、３２，３３……バストランシ
ーバ、３４……パリテイチエツク・ジエネレータ
回路、３５……マスク回路。

Claims (1)

1. 【実用新案登録請求の範囲】 パリテイビツトの付加された上位バスと、パリ
   テイビツトがなくかつデータバス非使用時の論理
   をＨ又はＬに一意に固定するプルアツプ／ダウン
   手段を備えた下位バスとを接続するバス中継装置
   において、 前記上位バスから前記下位バスへデータ伝送す
   る第１のバストランシーバと、 前記下位バスから前記上位バスへデータ伝送す
   る第２のバストランシーバと、 前記上位バスと下位バスとの間の制御信号に基
   づいてこれら第１及び第２のバストランシーバの
   開閉を制御する制御回路と、 前記下位バスのデータを入力して、制御信号が
   データ転送を指示しない状態では前記下位バスの
   データバスのパリテイチエツクをし、制御信号が
   前記上位バスから前記下位バスへデータ伝送を指
   示している状態では前記上位バスのパリテイチエ
   ツクをし、制御信号が前記下位バスから前記上位
   バスへデータ伝送を指示している状態では前記下
   位バスのデータに基づいてパリテイビツトを生成
   するパリテイチエツク・ジエネレータ回路と、 このパリテイチエツク・ジエネレータ回路でパ
   リテイチエツクの異常を検出したときは前記制御
   回路のバス中継動作を停止させるマスク回路と、 を具備することを特徴とするバス中継装置。