JPH02248018A - Grain boundary insulated semiconductor ceramic capacitor and manufacture thereof - Google Patents
Grain boundary insulated semiconductor ceramic capacitor and manufacture thereofInfo
- Publication number
- JPH02248018A JPH02248018A JP1069667A JP6966789A JPH02248018A JP H02248018 A JPH02248018 A JP H02248018A JP 1069667 A JP1069667 A JP 1069667A JP 6966789 A JP6966789 A JP 6966789A JP H02248018 A JPH02248018 A JP H02248018A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- grain boundary
- varistor
- semiconductor ceramic
- insulated semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収する働きをし、方パルスや静電気
などの高い電圧が侵入した時はバリスタ機能を発揮し、
電子機器で発生するノイズ、パルス、静電気などの異常
電圧から半導体及び電子機器を保護するところの粒界絶
縁型半導体セラミックコンデンサ及びその製造方法に関
するものである。[Detailed Description of the Invention] Industrial Field of Application The present invention normally functions as a capacitor to absorb low voltage noise and high frequency noise, but when high voltage such as direct pulses or static electricity enters, it functions as a varistor. demonstrate,
The present invention relates to a grain boundary insulated semiconductor ceramic capacitor that protects semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices, and a method for manufacturing the same.
従来の技術
電子機器は多機能化、軽薄短小化を実現するためにIC
,LSIなどの半導体素子が広(用いられ、それに伴っ
て機器のノイズ耐力は低下しつつある。そこで、このよ
うな電子機器のノイズ耐力を確保するために、各種IC
,LSIの電源ラインに、バイパスコンデンサとしてフ
ィルムコンデンサ、積層セラミックコンデンサ、半導体
セラミックコンデンサなどが使用されている。しかし、
これらのコンデンサは、電圧の低いノイズや高周波のノ
イズの吸収に対しては優れた性能を示すが、それ自体に
高い電圧を持つパルスや静電気を吸収する機能を持たな
いため、パルスや静電気が侵入すると、機器の誤動作や
半導体の破壊、さらにはコンデンサの破壊を起こすこと
が大きな問題となっている。そこでこのような用途に、
ノイズ吸収性が良好で温度や周波数に対しても安定して
いることに加えて、高いパルス耐力と優れたパルス吸収
性を持つ新しいタイプのコンデンサとして、SrTiO
3系半導体セラミックコンデンサにバリスタ機能を持た
せた粒界絶縁型半導体セラミックコンデンサ(以下、バ
リスタ機能付きセラミックコンデンサという)が開発さ
れ、すでに特開昭57−27001号公報、特開昭57
−’35303号公報などにより提供されている。この
バリスタ機能付きセラミックコンデンサは、通常はコン
デンサとして電圧の低いノイズや高周波のノイズを吸収
するが、パルスや静電気などの高い電圧が侵入した時は
バリスタとして機能し、電子機器で発生するノイズ、パ
ルス、静電気などの異常電圧から半導体及び電子機器を
保護するという特徴を有しており、その使用はますます
拡大されている。Conventional technologyIn order to make electronic devices multi-functional, lighter, thinner, and smaller, we use ICs.
, LSI and other semiconductor devices are being widely used, and the noise tolerance of devices is decreasing accordingly.Therefore, in order to ensure the noise tolerance of such electronic devices, various ICs are being used.
, Film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, and the like are used as bypass capacitors in the power supply lines of LSIs. but,
These capacitors have excellent performance in absorbing low voltage noise and high frequency noise, but they do not have the ability to absorb high voltage pulses and static electricity, so pulses and static electricity can invade. This has become a major problem, causing malfunctions of equipment, destruction of semiconductors, and even destruction of capacitors. Therefore, for this kind of use,
SrTiO is a new type of capacitor that not only has good noise absorption properties and is stable over temperature and frequency, but also has high pulse tolerance and excellent pulse absorption properties.
A grain boundary insulated semiconductor ceramic capacitor (hereinafter referred to as a ceramic capacitor with a varistor function), which is a three-series semiconductor ceramic capacitor with a varistor function, has been developed and has already been published in Japanese Patent Application Laid-Open No. 57-27001 and
- It is provided by '35303 publication etc. This ceramic capacitor with varistor function normally absorbs low voltage noise and high frequency noise as a capacitor, but when high voltage such as pulses or static electricity enters, it functions as a varistor and absorbs noise and pulses generated in electronic equipment. , it has the characteristic of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is expanding more and more.
一方、電子部品分野においては、軽薄短小化。On the other hand, in the field of electronic components, the trend is to become lighter, thinner, and smaller.
高性能化がますます進み、このバリスタ機能付きセラミ
ックコンデンサに至っても、小型化、高性能化の要請が
強まっている。しかし、従来のバリスタ機能付きセラミ
ックコンデンサは単板型であるため、小型化すると電極
面積が小さくなり、その結果として容量が低下したり、
信頼性が低下するという問題を招くことになる。従って
、その解決策として、電極面積がかせげる積層化への展
開が予想される。しかし、バリスタ機能付きセラミック
コンデンサは、通常、5rTi03系半導体素子の表面
に酸化物を塗布し、熱拡散により粒界層を絶縁化する工
程を有するため、一般に用いられているBaTiO3系
積層セラミックコンデンサと比べ、内部電極と同時に焼
成して積層型のバリスタ機能付きコンデンサ(以下、バ
リスタ機能付き積層セラミックコンデンサという)を形
成することは非常に困難であると考えられていた。As performance continues to improve, demands for smaller size and higher performance ceramic capacitors with varistor function are increasing. However, since conventional ceramic capacitors with varistor function are single-plate type, miniaturization reduces the electrode area, resulting in a decrease in capacitance.
This results in a problem of reduced reliability. Therefore, as a solution to this problem, it is expected that stacking will be developed to increase the electrode area. However, ceramic capacitors with varistor function usually involve a process of applying oxide to the surface of a 5rTi03-based semiconductor element and insulating the grain boundary layer by thermal diffusion, so they are different from commonly used BaTiO3-based multilayer ceramic capacitors. In comparison, it was thought to be extremely difficult to form a multilayer capacitor with a varistor function (hereinafter referred to as a multilayer ceramic capacitor with a varistor function) by firing simultaneously with the internal electrodes.
そこで、同時焼成の問題点を解決する手法として、特開
昭54−53248号公報、特開昭54−53250号
公報などを応用し、内部電極に当たる部分に有機バイン
ダー量を多くしたセラミックペーストを印刷し、この部
分が焼結過程で多孔層を形成し、焼結した後にその多孔
層に適当な圧力下で導電性金属を注入させる方法、また
は、メツキ法や溶融法によって内部電極を形成し、バリ
スタ機能付き積層セラミックコンデンサを形成させる方
法が開発、提供されている。しかし、これらはプロセス
的にかなり困難であり、未だに実用化へのレベルに達し
ていない。Therefore, as a method to solve the problem of co-firing, we applied the methods of JP-A-54-53248 and JP-A-54-53250, and printed a ceramic paste with a large amount of organic binder on the parts corresponding to the internal electrodes. However, this part forms a porous layer during the sintering process, and after sintering, a conductive metal is injected into the porous layer under appropriate pressure, or an internal electrode is formed by a plating method or a melting method. A method for forming a multilayer ceramic capacitor with a varistor function has been developed and provided. However, these processes are quite difficult and have not yet reached the level of practical use.
また、特開昭59−215701号公報に、非酸化雰囲
気中で仮焼した粉末を原料にした生シートの上に粒界層
を絶縁化することが可能な熱拡散物質を混入した導電性
ペーストを印刷し、酸化性雰囲気中で焼結させる方法、
さらに特開昭63219115号公報に、予め半導体化
させた粉末を主成分とし、それに絶縁層を形成させるた
めの酸化剤及びガラス成分を含む拡散剤を混合した生シ
ートと、内部電極を交互に積層した成型体を、空気中ま
たは酸化雰囲気中で焼成する方法が報告されている。し
かし、これらの方法では焼成温度が1000〜1200
℃と比較的低く、セラミックの焼結が起こりにくいため
、結晶粒子は面接触しに<<、でき上がった素子は、完
全な焼結体に至っていないため、容量が低く、かつバリ
スタとしての代表特性である電圧非直線指数αが小さく
、バリスタ電圧が不安定であり、さらに信頼性が劣ると
いう欠点を有するものである。さらにまた、後者の特開
昭63−219115号公報では添加剤としてガラス成
分が添加されているため、結晶粒界にガラス相が析出し
、上記の電気特性が悪化しやすく、信頼性が劣るもので
あり、実用化へのレベルに達していないものである。In addition, Japanese Patent Application Laid-Open No. 59-215701 discloses a conductive paste containing a heat-diffusing substance capable of insulating the grain boundary layer on a green sheet made from powder calcined in a non-oxidizing atmosphere. a method of printing and sintering in an oxidizing atmosphere,
Furthermore, in Japanese Patent Application Laid-open No. 63219115, internal electrodes are alternately laminated with a raw sheet made of powder that has been made into a semiconductor in advance and mixed with a diffusing agent containing an oxidizing agent and a glass component to form an insulating layer. A method has been reported in which the molded body is fired in air or in an oxidizing atmosphere. However, in these methods, the firing temperature is 1000-1200℃.
Because the temperature is relatively low and sintering of the ceramic is difficult to occur, the crystal particles are not in surface contact.The completed device has a low capacity because it is not a complete sintered body, and has the typical characteristics of a varistor. The voltage nonlinearity index α is small, the varistor voltage is unstable, and the reliability is poor. Furthermore, in the latter Japanese Patent Application Laid-Open No. 63-219115, since a glass component is added as an additive, a glass phase is precipitated at the grain boundaries, which tends to deteriorate the electrical characteristics described above, resulting in poor reliability. However, it has not yet reached the level of practical application.
なお、積層型バリスタに関する特許として、既に特公昭
58−23921号公報により、ZnO。In addition, as a patent regarding a multilayer varistor, ZnO has already been disclosed in Japanese Patent Publication No. 58-23921.
F e 203. T i O2系を用いた積層型電圧
非直線素子が提案されている。しかし、この素子は容量
をほとんど持たないため、比較的高い電圧を持つパルス
や静電気の吸収に対しては優れた性能を示すが、バリス
タ電圧以下の低い電圧を持つノイズや高周波のノイズに
対しては、はとんど効果を示さないという問題点を有し
ている。F e 203. A stacked voltage nonlinear element using a T i O2 system has been proposed. However, since this element has almost no capacitance, it exhibits excellent performance in absorbing relatively high voltage pulses and static electricity, but it is resistant to low voltage noise below the varistor voltage and high frequency noise. has the problem that it is rarely effective.
発明が解決しようとする課題
今まで、バリスタ機能付き積層セラミックコンデンサに
関して様々な組成、製造方法が開発、提供されてきたが
、上述したようにいずれの場合もプロセス的な面やでき
上がった素子に問題点を有シ、実用レベルに達していな
い。従って、バリスタ機能付き積層セラミックコンデン
サに関して、新たな組成及び製造方法の開発が期待され
ているのである。Problems to be Solved by the Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with varistor functions, but as mentioned above, in each case there are problems with the process and the finished device. However, it has not reached a practical level. Therefore, the development of new compositions and manufacturing methods for multilayer ceramic capacitors with varistor functions is expected.
本発明は、このような点に鑑みてなされたもので、通常
はコンデンサとして電圧の低いノイズや高周波のノイズ
を吸収する働きをし、一方パルスや静電気などの高い電
圧が侵入した時はバリスタ機能を発揮し、しかもプロセ
ス的にはセラミックコンデンサ材料と内部電極材料との
同時焼成を可能にしたSrTiO3を主成分とする粒界
絶縁型半導体セラミックコンデンサ及びその製造方法を
提供することを目的とするものである。The present invention was made in view of these points. Normally, it functions as a capacitor to absorb low voltage noise and high frequency noise, but on the other hand, when high voltage such as pulses or static electricity enters, it functions as a varistor. The object of the present invention is to provide a grain-boundary insulated semiconductor ceramic capacitor mainly composed of SrTiO3, which exhibits the same characteristics, and also enables simultaneous firing of a ceramic capacitor material and an internal electrode material in terms of process, and a method for manufacturing the same. It is.
課題を解決するための手段
上記のような問題点を解決するために本発明は、S r
1l−xl Ca xとTiのモル比が0.95≦S
r(1−xlCax /Ti<1.00となるように過
剰のTiを含有し、0.001≦X≦0.2であるS
r +1−XI CaXT i 03に、Nb2O5,
Ta205゜V2O5,W2O5,DyzO3,Nd2
O3,Y2O3,La2O3,CeO2O3+ Ce
O2の内の少なくとも一種類以上を0.05〜2.0m
o 1%と、MnO2と5in2を合計量で0.2〜5
.0mol%含ませてなる粒界絶縁型半導体セラミック
コンデンサを提供するものである。また、本発明は、S
r +1−xi Ca xとTiのモル比が0.95
≦S r 1l−XI Ca x / T I< 1.
00となるように過剰のTiを含有し、0.001≦X
≦0.2であるS r 1l−xi CaxT i
03に、Nb2O5,Ta20LV205.W2O5,
DV203゜Nd2O3,Y2O3,La2O3,Ce
0=の内の少なくとも一種類以上を0.05〜2.0m
ol%と、M n 02とS i 02を合計量で0.
2〜5.0mol%含ませてなる粒界絶縁型半導体セラ
ミック内に、複数層の内部電極をこれらが交互に対向す
る端縁に至るように設け、かつこの内部電極の両端縁に
外部電極を設けたことを特徴とする積層型粒界絶縁型半
導体セラミックコンデンサを提供するものである。さら
に、本発明は、S r (1−x+c aXとTiのモ
ル比が0.95≦S r 1t−xiCaX/ T i
<1.00となるように過剰のTiを含有し、0.00
1≦X≦0.2であるS r z−xiCaxT i
O3に、Nb2O5゜Ta205.V2O5,W2O5
,Dy203+ Nd2O3゜Y2O3,L a20
3.Ce 02の内の少なくとも一種類以上を0.05
〜2.0mo 1%と、MnO2とSiO3を合計量で
0.2〜5.0mo 1%含ませてなる組成物の混合粉
末を出発原料とし、その混合粉末を粉砕、混合、乾燥し
た後、空気中または窒素雰囲気、中で仮焼する工程と、
仮焼後、再度粉砕した粉末を有機バインダーと共に溶媒
中に分散させ生シートにし、その後この生シートの上に
、内部電極ペーストを交互に対向する端縁に至るように
印刷(但し、最上層及び最下層の生シートには印刷せず
)する工程と、この内部電極ペーストの印刷された生シ
ートを積層、加圧、圧着して成型体を得、その後この成
型体を空気中で仮焼する工程と、仮焼後、還元または窒
素雰囲気中で焼成する工程と、焼成後、空気中で再酸化
する工程と、再酸化後、内部電極を露出させた両端に外
部電極ペーストを塗布し焼付ける工程とを有することを
特徴とする積層型粒界絶縁型半導体セラミックコンデン
サの製造方法を提供するものである。そして、上記内部
電極がAu、Pt、Rh。Means for Solving the Problems In order to solve the above problems, the present invention provides S r
1l-xl The molar ratio of Ca x and Ti is 0.95≦S
r(1-xlCax /S containing excess Ti so that Ti<1.00 and 0.001≦X≦0.2
r +1-XI CaXT i 03, Nb2O5,
Ta205゜V2O5, W2O5, DyzO3, Nd2
O3, Y2O3, La2O3, CeO2O3+ Ce
At least one type of O2 at 0.05 to 2.0 m
o 1%, MnO2 and 5in2 in total amount 0.2~5
.. The present invention provides a grain boundary insulated semiconductor ceramic capacitor containing 0 mol%. Further, the present invention provides S
r +1-xi The molar ratio of Ca x and Ti is 0.95
≦S r 1l-XI Ca x / T I < 1.
Contains excess Ti so that 0.001≦X
≦0.2, S r 1l-xi CaxT i
03, Nb2O5, Ta20LV205. W2O5,
DV203゜Nd2O3, Y2O3, La2O3, Ce
0 = 0.05 to 2.0m of at least one type of
ol%, and the total amount of M n 02 and S i 02 is 0.
In a grain boundary insulated semiconductor ceramic containing 2 to 5.0 mol%, a plurality of internal electrodes are provided so as to alternately reach opposing edges, and external electrodes are provided on both edges of the internal electrodes. A multilayer grain boundary insulated semiconductor ceramic capacitor is provided. Furthermore, the present invention provides a method in which the molar ratio of S r (1-x+caX and Ti is 0.95≦S r 1t-xiCaX/T i
Contains excess Ti so that <1.00 and 0.00
1≦X≦0.2 S r z−xiCaxT i
O3, Nb2O5°Ta205. V2O5, W2O5
, Dy203+ Nd2O3゜Y2O3, L a20
3. Ce 0.05 of at least one type of 02
A mixed powder of a composition containing ~2.0 mo 1% and a total amount of 0.2 to 5.0 mo 1% of MnO2 and SiO3 is used as a starting material, and after pulverizing, mixing, and drying the mixed powder, a step of calcination in air or nitrogen atmosphere;
After calcination, the re-pulverized powder is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is printed on top of this green sheet alternately up to the opposing edges (however, the top layer and The raw sheets printed with the internal electrode paste are laminated, pressed, and crimped to obtain a molded body, and then this molded body is calcined in air. After calcination, a step of firing in a reducing or nitrogen atmosphere; After calcination, a step of reoxidizing in air; After reoxidation, external electrode paste is applied to both ends with exposed internal electrodes and baked. The present invention provides a method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor, comprising the steps of: The internal electrodes are made of Au, Pt, and Rh.
Pd、Niの内の少なくとも一種類以上の金属またはそ
れらの合金あるいは混合物によって形成されることを提
供するものである。また、上記外部電極がPd、Ag、
Ni、Cu、Znの内の少なくとも一種類以上の金属ま
たはそれらの合金あるいは混合物によって形成されるこ
とを提供するものである。The present invention provides that it is formed of at least one metal selected from Pd and Ni, or an alloy or mixture thereof. Further, the external electrode may be Pd, Ag,
It is provided that it is formed of at least one metal selected from Ni, Cu, and Zn, or an alloy or mixture thereof.
作用
一般にS r n−xiCax T i 03を半導体
化させるには、強制還元させるか、もしくは半導体化促
進剤を添加し還元雰囲気中で焼成させるかである。しか
し、これだけでは半導体化促進剤の種類によって半導体
化が進まない場合がある。そこで、Sr(1−xi
Ca、TiO:+の化学量論より、S r (1−x+
Cax過剰(以下、Aサイト過剰とする)、もしく
はTi過剰にすると、結晶内の格子欠陥が増加し、半導
体化が促進される。また、CaはSrサイトに入り粒成
長を抑制する効果がある。Function Generally, in order to convert S r n-xiCax T i 03 into a semiconductor, it is forcedly reduced, or a semiconductor conversion accelerator is added and it is fired in a reducing atmosphere. However, with this alone, semiconductor formation may not proceed depending on the type of semiconductor formation accelerator. Therefore, Sr(1-xi
From the stoichiometry of Ca, TiO:+, S r (1-x+
When Cax is excessive (hereinafter referred to as A site excess) or Ti is excessive, lattice defects in the crystal increase and semiconductor formation is promoted. Moreover, Ca enters the Sr site and has the effect of suppressing grain growth.
さらに、Nb2O5,Ta205.V2O5,W2O5
。Furthermore, Nb2O5, Ta205. V2O5, W2O5
.
D V2O3,Nd2O3,Y2O3,L a203+
Ce 02(以下、第1成分とする)を添加すると
原子化制御により半導体化が促進される。D V2O3, Nd2O3, Y2O3, L a203+
When Ce 02 (hereinafter referred to as the first component) is added, semiconductor formation is promoted through atomization control.
次に、MnO2とSiO2(以下第2成分とする)は積
層構造を形成させるのに必要不可欠な物質であり、どち
らか一方が欠けても、その作用が発揮されないものであ
る。上記したように、今までSrTiO3系のバリスタ
機能付き積層セラミックコンデンサを作製することは困
難であると考えられていた。その理由は、まず第1に、
バリスタ機能付きセラミックコンデンサ材料と内部電極
材料が焼成過程や再酸化過程において異なった作用、性
質を持つためである。即ち、前者材料は焼成過程におい
て還元雰囲気焼成を必要とするが、この時、後者材料は
金属で形成されているため、還元雰囲気中のH2ガスを
吸蔵し膨張する。Next, MnO2 and SiO2 (hereinafter referred to as the second component) are essential substances for forming a laminated structure, and even if either one is missing, the effect will not be exhibited. As described above, it has been thought until now to be difficult to produce a SrTiO3-based multilayer ceramic capacitor with a varistor function. The reason is, first of all,
This is because the ceramic capacitor material with varistor function and the internal electrode material have different actions and properties during the firing process and reoxidation process. That is, the former material requires firing in a reducing atmosphere during the firing process, but at this time, since the latter material is made of metal, it absorbs H2 gas in the reducing atmosphere and expands.
さらに、空気中での再酸化過程において後者材料は金属
酸化物に酸化されたり、前者材料の再酸化を遮蔽する作
用、性質を持つためである。Furthermore, this is because the latter material is oxidized to a metal oxide during the reoxidation process in the air, and has the action and property of shielding the former material from reoxidation.
また、第2の理由として、前者材料をバリスタ機能付き
セラミックコンデンサ素子として形成させるには、還元
雰囲気中で焼成し半導体化させた後、その表面に、高抵
抗の金属酸化物(Mn02Cu○2.Bi2O3,CO
2O3など)を塗布し、空気中で再酸化し粒界部分を選
択的に拡散させ絶縁化させる、即ち、表面拡散工程を必
要とする。The second reason is that in order to form the former material into a ceramic capacitor element with a varistor function, it is necessary to sinter it in a reducing atmosphere to convert it into a semiconductor, and then apply a high-resistance metal oxide (Mn02Cu○2. Bi2O3, CO
2O3, etc.) and re-oxidizes in the air to selectively diffuse and insulate grain boundary areas, that is, a surface diffusion process is required.
しかし、内部電極材料と交互に積層された構造を持つ素
子では、金属酸化物の拡散が技術的に困難であるためで
ある。However, this is because it is technically difficult to diffuse the metal oxide in an element having a structure in which internal electrode materials are alternately stacked.
そこで、本発明者らは研究の結果、次のことを発明した
。Therefore, as a result of research, the present inventors invented the following.
まず、第1に、Ti過剰のS r (1−x+c a8
Ti 03に第1成分を添加する以外に、M n O2
と5in2を添加した材料組成では、還元雰囲気中での
焼成後、素子の表面に上記のような高抵抗の金属酸化物
を塗布しなくても、空気中で再酸化するだけで、容易に
バリスタ機能付きセラミックコンデンサが形成されるこ
とを見出した。これは、過剰のTiと添加したM n
O2とSiO2が焼結過程で、低温でMnO2−310
2−T i 02系の液相を形成し焼結を促進させると
同時に、粒界部分に溶解し偏析することになる。そして
、これを空気中で再酸化すると、粒界部分に偏析したM
nO2−3i02−TiO2系が絶縁化し容易に粒界絶
縁型構造を持つバリスタ機能付きセラミックコンデンサ
になることによる。さらにまた、Tiを過剰にした方が
内部電極の酸化や拡散を抑えられることも見出した。従
って、本発明では、これらの理由からTi過剰のS r
1l−xl Ca xT i 03を用いることにし
た。First of all, Ti excess S r (1-x+c a8
Besides adding the first component to Ti03, MnO2
With the material composition containing 5in2 and 5in2, after firing in a reducing atmosphere, it is easy to form a varistor by simply re-oxidizing it in the air, without having to coat the surface of the element with a high-resistance metal oxide as described above. It has been discovered that a functional ceramic capacitor can be formed. This is due to excess Ti and added M n
During the sintering process, O2 and SiO2 form MnO2-310 at low temperature.
It forms a 2-T i 02-based liquid phase and promotes sintering, and at the same time dissolves and segregates at grain boundaries. When this is reoxidized in air, M segregated at grain boundaries
This is because the nO2-3i02-TiO2 system is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulated structure. Furthermore, it has been found that oxidation and diffusion of the internal electrodes can be suppressed by adding too much Ti. Therefore, in the present invention, for these reasons, Ti excess S r
It was decided to use 1l-xl Ca xT i 03.
また、第2に、Ti過剰のS r t+ −xl Ca
”xT I O3にM n O2とSiO2を添加した
材料組成では、還元雰囲気中以外に窒素雰囲気中での焼
結でも半導体化することを見出した。これは、上記第1
の理由に示したように低温で液相を形成するためと、添
加したMnが液相を形成する以外に原子化制御剤として
作用し、この時Mn原子の価数が+2+4と変化し、電
子的に不安定であるという効果のため、焼結性が向上し
窒素雰囲気中でも容易に半導体化すると考えられる。Secondly, Ti excess S r t+ −xl Ca
"We have found that a material composition in which M n O2 and SiO2 are added to xT I O3 becomes a semiconductor even when sintered in a nitrogen atmosphere as well as in a reducing atmosphere. This is due to the fact that
As shown in the reason for this, in order to form a liquid phase at low temperatures, the added Mn acts as an atomization control agent in addition to forming a liquid phase, and at this time, the valence of the Mn atom changes to +2 + 4, and the electron It is thought that due to the effect of being physically unstable, the sintering properties are improved and it can be easily converted into a semiconductor even in a nitrogen atmosphere.
さらに、第3に、脱脂後の成型体を予め空気中で仮焼す
ると、でき上がったバリスタ機能付き積層セラミックコ
ンデンサの内部電極切れ、デラミネーション、ワレ、焼
結密度の低下などの諸問題の発生が極力抑えられ、電気
特性や信頼性が著しく向上することを見出した。Third, if the molded body is calcined in air after degreasing, various problems such as internal electrode breakage, delamination, cracking, and a decrease in sintered density of the finished multilayer ceramic capacitor with varistor function may occur. It has been found that the electrical characteristics and reliability are significantly improved.
以上、このような観点を充分に考慮すると、バリスタ機
能付きセラミックコンデンサ材料と内部電極材料を同時
焼成することにより、容易にバリスタ機能付き積層セラ
ミックコンデンサを作製することが可能となる。As described above, if such viewpoints are fully considered, it becomes possible to easily produce a multilayer ceramic capacitor with a varistor function by co-firing the ceramic capacitor material with a varistor function and the internal electrode material.
実施例
以下に本発明について、実施例を挙げて具体的に説明す
る。EXAMPLES The present invention will be specifically described below with reference to Examples.
(実施例1)
まず、平均粒径が0.5μm以下で純度98%以上のS
ro9T io、103原料粉末にCaC0:iとT
iO2を加え、S r + + −xl Ca x Z
T i比(以下、A/B比とする)を調整した粉末に
、下記第1表〜第15表に示すように第1成分のNb2
0s1第2成分のMn O2,S i 02 (但し、
加えるM n O3S i O2は等mo1%とする)
を秤量し、混合した。(Example 1) First, S with an average particle size of 0.5 μm or less and a purity of 98% or more
ro9T io, 103 raw material powder with CaC0:i and T
Add iO2, S r + + -xl Ca x Z
The first component, Nb2, is added to the powder whose Ti ratio (hereinafter referred to as A/B ratio) is adjusted, as shown in Tables 1 to 15 below.
0s1 second component Mn O2, S i 02 (however,
M n O3S i O2 to be added is equal to 1%)
were weighed and mixed.
その後、この混合粉末をボールミルなどにより湿式粉砕
、混合し、乾燥した後、空気中で600〜1200℃で
仮焼し、仮焼後、平均粒径が0.5μm以下になるよう
に再度粉砕し、これを積層型のバリスタ機能付きセラミ
ックコンデンサ用出発原料とした。この微粉末の出発原
料をブチラール樹脂などの有機バインダーと共に溶媒中
に分散させスラリー状とし、これをドクター・ブレード
法によって50μm程度の厚さの生シートにし、所定の
大きさに切断した。次に、第1図に示すように、上記の
ようにして得られた生シート1の上にPdからなる内部
電極ペースト2を所定の大きさに応じてスクリーン印刷
した。なお、第1図から明らかなように、最上層及び最
下層の生シート1には内部電極ペースト2は印刷しない
ものとする。また、この時、中間に積層させる生シート
1の上に印刷された内部電極ペースト2は、周知のよう
に交互に対向する端縁に至るように印刷した。After that, this mixed powder is wet-pulverized and mixed using a ball mill, etc., dried, and then calcined in air at 600 to 1200°C. After calcining, the powder is crushed again so that the average particle size is 0.5 μm or less. This was used as a starting material for a multilayer ceramic capacitor with varistor function. This fine powder starting material was dispersed in a solvent together with an organic binder such as butyral resin to form a slurry, and this was made into a green sheet with a thickness of about 50 μm using a doctor blade method and cut into a predetermined size. Next, as shown in FIG. 1, an internal electrode paste 2 made of Pd was screen printed on the raw sheet 1 obtained as described above according to a predetermined size. Note that, as is clear from FIG. 1, the internal electrode paste 2 is not printed on the raw sheet 1 of the uppermost layer and the lowermost layer. Moreover, at this time, the internal electrode pastes 2 printed on the raw sheets 1 to be laminated in the middle were printed so as to reach alternately opposing edges, as is well known.
その後、この内部電極ペースト2の印刷された向きのま
ま生シート1を複数層積層し、加圧、圧着した。次に、
空気中で400℃で脱脂し、さらに、空気中で600〜
1250℃で仮焼を行った。その後、還元雰囲気中で1
250〜1350℃で焼成した。この焼成後、空気中で
900〜1250℃で再酸化した。Thereafter, a plurality of raw sheets 1 were laminated in the same direction as the internal electrode paste 2 was printed, and pressed and bonded. next,
Degrease at 400℃ in air, and then degrease at 600℃ in air.
Calcining was performed at 1250°C. Afterwards, 1
It was fired at 250-1350°C. After this firing, it was reoxidized in air at 900-1250°C.
その後、第2図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気
中で800℃、15分で焼付けることにより、粒界絶縁
型半導体セラミック内に複数層の内部電極2aをこれら
が交互に端縁に至るように設け、かつこの内部電極2a
の両端縁に外部電極3を設けたバリスタ機能付き積層セ
ラミックコンデンサ4を得た。Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both exposed ends of the internal electrode 2a and baked in air at 800°C for 15 minutes to form a grain-boundary insulated semiconductor ceramic. A plurality of layers of internal electrodes 2a are provided in such a way that they alternately reach the edges, and the internal electrodes 2a are
A multilayer ceramic capacitor 4 with a varistor function was obtained, in which external electrodes 3 were provided on both ends of the capacitor.
なお、本実施例でのバリスタ機能付き積層セラミックコ
ンデンサの形状は5.70 X 5.00 X2.00
mm3の5.5タイプで、内部電極の形成された有効層
を10層積層したものである。また、第3図に本発明の
製造工程を示す。The shape of the multilayer ceramic capacitor with varistor function in this example is 5.70 x 5.00 x 2.00.
It is a 5.5 mm3 type, and has 10 laminated effective layers on which internal electrodes are formed. Further, FIG. 3 shows the manufacturing process of the present invention.
このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサについて、その容量、tanδ、バリスタ
電圧、電圧非直線指数α、直列等価抵抗値ESR,容量
温度変化率、及びバリスタ電圧温度係数などの各種電気
特性を、第1表〜第15表に併せて記載する。但し、こ
の時の焼成などの各条件は、空気中での仮焼は1200
℃、2時間、N2 :N2 =99:1の還元雰囲気
中での焼成は1300℃、2時間、再酸化は1100℃
、1時間で行ったものである。Various electrical properties of the thus obtained multilayer ceramic capacitor with varistor function include its capacity, tan δ, varistor voltage, voltage nonlinearity index α, series equivalent resistance value ESR, capacitance temperature change rate, and varistor voltage temperature coefficient. are also listed in Tables 1 to 15. However, each condition such as firing at this time is 1200 ml for calcination in air.
℃, 2 hours, calcination in a reducing atmosphere of N2:N2 = 99:1: 1300℃, 2 hours, reoxidation: 1100℃
, which took one hour.
なお、各種電気特性については以下の測定値を記載した
。Note that the following measured values are listed for various electrical properties.
◇ 容量Cは測定電圧i、 o v、周波数1.0KH
zでの値。◇ Capacity C is measured voltage i, ov, frequency 1.0KH
value at z.
◇ バリスタ電圧VO,1llIAは測定電流0.1m
Aでの値。◇ Varistor voltage VO, 1llIA is measured current 0.1m
Value at A.
◇ 電圧非直線指数αは、測定電流0.1mAと1、Q
mAでの値から、
α= 1/ l o g (Vl、0fllA/ VQ
、Il!IA)の式より算出した。◇ Voltage non-linearity index α is measured current 0.1mA and 1,Q
From the value in mA, α = 1/log (Vl, 0fllA/VQ
, Il! It was calculated using the formula IA).
◇ 直列等価抵抗値ESRは、測定電圧1.Ovでの共
振点での抵抗値。◇ The series equivalent resistance value ESR is the measured voltage 1. Resistance value at resonance point at Ov.
◇ 容量温度変化率(ΔC/C)は、−25℃と85℃
の二点間での値。◇ Capacitance temperature change rate (ΔC/C) is -25℃ and 85℃
The value between two points.
◇ バリスタ電圧温度係数(ΔV/V)は、25℃と5
0℃の二点間での値。◇ Varistor voltage temperature coefficient (ΔV/V) is 25℃ and 5
Value between two points at 0℃.
(以 下 余 白)
次に、上記第1表〜第15表について解説すると、これ
らの表はS r 0.7Cao、 +T i 03のA
/B比、及び第2成分のMnO2とSiO2の添加量に
ついて規定したものである。(Margin below) Next, to explain Tables 1 to 15 above, these tables have S r 0.7 Cao, +T i 03 A
/B ratio and the amounts of MnO2 and SiO2 added as the second components are specified.
ここで、試料番号に*印をつけたのは比較例であり、本
発明の請求範囲外である。即ち、これらの焼結体素子で
は、容量が小さく、かつバリスタ特性を表す電圧非直線
指数αが小さく、また直列等価抵抗値ESRが大きいた
め、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わしていなく、さらに容量温度変化率とバリスタ電圧温
度係数が大きく、信頼性や電気特性が温度に影響を受は
易いものである。従って、これらの試料は電子機器で発
生するノイズ、パルス、静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が大きく、かつ電圧非
直線指数αが大きく、さらに直列等価抵抗値ESRが小
さいため、コンデンサとしての電圧の低いノイズや高周
波のノイズを吸収する機能と、バリスタとしてのパルス
、静電気などの高い電圧を吸収する機能の両方を同時に
持ち合わしており、さらに容量温度変化率とバリスタ電
圧温度係数が小さく、信頼性や電気特性が温度に影響を
受けにくい特徴を有している。従って、これらの試料は
電子機器で発生するノイズ、パルス、静電気などの異常
電圧から半導体及び電子機器を保護するため、バリスタ
機能付きセラミックコンデンサとして適しているもので
ある。Here, the sample numbers marked with * are comparative examples and are outside the scope of the claims of the present invention. In other words, these sintered elements have a small capacitance, a small voltage non-linearity index α representing varistor characteristics, and a large series equivalent resistance value ESR, so they cannot absorb low voltage noise or high frequency noise as a capacitor. It does not have both the function of absorbing high voltages such as pulses and static electricity as a varistor, and the capacitance temperature change rate and varistor voltage temperature coefficient are large, and reliability and electrical characteristics are not affected by temperature. It is easy to receive. Therefore, these samples are not suitable as ceramic capacitors with varistor functions that protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. On the other hand, the other sample numbers have a large capacitance, a large voltage nonlinearity index α, and a small series equivalent resistance value ESR, so they have the ability to absorb low voltage noise and high frequency noise as a capacitor. It also has the function of absorbing high voltages such as pulses and static electricity as a varistor, and also has a small capacitance temperature change rate and varistor voltage temperature coefficient, so its reliability and electrical characteristics are not affected by temperature. It has characteristics. Therefore, these samples are suitable as ceramic capacitors with varistor function in order to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices.
ここで、本発明において、S r l+−xlc ax
T i 03のA/B比を規定したのは、A/B比が1
.00より大きい場合はAサイト過剰となり、Mn02
−3102−T i02系の液相が形成されにくいこと
から、粒界絶縁型構造になりに<<、かつ内部電極が酸
化や拡散を起こし、結果として電気特性や信頼性が低下
するためである。一方、A/B比が0.95未満では焼
結体が多孔質となり、焼結密度が低下するためである。Here, in the present invention, S r l+−xlc ax
The A/B ratio of T i 03 was defined as A/B ratio of 1.
.. If it is larger than 00, the A site is excessive, and Mn02
-3102-T Because the i02-based liquid phase is difficult to form, it becomes a grain boundary insulated structure, and the internal electrodes are oxidized and diffused, resulting in a decrease in electrical characteristics and reliability. . On the other hand, if the A/B ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases.
さらに、積層型バリスタ機能付きセラミックコンデンサ
用出発原料の平均粒径を0.5μm以下に規定したのは
、0.5μmより大きい場合には、スラリー状にした時
に粉が凝集したり、でき上がった焼結体素子の焼結密度
が小さく、かつ半導体化しにくいために電気特性も不安
定となりやすいためである。Furthermore, the reason why the average particle size of the starting material for the multilayer ceramic capacitor with varistor function is specified to be 0.5 μm or less is because if it is larger than 0.5 μm, the powder may aggregate when it is made into a slurry, or the finished sintered material may This is because the solid element has a low sintered density and is difficult to convert into a semiconductor, so its electrical properties tend to be unstable.
次に、第2成分のMnO,とSiO2の合計の添加量を
規定したのは、これら第2成分の添加量が0.1mo1
%未満では添加効果が得られないため、MnO2−S
i OニーT i O2系の液相が形成されにくいため
に、粒界絶縁型構造になりにくく、電気特性や焼結密度
が低下するためである。Next, the total addition amount of the second components MnO and SiO2 was specified because the addition amount of these second components was 0.1 mo1.
If the addition effect is less than %, the addition effect cannot be obtained.
This is because it is difficult to form an i Oney T i O2-based liquid phase, which makes it difficult to form a grain boundary insulation type structure, resulting in a decrease in electrical properties and sintered density.
一方、第2成分の添加量が5.0mol%を超えると、
粒界部に偏析する高抵抗の酸化物量が増大し電気特性が
低下するためである。On the other hand, when the amount of the second component added exceeds 5.0 mol%,
This is because the amount of high-resistance oxides segregated at grain boundaries increases and electrical properties deteriorate.
さらに、脱脂後の成型体を予め空気中で600〜125
0℃で仮焼するのは、本発明のバリスタ機能付き積層セ
ラミックコンデンサの製造方法中で最も重要な工程であ
り、この工程の結果ができ上がったバリスタ機能付き積
層セラミックコンデンサの電気特性や信頼性をほぼ決定
するものである。この工程の目的は、バリスタ機能付き
セラミックコンデンサ材料と内部電極材料の接着力の強
化、さらにでき上がったバリスタ機能付き積層セラミッ
クコンデンサの平均粒径の制御である。Furthermore, the molded body after degreasing is heated to a temperature of 600 to 125 in advance in the air.
Calcining at 0°C is the most important step in the manufacturing method of the multilayer ceramic capacitor with varistor function of the present invention, and the results of this step determine the electrical characteristics and reliability of the multilayer ceramic capacitor with varistor function. This is almost decided. The purpose of this step is to strengthen the adhesion between the varistor function ceramic capacitor material and the internal electrode material, and to control the average particle size of the finished varistor function multilayer ceramic capacitor.
ここで、空気中での仮焼温度を600〜1250℃の範
囲に規定したのは、仮焼温度が600℃未満ではその効
果が得られないためである。一方、仮焼温度が1250
℃を超えると、
■ バリスタ機能付きセラミックコンデンサ材料の焼結
が進行してしまう。この状態で還元または窒素雰囲気中
で焼成すると、急激な収縮による応力集中が焼結体内に
発生し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、デラミネーション、ワレなどの
諸問題が発生することになる。Here, the reason why the calcination temperature in air is specified in the range of 600 to 1250°C is that the effect cannot be obtained if the calcination temperature is less than 600°C. On the other hand, the calcination temperature is 1250
If the temperature exceeds ℃, sintering of the ceramic capacitor material with varistor function will proceed. When fired in a reducing or nitrogen atmosphere in this state, stress concentration occurs within the sintered body due to rapid contraction, resulting in various problems such as delamination and cracking in the resulting multilayer ceramic capacitor with varistor function. It turns out.
■ Niを内部電極材料で使用した場合では、前者のセ
ラミックコンデンサ材料の焼結化とNi内部電極材料の
酸化が生じ、次に焼結体とNiが反応し、Niの拡散が
進行し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、内部電極切れ、デラミネーショ
ン。■ When Ni is used as the internal electrode material, sintering of the former ceramic capacitor material and oxidation of the Ni internal electrode material occur, and then the sintered body and Ni react, and Ni diffusion progresses, resulting in The resulting multilayer ceramic capacitor with varistor function suffers from internal electrode breakage and delamination.
ワレなどの諸問題が発生する。Various problems such as cracks occur.
■ 1250℃を超える高温で仮焼を行うと、Mn02
−S i O2−’r i 02系の液相焼結が急激に
進行し、粒成長が促進され焼結体密度や充てん密度の低
下が著しく起こる。■ If calcination is performed at a high temperature exceeding 1250℃, Mn02
Liquid phase sintering of the -S i O2-'r i 02 system progresses rapidly, grain growth is promoted, and the sintered body density and packing density are significantly reduced.
■ その後、還元または窒素′雰囲気中で焼成した場合
、半導体化が起こりにくくなる。(2) If the material is then fired in a reducing or nitrogen atmosphere, it becomes difficult to convert it into a semiconductor.
という理由により、電気特性や信頼性が著しく低下する
ためである。This is because the electrical characteristics and reliability deteriorate significantly.
このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサは、上述の特公昭58−23921号公報
で報告されている積層型バリスタに比べ、大容量であり
、かつ温度特性9周波数特性に優れた特性を有し、前者
ではサージ吸収性に優れたバリスタ材料を単に積層して
いるのに対し、本発明ではノイズ吸収性に優れたコンデ
ンサ機能と、パルス、静電気吸収性に優れたバリスタ機
能の両方機能を有するバリスタ機能付きセラミックコン
デンサ材料を積層したものであり、その機能、使用目的
において全く別のものである。The thus obtained multilayer ceramic capacitor with varistor function has a larger capacity and excellent temperature and frequency characteristics than the multilayer varistor reported in the above-mentioned Japanese Patent Publication No. 58-23921. In the former case, varistor materials with excellent surge absorption properties are simply laminated, whereas in the present invention, the present invention has both a capacitor function with excellent noise absorption properties and a varistor function with excellent pulse and static electricity absorption properties. It is a laminated ceramic capacitor material with a varistor function, and its function and purpose of use are completely different.
(実施例2)
次に、ABO3で表されるペロブスカイト構造のAサイ
トにあたるSrとCaの組成比についてこれを種々変え
、S r + 1−xl Ca xl T lのA/B
比を0.97、第1成分としてのN b 205の添加
量をl、0mol%に固定し、上記実施例1と同様の方
法でバリスタ機能付き積層セラミックコンデンサを作製
した。その結果を下記の第16表に記載する。(Example 2) Next, the composition ratio of Sr and Ca corresponding to the A site of the perovskite structure represented by ABO3 was varied, and A/B of S r + 1-xl Ca xl T l
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1, with the ratio fixed at 0.97 and the amount of N b 205 added as the first component fixed at 1, 0 mol %. The results are listed in Table 16 below.
(以 下 余 白 )
上記第16表について解説すると、Caを添加しない場
合、結晶の粒成長を抑制するものがなく、その結晶粒径
はバラツキが多くなり、tanδや温度特性が悪くなる
。また、Caの添加量が多すぎても酸化が進みやすくな
り、容量は小さくなり、バリスタ特性が低下している。(Margins below) To explain Table 16 above, when Ca is not added, there is nothing to suppress the grain growth of the crystals, and the crystal grain sizes vary widely, resulting in poor tan δ and temperature characteristics. Furthermore, if the amount of Ca added is too large, oxidation tends to proceed, resulting in a decrease in capacity and deterioration in varistor characteristics.
よってAサイトにおけるSrの一部を置換するCaの置
換率Xは、0゜001≦X≦0.2が望ましい。Therefore, the substitution rate X of Ca that partially replaces Sr at the A site is preferably 0°001≦X≦0.2.
(実施例3)
実施例1により、第2成分としてのMn0zとSiO2
の合計の添加量としては、0.2〜5.0mol%が必
要であることが解った。次に、この第2成分としてのM
nO2とSiO2の添加比についてこれを種々変え、S
ro7c ao、+T i 03のA/B比を0.9
7、X=0.10、第1成分としてのNb2O5の添加
量を1.0mol%に固定し、上記実施例1と同様の方
法でバリスタ機能付き積層セラミックコンデンサを作製
した。その結果を下記の第17表に記載する。(Example 3) According to Example 1, Mn0z and SiO2 as the second component
It was found that the total addition amount of 0.2 to 5.0 mol% is required. Next, M as this second component
By varying the addition ratio of nO2 and SiO2, S
ro7c ao, +T i 03 A/B ratio 0.9
7. A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1, with X=0.10 and the amount of Nb2O5 added as the first component fixed at 1.0 mol%. The results are listed in Table 17 below.
(以 下 余 白 )
上記第17表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデン
サを作製するには、MnO2とSiO2の両方が必要で
あり、どちらか一方が欠けてもバリスタ機能付き積層セ
ラミックコンデンサを作製することができない。即ち、
同成分が存在して初めてM n 02 S i 02
− T i O=系の液相ができ、粒界部分に溶解、偏
析し、再酸化すると、粒界部分に偏析したMn0z
SiO2が絶縁化し、容易に粒界絶縁型構造を持つ素子
となるためである。(Margin below) To explain Table 17 above, it is clear from the measurement results that both MnO2 and SiO2 are required to fabricate a multilayer ceramic capacitor with varistor function, and if one or the other is missing, However, it is not possible to fabricate a multilayer ceramic capacitor with a varistor function. That is,
M n 02 S i 02 only when the same component exists
- A liquid phase of T i O = system is formed, which dissolves and segregates at the grain boundary, and when reoxidized, Mn0z segregated at the grain boundary.
This is because SiO2 becomes insulating and easily becomes an element having a grain boundary insulation type structure.
なお、容量、電圧非直線指数α、ESRなどの電気特性
を比較すると、若干M n O2過剰の方が好ましい。Note that when comparing electrical properties such as capacity, voltage nonlinearity index α, and ESR, it is preferable to have a slight excess of M n O2.
(実施例4)
次に、第1成分としてのNb2O5,Ta205+V
20 s 、 W 20 s 、 D V 203 、
N d 203 、 Y 20 :l 。(Example 4) Next, Nb2O5, Ta205+V as the first component
20 s, W 20 s, DV 203,
Nd203, Y20:l.
La2Q3.CeQ2の原子化制御剤の添加量を規定す
るため、これを種々変え、S rll−xl CaxT
i 03のA/B比を0.97、X=0.1、第2成
分の添加量をMn021.0mol%、S 1021.
omo 1%の合計2.0mol%に固定し、上記実施
例1,2と同様の方法でバリスタ機能付き積層セラミッ
クコンデンサを作製した。その結果を下記の第18表〜
第26表に記載する。La2Q3. In order to specify the amount of CeQ2 atomization control agent added, this was varied and S rll-xl CaxT
The A/B ratio of i03 is 0.97, X=0.1, the amount of the second component added is Mn021.0 mol%, and S1021.
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Examples 1 and 2 above, with the total mol% of omo 1% being fixed at 2.0 mol%. The results are shown in Table 18 below.
It is listed in Table 26.
(以 下 余 白 )
上記第18表〜第26表について解説すると、第1成分
の添加量を規定したのは、その測定結果より明らかなよ
うに、添加量がQ、Q5mo1%未満ではその添加効果
が得られず、半導体化が起こりにくいためである。一方
、第1成分の添加量が合計で2.0mol%を超えると
半導体化が抑制され、所望の電気特性が得られず、さら
に焼結密度が低下するためである。(Margin below) To explain Tables 18 to 26 above, the reason for specifying the amount of the first component added is that, as is clear from the measurement results, if the amount added is less than Q5mo1%, the amount of addition of the first component is specified. This is because no effect can be obtained and it is difficult to convert into a semiconductor. On the other hand, if the total amount of the first component added exceeds 2.0 mol%, semiconductor formation will be suppressed, desired electrical properties will not be obtained, and the sintered density will further decrease.
なお、第1成分としてはNb=Os、Ta205を添加
した方が、他のV2O5,W2O5,Dy20:+。Note that the addition of Nb=Os and Ta205 as the first component is better than the addition of other V2O5, W2O5, Dy20:+.
Nd2O:+、Y2O3,La2O3,Ce02を添加
する場合よりも若干電気特性的に優れていた。The electrical properties were slightly better than the case where Nd2O:+, Y2O3, La2O3, and Ce02 were added.
さらに、第1成分の混合物組成についても、その一部の
組合せについて実施し、電気特性を測定したが、その結
果は第26表に示したように、−種類添加した場合とほ
とんど特性に差が見られないものであった。しかし、こ
の場合もNb2O5゜T a = Osを添加した方が
、他の成分を゛添加する場合よりも若干電気特性的に優
れていた。Furthermore, regarding the mixture composition of the first component, some combinations were tested and the electrical properties were measured, and as shown in Table 26, the results showed that there was almost no difference in the properties compared to when - types were added. It was something that could not be seen. However, in this case as well, the addition of Nb2O5°T a =Os was slightly better in terms of electrical properties than the addition of other components.
また、出発原料の平均粒径が0.5μmよりも大きい場
合には、第1成分の効果が得られにくい傾向があり、0
.5μm以下に抑える必要があることが確認された。Furthermore, if the average particle size of the starting material is larger than 0.5 μm, the effect of the first component tends to be difficult to obtain, and
.. It was confirmed that it is necessary to suppress the thickness to 5 μm or less.
(実施例5)
上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のAu、PtRh、Niについて
、S r f+−1l CaxT i 03のA/B比
を0.97、X=0.10、第1成分の添加量をNb2
0so、5mo1%、 T a2os0.5mo1%、
第2成分の添加量をMn021.0mol%、5in2
1、 0mol%に固定し、上記実施例と同様の方法で
バリスタ機能付き積層セラミックコンデンサを作製した
。その結果を下記の表第27表に記載する。(Example 5) In each of the above examples, the case where Pd was used as the internal electrode was explained, but for other Au, PtRh, and Ni, the A/B ratio of S r f+-1l CaxT i 03 was 0.97. , X=0.10, the amount of the first component added is Nb2
0so, 5mo1%, Ta2os0.5mo1%,
The amount of the second component added is Mn021.0mol%, 5in2
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example, with the amount fixed at 1.0 mol%. The results are shown in Table 27 below.
(以 下 余 白 )
上記第27表に記載したように、内部電極としてはAu
、Pt、Rh、Pd、Niの内の少なくとも一種類以上
の金属またはそれらの合金あるいは混合物を用いること
ができ、効果が得られることを確認した。しかし、Ni
を使用する場合はNiの酸化が比較的低温度で起こるた
め、Pdを混合するか、若干Ti過剰のS r x−x
l Ca 、T i 03を用いた方が酸化が抑えられ
る。(Left below) As stated in Table 27 above, the internal electrodes are made of Au.
, Pt, Rh, Pd, and Ni, or their alloys or mixtures can be used and it has been confirmed that effects can be obtained. However, Ni
When using S r x-x with a slight excess of Ti, it is necessary to mix Pd or use S
Oxidation can be suppressed by using l Ca and T i 03.
以上、本発明の実施例では、一部の組合せについて示し
たが、他の組合せでも同様の効果が得られることを確認
した。Although some combinations have been shown in the examples of the present invention, it has been confirmed that similar effects can be obtained with other combinations.
そして、本発明の実施例ではTi過剰のS r z−1
Ca x T i03を作製するに当たり、Sr、、−
8ICa x T 103にTiO2を添加したが、T
iを炭酸化物、水酸化物、有機化合物などの形で用いて
も同様の効果が得られることは言うまでもない。In the embodiment of the present invention, Ti excess S r z-1
In preparing Ca x Ti03, Sr, -
Although TiO2 was added to 8ICa x T 103, T
It goes without saying that similar effects can be obtained by using i in the form of carbonates, hydroxides, organic compounds, and the like.
また、本発明の実施例では、原料粉末にS r (1−
xlCa X T t O3を用いたが、SrO,Sr
CO3゜CaCO3,Cab、 チタン酸塩とTiO2
などからS r +1−xl Ca xT i03を作
製したもノヲ原料粉末にしても同様の効果が得られるこ
とはもちろんである。In addition, in the examples of the present invention, S r (1-
xlCa X T t O3 was used, but SrO, Sr
CO3゜CaCO3, Cab, titanate and TiO2
Of course, the same effect can be obtained even if S r +1-xl Ca xT i03 is prepared from the raw material powder.
さらに、第2成分としてのMnO2,S i O2につ
いても、これらの炭酸化物、水酸化物などの形で用いて
も同様の効果が得られることは言うまでもない。しかし
、MnC0:+を用いた方が粒径も細かく揃っており、
かつ分解し易いため、特性的に安定した素子を作製する
ことができ、量産性に適していることが確認された。Furthermore, it goes without saying that similar effects can be obtained even when MnO2 and SiO2 as the second component are used in the form of their carbonates, hydroxides, and the like. However, when using MnC0:+, the particle size is finer and more uniform.
In addition, since it is easy to decompose, it is possible to produce a device with stable characteristics, and it has been confirmed that it is suitable for mass production.
次に、上記実施例では、焼成を還元雰囲気中で行う場合
について説明したが、これは窒素雰囲気中で行うように
してもよいものである。しかし、窒素雰囲気中で焼成を
行った場合には、半導体化が若干しにくい面があるため
、還元雰囲気中で焼成を行うよりも若干高温度(135
0〜1450℃)側で焼成する方が特性上は好ましいも
のである。Next, in the above embodiments, the case where the firing is performed in a reducing atmosphere has been described, but this may also be performed in a nitrogen atmosphere. However, when firing in a nitrogen atmosphere, it is somewhat difficult to convert into a semiconductor, so the temperature is slightly higher (135
From the viewpoint of characteristics, it is preferable to perform firing at a temperature of 0 to 1450°C.
また、上記実施例では、混合粉末の仮焼を空気中で行う
場合について説明したが、これは、窒素雰囲気中で行っ
ても同様の効果が得られることを確認した。Furthermore, in the above embodiments, the case where the mixed powder was calcined in air was described, but it was confirmed that similar effects could be obtained even if calcining was performed in a nitrogen atmosphere.
さらに、上記実施例では、再酸化温度を1100℃と固
定したが、これは所望とする電気特性を得るために、9
00〜1250℃の温度範囲で行えばよいものである。Furthermore, in the above example, the reoxidation temperature was fixed at 1100°C;
It may be carried out within a temperature range of 00 to 1250°C.
しかし、1200℃以上で再酸化を行う場合は、最高温
度の保持時間を極力抑えなければ粒界のみならず結晶粒
子も絶縁化される恐れがあり、注意を必要とする。また
、Niを内部電極として用いた場合に関しても、120
0℃以上で再酸化を行う場合には保持時間を極力抑えな
ければNiが酸化される恐れがあり、同じく注意を必要
とする。However, when reoxidizing at 1200° C. or higher, care must be taken because not only the grain boundaries but also the crystal grains may become insulated unless the holding time at the maximum temperature is minimized. Also, when Ni is used as the internal electrode, 120
When reoxidizing at temperatures above 0° C., there is a risk that Ni may be oxidized unless the holding time is suppressed as much as possible, so caution is also required.
そしてまた、上記実施例では外部電極としてAgを用い
たが、他のPd、Ni、Cu、Znでも同様の効果が得
られることを確認した。即ち、外部電極としてPd、A
g、Ni、Cu、Znの内の少なくとも一種類以上の金
属またはそれらの合金あるいは混合物を用いてもよいも
のである。しかし、PdやAgを外部電極として使用す
る場合は素子とオーミック接触しに<<、バリスタ電圧
に若干極性が現れるが、この場合も基本性能とじては特
に問題がないものである。Furthermore, although Ag was used as the external electrode in the above embodiment, it was confirmed that similar effects could be obtained using other materials such as Pd, Ni, Cu, and Zn. That is, Pd, A
At least one metal selected from G, Ni, Cu, and Zn, or an alloy or mixture thereof may be used. However, when Pd or Ag is used as the external electrode, a slight polarity appears in the varistor voltage due to ohmic contact with the element, but in this case as well, there is no particular problem in terms of basic performance.
以上、実施例で示した方法で得られたバリスタ機能付き
積層セラミックコンデンサの平均粒径は2.0〜3.0
μm程度であった。ここで、成型体の空気中での仮焼温
度を1300℃よりも高温で行うと、上述したようにM
nOニーS i 02−T i 02系の液相焼結が急
激に進行し粒成長が促進され、平均粒径が約2倍以上に
なる。そして、このように平均粒径が大きくなった場合
には、焼結密度の低下、電圧非直線指数αの低下、直列
等価抵抗値ESRの上昇、電気特性のバラツキなどの諸
問題が発生し、電気特性や信頼性が著しく低下し、実用
化には向かないものである。As mentioned above, the average particle size of the multilayer ceramic capacitor with varistor function obtained by the method shown in the example is 2.0 to 3.0.
It was about μm. Here, if the molded body is calcined in air at a temperature higher than 1300°C, M
Liquid phase sintering of the nO knee S i 02-T i 02 system rapidly progresses, grain growth is promoted, and the average grain size becomes about twice or more. When the average grain size increases in this way, various problems occur such as a decrease in sintered density, a decrease in voltage nonlinearity index α, an increase in series equivalent resistance value ESR, and variations in electrical characteristics. Electrical characteristics and reliability deteriorate significantly, making it unsuitable for practical use.
また、上記実施例では積層型のバリスタ機能付きセラミ
ックコンデンサについて説明したが、本発明は上記組成
物を用い、従来と同様の単板型のバリスタ機能付きセラ
ミックコンデンサを作製した場合でも、優れたコンデン
サ特性、バリスタ特性が得られることを確認した。Further, in the above embodiment, a multilayer ceramic capacitor with a varistor function was explained, but even when a single-plate ceramic capacitor with a varistor function similar to the conventional one is manufactured using the above composition, an excellent capacitor can be obtained. It was confirmed that the characteristics and varistor characteristics could be obtained.
以上、このようにして得られた素子は、大容量で、かつ
電圧非直線指数αが大きく、バリスタ電圧、直列等価抵
抗値ESRが小さく、さらに温度特性1周波数特性、ノ
イズ特性が優れているため、通常はコンデンサとして電
圧の低いノイズや高周波のノイズを吸収する働きをし、
一方パルスや静電気などの高い電圧が侵入した時はバリ
スタ機能を発揮し、ノイズ、パルス、静電気などの異常
電圧に対して優れた応答性を示し、かつそれらの特性が
温度に対して常に安定しているため、従来のフィルムコ
ンデンサ、積層セラミックコンデンサ、半導体セラミッ
クコンデンサに変わるものとして期待されるものである
。さらに、本発明のバリスタ機能付き積層セラミックコ
ンデンサは、従来の単板型のバリスタ機能付きセラミッ
クコンデンサに比べて小型でありながら大容量であり、
かつ高性能であるため、実装部品としての応用も大いに
期待されるものである。As described above, the element obtained in this way has a large capacity, a large voltage nonlinearity index α, a small varistor voltage, a small series equivalent resistance value ESR, and also has excellent temperature characteristics, frequency characteristics, and noise characteristics. , usually acts as a capacitor to absorb low voltage noise and high frequency noise.
On the other hand, when a high voltage such as a pulse or static electricity enters, it exhibits a varistor function and exhibits excellent response to abnormal voltage such as noise, pulse, or static electricity, and its characteristics are always stable against temperature. Therefore, it is expected to replace conventional film capacitors, multilayer ceramic capacitors, and semiconductor ceramic capacitors. Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller and has a larger capacity than a conventional single-plate ceramic capacitor with a varistor function.
Since it also has high performance, there are great expectations for its application as a mounted component.
発明の効果
以上に示したように本発明によれば、コンデンサ機能と
バリスタ機能を同時に有するバリスタ機能付きセラミッ
クコンデンサを得ることができる。その作用としては、
通常はコンデンサとして電圧の低いノイズや高周波のノ
イズを吸収する働きをし、一方パルスや静電気などの高
い電圧が侵入した時はバリスタ機能を発揮するため、電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護する働きを持つことに
なる。そして、それらの特性が温度に対して常に安定し
ているものである。従って、その応用として、
■ 電子機器に使用されているIC,LSIなどの保護
用のバイパスコンデンサとして、従来のフィルムコンデ
ンサ、積層セラミックコンデンサ、半導体セラミックコ
ンデンサなどにとって代わる。Effects of the Invention As described above, according to the present invention, it is possible to obtain a ceramic capacitor with a varistor function that has both a capacitor function and a varistor function. Its action is
Normally, it works as a capacitor to absorb low-voltage noise and high-frequency noise, but when high voltage such as pulses and static electricity enters, it performs a varistor function, so it absorbs noise, pulses, and static electricity generated by electronic equipment. It has the function of protecting semiconductors and electronic equipment from abnormal voltages. Moreover, these characteristics are always stable with respect to temperature. Therefore, its applications include: (1) It replaces conventional film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, etc. as bypass capacitors for protection of ICs, LSIs, etc. used in electronic equipment.
■ 静電気による機器の破壊や機器の誤動作防止、誘導
性負荷0N−OFFサージ吸収に使用されているZnO
系バリスタにとって代わる。■ ZnO is used to prevent equipment damage and equipment malfunction due to static electricity, and to absorb inductive load 0N-OFF surges.
Replaces the barista.
という応用が期待でき、一つの素子で上記■、■の効果
を同時に発揮し、その用途は大きいものである。This device can be expected to have a wide range of applications, as it can simultaneously exhibit the above effects (1) and (2) with a single device.
以上、記載してきたように、本発明でバリスタ機能付き
積層セラミックコンデンサを容易に作製できるようにな
った理由は、バリスタ機能付きセラミックコンデンサ材
料と内部電極材料との同時焼成が可能となったためであ
る。そして、同時焼成が可能となった理由は、Ti過剰
のSrTiO3に、半導体化成分を添加する以外にM
n O2とSiO2を添加した組成では、今まで行われ
て来た金属酸化物の表面拡散工程を経なくても、再酸化
するだけで、容易に粒界絶縁型半導体セラミックコンデ
ンサになることによるものであり、本発明はこの点にプ
ロセス面で最大の特長を有しているものである。As described above, the reason why a multilayer ceramic capacitor with a varistor function can be easily produced with the present invention is because it is now possible to simultaneously fire the ceramic capacitor material with a varistor function and the internal electrode material. . The reason why simultaneous firing was made possible was that in addition to adding a semiconducting component to SrTiO3 with an excess of Ti, M
This is because the composition containing nO2 and SiO2 can easily become a grain-boundary insulated semiconductor ceramic capacitor by simply reoxidizing it, without going through the surface diffusion process of metal oxides that has been done up until now. This is the most advantageous feature of the present invention in terms of process.
さらに、本発明のバリスタ機能付き積層セラミックコン
デンサは、従来の単板型のバリスタ機能付きセラミック
コンデンサに比べ小型であ、りながら大容量であり、か
つ高性能であるため面実装部品としての応用も大いに期
待され、ビデオカメラ、通信機器などの高密度実装用素
子どしても使用できるものである。Furthermore, the multilayer ceramic capacitor with varistor function of the present invention is smaller than the conventional single-plate ceramic capacitor with varistor function, yet has large capacity and high performance, so it can also be applied as a surface mount component. It is highly anticipated that it can be used in high-density packaging devices such as video cameras and communication equipment.
従って、本発明によればノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護し、かつそれら
の特性が温度に対して安定している素子を得ることがで
き、その実用上の効果は極めて大きいものである。Therefore, according to the present invention, it is possible to obtain an element that protects semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity, and whose characteristics are stable with respect to temperature, and its practical effects. is extremely large.
第1図はこの発明の詳細な説明するためのバリスタ機能
付きセラミックコンデンサの分解斜視図であり、積層す
る生シート及びその上に印刷される内部電極ペーストの
形状を説明するための図、第2図はこの発明の実施例に
より得られたバリスタ機能付き積層セラミックコンデン
サを示す一部切欠断面図、第3図はこの発明の詳細な説
明するためのバリスタ機能付き積層セラミックコンデン
サの製造工程を示す図である。
1・・・・・・生シート、2・・・・・・内部電極ペー
スト、2a・・・・・・内部電極、・3・・・・・・外
部電極、4・・・・・・バリスタ機能付き積層セラミッ
クコンデンサ。FIG. 1 is an exploded perspective view of a ceramic capacitor with a varistor function for explaining the present invention in detail, and FIG. The figure is a partially cutaway sectional view showing a multilayer ceramic capacitor with a varistor function obtained according to an embodiment of the present invention, and FIG. It is. 1... raw sheet, 2... internal electrode paste, 2a... internal electrode, 3... external electrode, 4... varistor Multilayer ceramic capacitor with functions.
Claims (7)
比が0.95≦Sr_(_1_−_X_)Ca_X/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_X_)Ca
_XTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3,Y_2O_3,La_2O_3,CeO_2
の内の少なくとも一種類以上を0.05〜2.0mol
%と、MnO_2とSiO_2を合計量で0.2〜5.
0mol%含ませてなる粒界絶縁型半導体セラミックコ
ンデンサ。(1) The molar ratio of Sr_(_1_-_X_)Ca_X and Ti is 0.95≦Sr_(_1_-_X_)Ca_X/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_X_)Ca where 01≦X≦0.2
_XTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
2O_3, Y_2O_3, La_2O_3, CeO_2
0.05 to 2.0 mol of at least one of the following
%, and the total amount of MnO_2 and SiO_2 is 0.2 to 5.
A grain boundary insulated semiconductor ceramic capacitor containing 0 mol%.
5≦Sr_(_1_−_X_)Ca_X/Ti<1.0
0となるように過剰のTiを含有し、0.001≦X≦
0.2であるSr_(_1_−_X_)Ca_XTiO
_3に、Nb_2O_5,Ta_2O_5,V_2O_
5,W_2O_5Dy_2O_3,Nd_2O_3,Y
_2O_3,La_2O_3,CeO_2の内の少なく
とも一種類以上を0.05〜2.0mol%と、MnO
_2とSiO_2を合計量で0.2〜5.0mol%含
ませてなる粒界絶縁型半導体セラミック内に、複数層の
内部電極をこれらが交互に対向する端縁に至るように設
け、かつこの内部電極の両端縁に外部電極を設けたこと
を特徴とする積層型粒界絶縁型半導体セラミックコンデ
ンサ。(2) The molar ratio of Sr(1-X)Ca_X and Ti is 0.9
5≦Sr_(_1_−_X_)Ca_X/Ti<1.0
Contains excess Ti so that 0.001≦X≦
Sr_(_1_−_X_)Ca_XTiO which is 0.2
_3, Nb_2O_5, Ta_2O_5, V_2O_
5, W_2O_5Dy_2O_3, Nd_2O_3, Y
_2O_3, La_2O_3, CeO_2 in an amount of 0.05 to 2.0 mol% and MnO
In a grain boundary insulated semiconductor ceramic containing 0.2 to 5.0 mol% of _2 and SiO_2 in total, a plurality of layers of internal electrodes are provided so as to alternately reach the opposing edges, and this A laminated grain boundary insulated semiconductor ceramic capacitor characterized by having external electrodes provided at both ends of an internal electrode.
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
記載の積層型粒界絶縁型半導体セラミックコンデンサ。(3) Claim 2, wherein the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The multilayer grain boundary insulated semiconductor ceramic capacitor described above.
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
または3記載の積層型粒界絶縁型半導体セラミックコン
デンサ。(4) Claim 2, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
or 3. The laminated grain boundary insulated semiconductor ceramic capacitor according to 3.
比が0.95≦Sr_(_1_−_X_)Ca_X/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_X_)Ca
_XTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3,Y_2O_3,La_2O_3,CeO_2
の内の少なくとも一種類以上を0.05〜2.0mol
%と、MnO_2とSiO_2を合計量で0.2〜5.
0mol%含ませてなる組成物の混合粉末を出発原料と
し、その混合粉末を粉砕,混合,乾燥した後、空気中ま
たは窒素雰囲気中で仮焼する工程と、仮焼後、再度粉砕
した粉末を有機バインダーと共に溶媒中に分散させ生シ
ートにし、その後この生シートの上に、内部電極ペース
トを交互に対向する端縁に至るように印刷(但し、最上
層及び最下層の生シートには印刷せず)する工程と、こ
の内部電極ペーストの印刷された生シートを積層,加圧
,圧着して成型体を得、その後この成型体を空気中で仮
焼する工程と、仮焼後、還元または窒素雰囲気中で焼成
する工程と、焼成後、空気中で再酸化する工程と、再酸
化後、内部電極を露出させた両端に外部電極ペーストを
塗布し焼付ける工程とを有することを特徴とする積層型
粒界絶縁型半導体セラミックコンデンサの製造方法。(5) The molar ratio of Sr_(_1_-_X_)Ca_X and Ti is 0.95≦Sr_(_1_-_X_)Ca_X/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_X_)Ca where 01≦X≦0.2
_XTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
2O_3, Y_2O_3, La_2O_3, CeO_2
0.05 to 2.0 mol of at least one of the following
%, and the total amount of MnO_2 and SiO_2 is 0.2 to 5.
A mixed powder of a composition containing 0 mol% is used as a starting material, and the mixed powder is crushed, mixed, dried, and then calcined in air or in a nitrogen atmosphere, and after calcining, the powder that is crushed again is It is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is printed on the green sheet alternately reaching the opposite edges (however, printing is not done on the top and bottom layer of the green sheet). (1) process of laminating, pressurizing, and crimping raw sheets printed with this internal electrode paste to obtain a molded body, and then calcining this molded body in air, and after calcining, reduction or The method is characterized by comprising a step of firing in a nitrogen atmosphere, a step of reoxidizing in air after firing, and a step of applying external electrode paste to both ends with exposed internal electrodes after reoxidation and baking. A method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor.
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。(6) Claim 5, characterized in that the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor described above.
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
または6記載の積層型粒界絶縁型半導体セラミックコン
デンサの製造方法。(7) Claim 5, characterized in that the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
Alternatively, the method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor according to 6.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069667A JP2850355B2 (en) | 1989-03-22 | 1989-03-22 | Ceramic capacitor and method of manufacturing the same |
| KR1019900702498A KR920700462A (en) | 1989-03-22 | 1990-03-20 | Multilayer grain boundary insulation semiconductor ceramic capacitor and its manufacturing method |
| KR1019900702498A KR930010421B1 (en) | 1989-03-22 | 1990-03-20 | Multilayer grain boundary insulating semiconductor ceramic capacitor and its manufacturing method |
| US07/582,221 US5208727A (en) | 1989-03-22 | 1990-03-20 | Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure and a method for producing the same |
| DE69023316T DE69023316T2 (en) | 1989-03-22 | 1990-03-20 | CERAMIC CAPACITOR OF A SEMICONDUCTOR TYPE WITH LAMINATED AND CORN-INSULATED BORDER LAYERS. |
| PCT/JP1990/000378 WO1990011606A1 (en) | 1989-03-22 | 1990-03-20 | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same |
| EP90904659A EP0429653B1 (en) | 1989-03-22 | 1990-03-20 | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069667A JP2850355B2 (en) | 1989-03-22 | 1989-03-22 | Ceramic capacitor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02248018A true JPH02248018A (en) | 1990-10-03 |
| JP2850355B2 JP2850355B2 (en) | 1999-01-27 |
Family
ID=13409417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069667A Expired - Fee Related JP2850355B2 (en) | 1989-03-22 | 1989-03-22 | Ceramic capacitor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850355B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097921B2 (en) | 2007-11-09 | 2012-01-17 | Denso Corporation | Semiconductor device with high-breakdown-voltage transistor |
| CN105272362A (en) * | 2015-11-10 | 2016-01-27 | 电子科技大学 | Grain boundary layer semiconductor ceramic chip oxidizer coating material and preparation method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674913A (en) * | 1979-11-26 | 1981-06-20 | Tdk Electronics Co Ltd | Semiconductor porcelain composition |
| JPS62282411A (en) * | 1986-05-30 | 1987-12-08 | 松下電器産業株式会社 | Voltage-dependent nonlinear resistor |
-
1989
- 1989-03-22 JP JP1069667A patent/JP2850355B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674913A (en) * | 1979-11-26 | 1981-06-20 | Tdk Electronics Co Ltd | Semiconductor porcelain composition |
| JPS62282411A (en) * | 1986-05-30 | 1987-12-08 | 松下電器産業株式会社 | Voltage-dependent nonlinear resistor |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097921B2 (en) | 2007-11-09 | 2012-01-17 | Denso Corporation | Semiconductor device with high-breakdown-voltage transistor |
| US8436419B2 (en) | 2007-11-09 | 2013-05-07 | Denso Corporation | Semiconductor device with high-breakdown-voltage transistor |
| CN105272362A (en) * | 2015-11-10 | 2016-01-27 | 电子科技大学 | Grain boundary layer semiconductor ceramic chip oxidizer coating material and preparation method thereof |
| CN105272362B (en) * | 2015-11-10 | 2017-06-30 | 电子科技大学 | Intergranular semiconductor potsherd oxidant coating material and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850355B2 (en) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930012272B1 (en) | Multilayer grain boundary insulating semiconductor ceramic capacitor and its manufacturing method | |
| KR102222606B1 (en) | Dielectric composition and multilayer ceramic capacitor comprising the same | |
| KR930012271B1 (en) | Multilayer grain boundary insulating semiconductor ceramic capacitor and its manufacturing method | |
| KR930010421B1 (en) | Multilayer grain boundary insulating semiconductor ceramic capacitor and its manufacturing method | |
| JP2757587B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2727626B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2705221B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2697095B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JPH02248018A (en) | Grain boundary insulated semiconductor ceramic capacitor and manufacture thereof | |
| JP2725357B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JPH0359907A (en) | Particle field insulation type semiconductor ceramic capacitor and manufacture thereof | |
| JP2707706B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2715529B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2773309B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2646734B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2737244B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2743448B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2661246B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2737280B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2697123B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JP2707707B2 (en) | Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same | |
| JP2745656B2 (en) | Ceramic capacitor and method of manufacturing the same | |
| JPH06176954A (en) | Multilayer type grain boundary insulation type semiconductor ceramic capacitor | |
| JP2000243606A (en) | Multilayer ceramic varistor and manufacturing method | |
| JP3325114B2 (en) | Composition for semiconductor porcelain and method for producing semiconductor porcelain element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |