JPH02248079A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜半導体装置に関し、特に石英、ガラス等の
基板上に薄膜の半導体層、絶縁層等を順次積層して形成
される半導体装置に関する。

（ロ）従来技術 近年、薄膜半導体装置、特に石英、ガラス等の基板上に
多結晶シリコン、非晶質シリコン等の半導体層、絶縁層
等を積層して形成される半導体装置が実用化されている
。この種の薄膜半導体装置は、その大面積化が要求され
る太陽電池、液晶デイスプレィの駆動装置等に好適であ
る。中でも、多結晶シリコンの薄膜電界効果トランジス
タは、電界効果移動度、スイッチング特性、安定性が優
れているため、上述の液晶デイスプレィの駆動装置とし
て最適である。

従来、テレビモニタ、コンピュータシステムのデータ表
示装置等の映像表示用のデイスプレィ装置として高精細
度、高輝度にてカラー表示可能なＣＲＴデイスプレィが
主として利用されていたが、より小型、軽量かつ低消費
電力で高品質のデイスプレィ装置としてフラットパネル
・デイスプレィが注目されている。フラットパネル・デ
イスプレィとしては、例えば、上述の液晶デイスプレィ
が一般的であり、その駆動方法には単純マトリックス駆
動法とアクティブマトリックス駆動法がある。

これらの内、アクティブマトリックス駆動法は、三原色
にて構成される各画素それぞれを独立して駆動制御する
ので、各画素をそれぞれ比較的大電力にて駆動し得るた
め、コントラスト比を大きくすることが可能である。

さて、上述のような液晶デイスプレィの駆動装置として
多結晶シリコンを用いた薄膜トランジスタは大面積化お
よび低コスト化が可能であり、さらに非晶質シリコンを
用いた薄膜トランジスタに比べて、電界効果移動度が大
きいことから、周辺駆動回路を同一基板上に作成可能と
いう利点がある。

第６図は従来の多結晶シリコンを使用した薄膜半導体装
置としての電界効果トランジスタの構造を示す模式図で
ある。

膜厚ｄの多結晶シリコン半導体層６の一面には窒化珪素
（ＳｉＮｘ）または酸化珪素（ＳｉＯｘ）等の絶縁層５
を介してゲート電極２が設けられている。さらに多結晶
シリコン半導体層６の長さしの両端部にはソース電極３
が、他端にはドレイン電Ｓ４がそれぞれ設けられている
。

また、ソース電極３、ドレイン電極４のそれぞれには、
電極と多結晶シリコン半導体層との過度の反応を抑制す
るための拡散バリア層３２．４２および電極部でのオー
ミックコンタクトをとるためのｎ＋低抵抗半導体層３１
．４１が設けられている。

このような薄膜トランジスタは、ゲート電極２に正（＋
）のゲート電圧ＶＣが印加されると、多結晶シリコン半
導体層６の内部でその絶縁層５との界面に沿って多結晶
シリコン半導体層６とゲート電極２との間の静電容量Ｃ
とにより電荷７が誘起される。この誘起された電荷７（
−Ｃ・ＶＣ）はソース電極３とドレイン電極４との間に
印加されたドレイン電圧ＶＤにより長さＬの多結晶シリ
コン半導体層６を通過する。このようにしてゲート電圧
ＶＧとドレイン電圧ＶＤとにより制御されたドレイン電
流８　（ＩＤ）が流れる。

次に、ゲート電極２に負（−）のゲート電圧ＶＧが印加
された場合、すなわちトランジスタがＯＦＦの場合は、
電荷７として正の電荷を持つホールが誘起される。この
正電荷によるドレイン電流は、トランジスタがＯＦＦ時
に流れるが、ｎ＋低抵抗半導体層３１．４１において、
ホールは電子によって打ち消されるため、ＯＦＦ時の電
流は小さい。

ところで、多結晶シリコンを用いた薄膜半導体装置の性
能の向上には、活性層である多結晶シリコン層及び絶縁
層であるＳｉＯｘまたはＳｉＯｘ膜の膜質が重要な要因
となる。

しかし、さらにソース・ドレイン電極のコンタクトの特
性も大きく影響することが報告されている。オーミック
コンタクトを形成し、かつＯＦＦ時のホール電流を抑制
することが重要であり、そのため現在ｎ＋低抵抗半導体
層を活性層である多結晶シリコン層の界面に介在させて
いる。しかしながら、ｎ＋低抵抗半導体層は通常イオン
注入等で形成されるため、膜形成プロセスが１つ増すこ
とと、リン（Ｐ）等を多結晶シリコン膜にドーピングす
るためＰＨ３ガスを使用することから、安全上好ましく
ない等の問題がある。

（ハ）発明が解決しようとする課題 本発明が解決しようとする課題は、多結晶シリコン等の
半導体層と非晶質物質からなる絶縁層とを接合させた構
造を有する薄膜半導体装置において、ソース・ドレイン
コンタクトのところにＴｌ、Ｔａ、Ｃｒをはじめとする
金属とＰの化合物を用い、この化合物層の中の元素が、
半導体層中の化合物層側の界面に拡散されたことにより
形成された低抵抗層を設けであることにより、イオン注
入等によるｎ＋低抵抗半導体層形成プロセスが不要な、
低コストで歩留の高い薄膜半導体装置を提供することに
ある。

〈二）課題を解決するための手段 本発明の薄膜半導体装置は、実質的にシリコンからなる
半導体層と、ソース電極およびドレイン電極とを接合さ
せるコンタクト層とを備えた薄膜半導体装置において、
前記コンタクト層として金属とリンとの化合物を用いた
層および該化合物層中の元素を前記半導体層中に拡散さ
せて形成した低抵抗層を設けた手段によって、上記課題
を解決している。

本発明の薄膜半導体装置では、ソース・ドレインコンタ
クトのところにＴｉ、Ｔａ、Ｃｒをはじめとする金属と
Ｐの化合物を用い、この化合物層の中の元素が半導体層
中の化合物層側の界面に拡散されたことにより形成され
た低抵抗層を設けである。

（ホ）作　用 本発明の薄膜半導体装置では、ソース・ドレインコンタ
クトのところにＴＩ、Ｔａ、Ｃｒをはじめとする金属と
Ｐの化合物を用い、この化合物層の中の元素が半導体層
中の化合物層側の界面に拡散されたことにより形成され
た低抵抗層を設けであることから、イオン注入等により
形成されるｎ＋低抵抗半導体層がなくとも、良好なオー
ミックコンタクトが得られ、ホール電流も抑制できる。

（へ）実施例 図面を参照して、本発明の薄膜半導体装置の実施例につ
いて説明する。

第１図は本発明に係わる薄膜半導体装置としてのトラン
ジスタ（以下、ＴＦＴ　（Ｔｈｉｎ　ＦｉｌｎＴｒａｎ
ｓｉｓｔｏｒ）と記す、）ノ構成を示す模式図である。

図中１は石英基板である。この石英基板１上には、多結
晶シリコン半導体層６が形成されており、その上部には
、例えば、窒化珪素（ＳｉＮｘ）または酸化珪素（Ｓｉ
Ｏｘ＞等からなる絶縁層５が形成されている。

ソース・ドレインコンタクト部分は、ソース電極３、ド
レイン電極４からなり、それぞれアルミニウム（ＡＩ）
等からなる低抵抗金属よりできている。

図中３２．４２は、ソース電極３およびドレイン電極４
のアルミニウム等が半導体層６と過大に反応することを
避けるためと、半導体Ｍ６との界面にその構成元素を添
加し、低抵抗層３１．４１を形成するために設けられた
拡散バリア層である。

図中３１．４１は、半導体層６中で拡散バリア層３２．
４２との界面に形成された低抵抗層であり、拡散バリア
層の構成元素が添加されており、ｎタイプの半導体とな
っている。

図中１０は、半導体層６を外界と遮断することにより外
部からの不純物イオンあるいは湿気等から保護するため
の保護膜である。

上述の本発明の薄膜半導体装置を構成する各層について
、以下により具体的に説明する。

絶縁層５は高抵抗、すなわち高絶縁性が要求されること
は当然であるが、他に高耐圧であることも必要である。

このため絶縁層５は例えば５ｉ０２　ＳｉＯｘ、ＳｉＯ
ｘＮｙ、ＴａＯｘ等の材料を使用する。このうち、熱酸
化による５ｉ０２は耐圧が優れているため好適である。

絶縁層５を熱酸化による５１０２にて形成するには、多
結晶シリコン半導体層６を酸素雰囲気中で熱処理する。

さて絶縁層５の特性としては、比抵抗が１０１２Ω・１
以上、絶縁耐圧１０７ｅＶ／ｃａであることが望ましい
。

なお、この絶縁層５は一般的には単一の層により形成さ
れるが、複数の層を順次積層して１つの絶縁層５とする
ことももちろん可能である。このような場合には、その
組合せ等を考慮することにより、膜特性及び品質の一層
の改善が可能であると考えられる。

多結晶シリコン半導体層６は、本発明のＴＰＴの活性層
であり、通常はシラン系のカス、例えば、モノシラン（
ＳｉＨ４）を原料ガスとして低圧ＣＶＤ法により積層形
成される。この多結晶シリコン半導体層６の膜厚は、−
船釣には１００ＯＡから５００ＯＡが望ましい。

次に、保護膜１０は、多結晶シリコン半導体層６を保護
すると共に、ＴＰＴ特性を安定化し高信頼性化するため
に必要であり、Ｓ　ｉ　Ｎｘ。

５ｔｙｘから形成される。この保護層１０の膜厚として
は、１００Ａから５００ＯＡの範囲が望ましく、５００
Ａから３００ＯＡの範囲がより好適である。

拡散バリア層３２．４２はＴｉ、Ｔａ、Ｃ１−等の金属
とＰの化合物からなる。金属としてはＳｉ中でｎ型のド
ーパントとなるＴｉ、Ｔａ、Ｃｒ等が望ましい、前記化
合物はＡＩ等の低抵抗の金属と比して比抵抗が高いため
、膜厚が厚いとコンタクト抵抗が大きくなりドレイン電
流の減少等特性が劣化する。膜厚が小さいと、ソース電
極、ドレイン電極のＡＩと多結晶シリコン半導体層との
反応を抑制できず、拡散バリアメタルとしての機能を果
たさなくなる。しかし、低抵抗層形成のためにはある程
度多結晶シリコン半導体層と反応し、拡散バリア層中の
金属とＰが多結晶シリコン半導体層中に拡散する必要も
あり、それらを考慮して、その膜厚はＴｏＯＡから１０
０ＯＡが望ましく、１００　Ａから５０ＯＡがより好適
である。

低抵抗層３１，４１は、半導体層６中で拡散バリア眉３
２．４２との界面に形成された低抵抗層であり、拡散バ
リア層の構成元素が添加されており、ｎ型の半導体とな
っている。この添加の方法としては、拡散バリア層を半
導体層２０５上に形成時に、スパッタリング装置、イオ
ン化蒸着等を用いることにより、ある程度のエネルギー
を持った拡散バリア層の構成元素が半導体層中に打ち込
まれることによるのと、拡散バリア層形成後のアニール
により拡散バリア層の構成元素が半導体層中に若干拡散
することによる。

低抵抗層はソース・ドレインコンタクトの特性を左右し
、厚みは５ＯＡから８０ＯＡが望ましい。

また、低抵抗層中の添加物の濃度はＰは０．１から３０
％、金属は０．０１から１０％が望ましい。

この低抵抗層３１．４１の作用は、具体的には以下のよ
うに考えられる。

第３図に本発明のソース・ドレイン電極コンタクト層の
模式的構成図、および第４図に第３図に対応するコンタ
クト部の電子のエネルギー単位図を示した。第３図中３
（４）はソースまたはドレイン電極であるＡ１層を示し
、３２（４２）は拡散バリア層であり、６は半導体層で
ある多結晶シリコン半導体層、３１（４１）は半導体層
６中の拡散バリア層側の界面に形成されているＰおよび
金属が添加された低抵抗層である。

第４図中Ｅ、は、フェルミ単位、Ａはソースまたはドレ
イン電極部および拡散バリア層、６は半導体層、ＡＡは
低抵抗層、８は正電荷を有するホールを示す。

この図から明らかなように、本発明の薄膜半導体装置の
前記コンタクト層にはＰおよびＴｉ、Ｔａ、Ｃｒ等のＳ
ｔ中ではｎ型のドーパントであるこれら元素が添加され
た低抵抗層ＡＡが存在するため、図中示すようにエネル
ギー単位図が曲がる。このため、この曲がった部分がボ
ールに対しては障壁となり、ホール電流を抑制すること
が可能である。また、電子に対しては障壁がなく、良好
なオーミックコンタクトが得られる。

なお、ここでは拡散バリア層は単層であるとしたが、例
えば、Ｔ１．Ｃｒ、Ｍｏ、Ｗ、Ｔａ等の高融点金属等と
の積層膜であっても良い、さらに、拡散バリア層として
の金属とＰの化合物において、熱処理による拡散バリア
層とシリコンとの過度の反応を避けるために、金属は融
点１５００℃以上の高融点金属が望ましい。

また、本実施例において、金属とリンとの化合物層を拡
散バリア層と呼んでいるのは、上記のように、金属とし
て高融点金属を用いた場合に、ソース・ドレイン電極を
構成するＡｊ等が半導体層であるシリコンと反応するの
を抑制する効果を有するからである。

本発明においては、シリコン半導体であるので、ｎ型ド
ーパントであるＶ族元素のＰを用いたが、シリコンに限
らず、一般に半導体に対しｎ型のドーパントと金属の化
合物を拡散バリア層として用いることもできる。

く具体的実施例〉 次に、本発明の薄膜半導体装置の具体的な製造方法につ
いてその製造プロセスを示す第２図を用いて説明する。

まず、第２図（ａ）のように、十分に洗浄された基板、
例えば、石英基板を１として、低圧Ｃ■Ｄ装置にて、多
結晶シリコン半導体層６を厚み５０ＧＯＡにて形成する
。多結晶シリコン半導体１６の比抵抗は、５０Ω・ｃｍ
であった。

次に上述の多結晶シリコン半導体層６が形成された基板
１上に、第２図（ｂ）のように、５ｉ０２膜からなる絶
縁層５を熱酸化炉により多結晶シリコン半導体ＮＩ６を
熱酸化することによって、厚み１０００Ａにて形成する
。このときの酸化温度は９５０℃で、また、酸化時間は
２時間であった。

次に、第２図（ｃ）のように、レジスト１１を塗布し、
露光、現像により、ソース・トレインコンタクト部のレ
ジスト１１のみを除去する。

次に、第２図（ｄ）のように、ソース・ドレインコンタ
クト部の絶縁Ｍ５をＩＩＩフッ酸でエツチング除去し、
コンタクトホールを形成し、その後しシストを除去する
。

次に、高周波スパッタリング装置によって、第２図（ｅ
）のように、ＴａＰからなる拡散バリア層１２を形成す
る。

このときのＴａＰ膜の形成条件は、アルゴン雰囲気ガス
のガス圧は２×１０°２Ｔｏｒｒ、高周波電力１．４ｋ
ｖ　、　Ｔ　ａ　Ｐのターゲット基板を用いる。基板温
度は２５０℃であった。

拡散バリア層の厚みは　１５０Ａであった。

さらに、アルゴン雰囲気（１気圧）で９００℃２０分の
熱処理を施すことにより、拡散バリア層１２の構成元素
か半導体層６へ拡散し、低抵抗層３１．４１を形成する
。このときの低抵抗層の厚みは、５００＾、比抵抗率は
０．１Ω・ｃｎであった。

次に第２図（ｆ）に示すように、Ａｇからなる電極１３
を真空蒸着にて、８０００Ａの厚みで形成する。

次に第２図（ｇ）のように、電極１３上にレジスト１１
を塗布し、露光、現像により、ソース・ドレイン電極部
以外のレジスト１１を除去する。

次に第２図（ｈ）のように、Ａｊｌをリン酸で、ＴａＰ
をフッ酸でエツチング除去し、低抵抗層３１．４１およ
び拡散バリア層３２．４２を介してソース電極３、ドレ
イン電極４およびゲート電極層２を形成する。その後レ
ジストを除去する。

最後に、第２図（１）のように、保護１１０として、プ
ラズマＣＶＤ装置にてＳｉＮｘ膜を３００ＯＡ形成する
。

このようにして作製した薄膜半導体装置の特性は以下の
とおりであった。第５図は、ドレイン電圧ＶＤ＝５Ｖの
ときの本発明の薄膜半導体装置のゲート電圧（ＶＧ）−
ドレイン電流（１０）特性を示すグラフである。縦軸に
はトレイン電流、横軸にはゲート電圧が示されている。

しきい値電圧は４ｖ、電界効果移動度５０ｃＪ／ｖ−ｓ
と良好なトランジスタ特性が得られた。

（ト）効　果 本発明の薄膜半導体装置によれば、半導体層とソース・
ドレイン電極とを接合させるコンタクト層において、拡
散バリア層中の元素を前記半導体層中に拡散させること
によって低抵抗層を形成させるため、低コストかつ歩留
が高い薄膜半導体装置の提供が可能であり、また、良好
なトランジスタ特性が得られる等優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係わる薄膜半導体装置の断面構造図、
第２図は本発明の製造工程を示す模式図。 第３図は本発明の薄膜半導体装置における前記コンタク
ト層の模式的楕遠図、第４図は本発明の薄膜半導体装置
のエネルギー単位図、第５図は本発明の電流−電圧特性
図。第６図は従来の薄膜半導体装置の断面構造図。 １・・・石英基板　　　　２・・・ゲート電極３・・・
ソース電極　　　４・・・ドレイン電極３１．４１・・
・低抵抗層 ３２．４２・・・拡散バリア層 ５・・・絶縁層　　　　　６・・・半導体層１０・・・
保護膜。

Claims (1)

【特許請求の範囲】
1. 実質的にシリコンからなる半導体層と、ソース電極およ
   びドレイン電極とを接合させるコンタクト層とを備えた
   薄膜半導体装置において、前記コンタクト層として金属
   とリンとの化合物を用いた層および該化合物層中の元素
   を前記半導体層中に拡散させて形成した低抵抗層を設け
   てなる薄膜半導体装置。