JPH02248881A - タウデイザー相関コード追跡装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 この発明はスペクトル拡散コード化信号の相関追跡に、
特に、全地球位置発見システム（ＧＰＳ　）におけるク
リア／捕捉（Ｃ／Ａ　）変調を追跡することに関する。

口、従来の技術 ｏｐｓ＃−１ｇ々の軌道位置における複数の衛星全利用
する航法システムである。各衛星は、衛星を識別するス
ペクトル拡散擬似ランダムノイズ（ＰＲＮ）Ｃ／Ａコー
ドによって２位相変調されたＬ−バンド搬送波を送信す
る。Ｃ／ＡコードはＧＰＳ受信機によって利用されて、
衛星送信を捕捉し、かつそれにロックする。現在のシス
テムでは、搬送周波数は１５７５．４２　ＭＨｚで、！
ｌｌシ、そしてＣ／Ａコードは１．０２５　ＭＨｚのク
ロック周波数と１０２３ビツトのコード長を有している
。コードは１ミリ秒に１度その所定のシーケンスを繰シ
返す。

ＧＰＳ信号構造を受信するために、ＧＰＳ受信機ＦｉＣ
／Ａコードの正確な複製を発生し、そしてそれを相関検
出を利用して受信コードに合わせて調整する。ＧＰＳ受
信機の相関検出装置は、相関ピークが検出されるまで、
局部発生Ｃ／Ａコード金歩進させ、かつ遅延させる。コ
ード捕捉に続いて、相関検出装置はコード相関ピークを
追跡する。相関検出装置は移相器を利用してコードクロ
ックの位相全小数ビット位相偏移増分だけ歩進させ、か
つ遅延させて、捕捉および追跡を達成する。その捕捉お
よび追跡機能におけるＧＰ８受信機相関検出装置の精度
および分解能は、移相器によって与えられる位相偏移増
分によって限定される。この位相偏移増分は利用され得
るクロック周波数に依存する。代表的ＧＰＳ受信機は、
１α２５　ＭＨｚのクロック周波数から得られるα１マ
イクロ秒位相偏移増分を利用する。

今日のＧＰ８受信機設計におｈては、良好な分解能を備
えることが望ましい。従来技術において、これは高周波
数コードクロックおよび／またはよシ複雑な移相装置を
利用してより高い分解能を得ることによって達成される
。従来技術アプローチでは、高周波数ハードウェアの価
格のために、受信機の費用をかなシ増加する。これは低
価格ＧＰＳ受信機の設計において特に不利である。

ハ０発明の作用 よシ精密な分解能は、平均位相偏移を漸次増加しあるい
は減少する一連のタウディザ−パターンを利用すること
によって、スペクトル拡散受信機の追跡システムにおい
て達成される。このパターンは、相関ピークが到達され
るまで適切な位相偏移方向に向かって項序化される。連
続するパターン間の増分位相偏移は、フードクロック増
分間の位相偏移よシ細密であり、よって高周波数コード
クロックにつｂての費用および複雑さに煩られされるこ
となく、よシ高い分解能を与える。

二、実施例 本発明は直接シーケンススペクトル拡散相関検出器にお
けるタウディザ−追跡機能を利用して、コードクロック
の周波数を増加することなく、コード追跡における改善
した分解能を提供する。直接シーケンススペクトル拡散
システムは、Ｒ，Ｃ，デイクツｙ　（Ｄｉｘｏｎ　）に
よる著書「スペクトル拡散システムＪ（１５〜２８ペー
ジ、第２版、１９８４年、Ｊｏｈｎ　Ｗｉ　ｌｅｙ　＆
　５ｏｎｓ社）に記述されている。タウディザ−追跡は
前記著書の２４８〜２５９ページで明らかにされている
。前記「スペクトル拡散システム」からの上述の引用ペ
ージはその全体がここに記載される。本発明全利用する
ことのできるＧＰ８受信機は、本発明者による（そして
本譲渡人Ｖｔ譲渡された）「全地球位置発見システム受
信機」と題する、１９８４年６月２６日発行の米国特許
第４，４５７，００６号に開示されている。前記特許第
４４５７．ＯＣ１号はその全体がここに記載される。

第１図では、本発明に従って実現されたタウディザ−相
関検出器の略ブロック図が示される。

相関器１０への入力として、Ｃ／Ａコード変調中間周波
数が与えられる。相関器１０はその第２人力において、
ＰＲＮコード発生器１１からの局部発生Ｃ／Ａコードを
受信する。コード発生器１１によって相関器１０に与え
られた局部コードは、端子１２で与えられたコードクロ
ックによって、移相器１５を介してクロックされる。相
関器１゜の出力は狭帯域増幅器１４を介して振幅検出器
１５に与えられる。素子１０〜１５は、前記特許第４．
４５７．００６号に記述されたものにほぼ対応する。Ｐ
ＲＮコード変調中間周波数は、前記特許の第２図の広帯
域１．　Ｆ、増幅器１６によって発生される。第１図の
相関器１０は前記特許の相関器１７に対応し、セして狭
帯域増幅器１４は前記特許の狭帯域１．　Ｆ、増幅器２
０に対応する。

前記特許に開示されているように、端子１２に与えられ
たコードクロックは１α２　Ｓ　ＭＨｚクロックであっ
て、約１１マイクロ秒の位相偏移分解能を与える。これ
は１１コ一ドピツト分解能、すなわち１１チツプに対応
する。振幅検出器１５は、前記特許の第５図の振幅検出
器５１にｔｌぼ対応する。

振幅検出器１５の出力は、電子スイッチ１６の正を表わ
す入力に、および極性インバータ１７を介して、負を表
わすスイッチ１６の第２人力に与えられる。電子スイッ
チ１６は実際上、マルチプレクサであって、制御入力１
９上の信号に従って、正入力あるいは負入力のいずれか
全出力１′８に接続する。

例示されるように、相関関数のピークに関して「早く」
および「おそ〈」なっている状態を有する２状態検出器
を利用しているが、この発明はまた、この発明には直接
関連しない、代表的に別々のチャネルに組込まれた「オ
ンタイム」状態を有するシステムにおいても利用するこ
とができることがわかる。

電子スイッチ１６の出力１８は、その８ｇ２人力を地電
位に接続され九積分器２１への入力として与えられてい
る。従って、電子スイッチ１６の出力１８上の信号に依
存して、積分器２１はアースに関して正おるいは負に帯
電することができる。積分器２１の出力は、その負入力
を地電位に接続された比較器２２の正入力に与えられて
いる。比較器２２は、積分器２１の出力が正、負あるい
は零であることを示す３状態出力を線２５上に発生する
。比較器２２は、相関が比較器の零状態によって決定さ
れた所定限度内である間は、零すなわち静止状態のまま
である。

線２３上の比較器２２の出力は、タウディザ−制御器２
４に与えられる。タウディザ−制御器２４は線１９の制
御信号を電子スイッチ１６に、および線２５の制御信号
を移相器１６に与える。タウディザ−制御器２４は、端
子２６に与えられたタイミングクロック信号に従って、
移相器１３および電子スイッチ１６の動作を制御し、か
つ時間合わせする。

タウディザ−制御器２４は移相器１３を制御して、コー
ドクロックの位相全１増分歩進させるかあるいはコード
クロックの位相を１増分遅延させる。これらの機能は１
増分歩進ストローブ３０および１増分遅延ストローブ３
１によってそれぞれ与えられる。ここに記述された実施
態様において、１増分はＣＬ１チップである。発明によ
れば、タウディザ−制御器２４は移相器を制御して、状
態０、状態１、状態２、そして状態３で示される複数の
タウディザ−パターンを実行する。これらの動作は次に
述べるように、状態ゼロパターン機能３２、状態１パタ
一ン機能３３、状態２パタ一ン機能３４および状態３パ
タ一ン機能３５によってそれぞれ与えられる。

第１図の装置の一般的配置によってタウディザ−相関検
出器を代表的に実現する。タウディザ−制御器２４内に
素子３２〜３５を付加することによって、以下で説明す
るように、発明による強化分解能を与える。

しかし、第２図では、従来のタウディザ−動作に従って
、一般に、前記デイクソンの著書に詳細に記述されてい
るように、局部発生Ｃ／Ａコードを有する受信Ｃ／Ａコ
ードの代表的三角相関関数を示す。簡潔に云えば、第２
図および引続き第１図について、タウディザ−制御器２
４は局部コードの位相を小数コードチップだけ、例えば
［１２チツプだけある時間期間の間、歩進させ、次いで
その同じ時間期間の間、この位相を基準位置に戻す。第
２図の条件「１」について見ると、タウディザ−が時間
期間ｒＢＪにある間、極性セレクタスィッチ１６Ｊｄ正
位置にあシ、そして時間期間ｒＡＪの間、負位置にある
場合、積分器２１は正の値に帯電し、そして線２３上の
比較器２２の出力は正に々シ、タウディザ−制御器２４
に、コードの位相は１増分だけ歩進すべきことを示す。

相関プロセスが第２図の条件「２」である場合、比較器
２２の出力は負になり、タウディザ−制御器２４に１増
分の遅延の位相偏移が実行されるべきことを示す。

上述のように、本発明は正状態と負状態間に零すなわち
等状態を有する３状態比較器金利用するシステムを意図
している。第２図の条件「３」によってそのような比較
器を等状態に置くことができるであろう。

前記のことかられかるように、従来技術においては、測
定の最本微細な増分は移相器１３において実行すること
のできる位相偏移の小数ビットに限定されている。従来
技術において、より高い分解能全所望する場合、端子１
２におけるよシ高い周波数コードクロックを移相器１３
に入れることによって、よシ高価なかつよシ複雑なハー
ドウェアを生ずることになる。従来技術においては、そ
のようなタウディザ−システムにおいて利用される位相
偏移の増分は常に一定である。従来技術においては、も
たらされる位相デイザ−のｉは、通常、一定率数のコー
ドチップである。本発明は、コードクロック周波数を増
加さ−せることを必要としないで、位相デイザ−量の時
間変動を利用して検出システムの分解能全拡張する。

次に、引続き第１図を参照しながら第５図を見ると、機
能３２〜５５によって実現されるタウディザ−バター７
のシーケンスが示されている。

第３図の状態ゼロパターンでは、タウディザ−制御器２
４の状態ゼロパターン機能３２はα０ビツトの相対基準
位相位置で動作している。参照数字４０で示される時間
期間の間、タウディザ−制御器２４は移相器１３を制御
してコードクロックの位相をα２ビツトだけ歩進させる
。

タウディザ−制御器２４はまた、スイッチ１６を正位置
へと制御する。端子２６におけるタイミングクロックに
よって制御されて、−時間期間４０が経過した後、タウ
ディザ−制御器２４は、参照数字４１で示される比較可
能時間期間の間、１０ビツトの基準位相位置に移相器１
３金戻す。

時ｆ’ａ’ｌ　期間４１の間、スイッチ１６は負状態へ
と制御される。状態ゼロデイザ−パターンは所定のサイ
クル数の間、くシ返される。状態ゼロデイザ−パターン
の平均位相偏移はｃＬ１ピットであることが理解される
。状態ゼロデイザ−パターンの印加後、比較器２２は積
分器２１の出力を検査する。相関ピークが基準位相位置
よシ正確にＱ、１ビツト上であるならば、積分器２１の
出力はゼロ閾値におるであろう。そうであれば、相関ピ
ークがこの位置から変化するまで、タウディザ−制御器
２４は状態ゼロパターン機能３２を利用し続けるであろ
う。

比較器２２の出力が状態ゼロタウディザ−パターンの印
加後高くなシ゛、位相が相関ピークを捜し出すために歩
進しなければならないことを示す場合、タウディザ−制
御器２４はタウディザ−のパターンを、状態ゼロパター
ン３２から状態１パターン３３に歩進させる。第３図か
られかるように、タウディザ−の状態１パターンは、α
０ビツトの基準位置よ、Ｑ（１１２５ビツト上の平均位
相偏移を示す。従って、相関ピークが正確に基準よシα
１２５ビット上である場合、積分器２１の出力はゼロに
なるであろり。しかし、比較器２２の出力が状態１デイ
ザ−の印加後もなお正である場合、タウディザ−制御器
２４は状態２パターン３４に歩進する。相関ピークが正
確にＣＬＯの基準よりα１５０ビツト上である場合、積
分器２１の出力は状態２パターンの印加後ゼロになるで
あろ９゜しかし、比較器２２出力がなお正である場合、
タウディザ−制御器２４は状態３パターン３５に歩進し
て、この状態３パターンはＣＬＯビットの基準よシ正確
に（１１７５ビツト上で相関ピークを得ようとする。比
較器２２の出力が、状態５パターンの印加後もなお正で
ある場合、タウディザ−制御器２４Ｆｉ位相偏移の最小
増分だけ、すなわちここに記載され九実施態様では１１
ビツトであるが、基準位相を歩進させ、そして状態ゼロ
に戻る。基準におけるα１ビツト位相歩道は、１増分歩
進ストローブ機能３０によって実行される。相関ピーク
が（ＬＤビットの先行基準よシ正確に１２ビツト上であ
れば、積分器２１の出力は今度はゼロ閾値になるであろ
う。相関ピークが捜し出される場合、相関ビーク偏移が
それ以上の順序化を必要とするまで、追跡装置は現在の
パターンに留まる。

前記のことから、基準位相の位置に関係なく、状態ゼロ
、１．２および３のタウディザ−パターンは、それぞれ
、現在の基準よ＃）（１１ＤＯ、（Ｌｌ　２５゜（Ｌ１
５０およびｆＬ１７５ビット上である相関ピークを追跡
することが理解される。

同様に、比較器２２の出力が負であれば、りウデーイザ
ー制御器２４は第３図に示されるパターンによって逆方
向に遷移して、状態ゼロから状態３へ遷移する場合に位
相遅延の最小増分（α１チツプ）を挿入する。位相遅延
のα１ビツトは１増分遅延ストローブ機能５１によって
実行される。

従って、本発明の上述の実施態様によって、移相器１３
および端子１２に与えられたコードクロックから得られ
る位相偏移の最小増分よ９４倍も細密な分解能によって
相関関数のピークを検出することがわかる。

積分に十分な時間が得られる場合には、第３図に示され
たものよシー層複雑なタウディザ−パターンを利用する
ことによって、なお細密な検出分解能を与えるであろう
。位相偏移のα１ビツトの増分とα２ビツトの基本タウ
ディザ−増分は説明のためだけのものであって、本発明
を実行する際の限定と考えられるべきではない。

発明の上記の実施態様は３状態比較器に関して説明され
た。発明を実行する際に、正あるいは負の出力のみを有
し、零状態を省略する２状態比較器を利用することもで
きる。そのような比較器を利用するシステムは、移相回
路が与えられた状態にとどまっていないで、常に各決定
点においてプラスあるいはマイナスに状態を変えること
以外は、上述のように追跡を行なうことになる。

前記のことかられかるように、状態シーケンスにおける
偏移アップおよびダウンによって移相器１３は、各偏移
に対して１クロツクパルスの４分の１だけ（約α０２５
マイクロ秒）、相関信号の位相を効果的に歩進させある
いは遅延させる。さらに、ストローブアップおよびスト
ローブダウン機能３０および３１によって移相器１３は
、各ストローブに対して１クロツクパルスだけ（約α１
マイクロ秒）相関信号の位相を歩進させあるいは遅延さ
せる。ストローブ５０および３１は状態ゼロと５の間の
状態シーケンス遷移の際に利用される。発明の特定実施
態様において、局部相関コードの位相は各２５６ミリ秒
の終シに偏移アップまたはダウンする。２５６ミリ秒期
間の終シに、比較器２２の出力はタウディザ−制御器２
４によって検査されて、変化は正あるいは負の方向に向
ってアップで実行されるべきかあるいはダウンかを決定
する。第３図の時間間隔４０．４１等の各々はそれぞれ
８ミリ秒であって、現在状態パターンは２５６ミｌ）秒
間続く。２５６ミｌＪ秒期間の終シに、比較器２２の出
力はタウディザ−制御器２４によって検査されて、状態
シーケンスにおけるアップあるいはダウンに適切に偏移
する。正方向に向って追跡している場合、状態３と状態
０間の遷移には、スロープ３０による移相器１３への（
Ｌ１位相歩進指令が含まれる。負方向に向って追跡して
いる場合、状態０と状態３間の遷移には、ストローブ３
１から移相器１３へのα１位相遅延指令が含まれる。タ
ウディザ−機能のこの変更のために端子１２で４見られ
たコードクロックによって駆動される移相器１３で通常
発生される分解能において４倍の改善をもたらしている
。

プログラムされたマイクロプロセッサによって実現され
る今日のＧＰ８受信機において、ここに記述された分解
能の改善は、タウディザ−機能を制御するコンピュータ
ソフトウェアを変えることによって、事実上費用をかけ
ないで達成されることができて、上述のパターンおよび
屓序化を実行する。従って、本発明はタウディザ−追跡
関数を調整することによってスペクトル拡散信号の相関
を追跡するという現存の方法を改善し、よって効果的追
跡分解能において著るしい改善を果友している。

発明の良好な実施態様について説明してきたが、使用し
た用語は説明のためのものであって限定するものではな
く、その広い観点において、本発明の真の範囲および発
明の精神から逸脱せずに、特許請求の範囲内で種々の変
更がなされ得る点を理解されたい。

【図面の簡単な説明】

第１図は本発明に従って実行されるタウディザ−追跡装
置の略ブロック図、 第２図はタウディザ−の動作を説明するのに有用な相関
関数のグラス、 第３図は本発明？：夫実行る際に利用されるタウディザ
−シーケンスを示す図である。 図中、１０は相関器、１１はＰＲＮコード発生器、１２
は端子、１３は移相器、１４は狭帯域増幅器、１５／ｌ
′ｉ振幅検出器、１６Ｆｉ電子スイツチ、１７は極性イ
ンバータ、２１は積分器、２２は比較器、２４はタウデ
ィザ−制御器をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 （１）入力コードを追跡するタウデイザー相関コード追
   跡装置であつて、前記入力コードと同一の局部コードを
   発生するコード発生器手段（１１）と、コードクロック
   を与えるコードクロック源（１２）と、前記コードクロ
   ックに応答して前記コードクロックを移相し、所定の位
   相偏移増分を行ないそして前記コード発生器手段に与え
   られて前記局部コードをクロックする偏移コードクロッ
   クを発生する移相器手段（１３）と、前記入力コードと
   前記局部コードに応答して前記入力コードを前記局部コ
   ードに相関させ、それに従つて相関出力を発生する相関
   器手段（１０）と、タウディザー位相偏移パターンシー
   ケンスを与えて前記移相器手段を制御するタウディザー
   制御器手段（２４）と、前記パターンはそれぞれその間
   に前記位相偏移増分より小さい増分で変位する平均位相
   偏移分を有するが、および前記相関出力に応答して前記
   タウディザー制御器を制御し、前記相関出力に従つて前
   記パターンを順次発生する検出器手段（１５）とを備え
   ており、前記タウディザー制御器手段（２４）によつて
   発生された前記各位相偏移パターンは前記所定の位相偏
   移増分の整数倍数間における一連の連続する増加および
   減少位相偏移であつてそれに関連する前記平均位相偏移
   を与えていること、および各前記位相偏移パターンは前
   記シーケンスにおけるそれに隣接する位相偏移パターン
   とは異なり、従つて前記平均位相偏移間での前記増分す
   る変位を与えていることを特徴とする前記タウディザー
   相関コード追跡装置。 （２）請求項（１）記載の装置であつてなお、前記タウ
   ディザー制御器手段（２４）によつて発生される前記一
   連の位相偏移には基準位相位置と前記所定の位相偏移増
   分の前記整数倍数との間における位相偏移が含まれてい
   ることを特徴とする前記タウディザー相関コード追跡装
   置。 （３）請求項（１）記載の装置であつてなお、前記タウ
   ディザー制御器手段（２４）は前記所定の位相偏移増分
   の前記コードクロックの位相偏移が後に続く前記タウデ
   ィザーパターンシーケンスを与え、そして前記タウディ
   ザーパターンシーケンスの繰返しを続ける手段（３２〜
   ３５）を備えていることを特徴とする前記タウディザー
   相関コード追跡装置。（４）請求項（３）記載の装置で
   あつてなお、前記タウディザー制御器手段（２４）は前
   記相関出力に従う方向に向つて前記タウディザーパター
   ンによつて順序化する手段（３０、３１）を備えている
   ことを特徴とする前記タウデイザー相関コード追跡装置
   。 （５）請求項（３）記載の装置であつてなお、前記タウ
   ディザー制御器手段（２４）は前記コードクロックの歩
   進位相偏移増分が後に続く歩進平均位相偏移の方向に向
   かつて前記タウディザーパターンによつて順序化する手
   段（３０）を備えていることを特徴とする前記タウディ
   ザー相関コード追跡装置。 （６）請求項（３）記載の装置であつてなお、前記タウ
   ディザー制御器手段（２４）は前記コードクロックの遅
   延位相偏移増分が後に続く遅延平均位相偏移の方向に向
   かつて前記タウディザーパターンによつて順序化する手
   段（３１）を備えていることを特徴とする前記タウディ
   ザー相関コード追跡装置。 （７）請求項（３）記載の装置であつてなお、前記検出
   器手段（１５〜１７、２１、２２）は前記相関出力に応
   答してそれに従つて振幅信号を発生する振幅検出器手段
   （１５）と、前記振幅信号に応答して反転振幅信号を発
   生する極性インバータ手段（２）と、前記振幅信号と前
   記反転振幅信号に応答してその出力において前記振幅信
   号または前記反転振幅信号を切替え可能に発生するスイ
   ッチング手段（１６）と、前記スイッチング手段の前記
   出力に応答してその積分出力を発生する積分器手段（２
   １）と、および前記積分出力を基準閾値と比較してタウ
   ディザー制御信号を前記タウデイザー制御器手段に与え
   る比較器手段四とを備えていることを特徴とする前記タ
   ウディザー相関コード追跡装置。 （８）請求項（７）記載の装置であつて、前記タウディ
   ザー制御器手段四はスイッチ制御信号を前記スイッチン
   グ手段（１６）に与えて、各前記タウデイザーパターン
   から成る前記一連の位相偏移に従つて前記スイッチング
   手段を制御する手段（１９）を含んでいることを特徴と
   する前記タウデイザー相関コード追跡装置。 （９）請求項（７）記載の装置であつて、前記スイッチ
   ング手段（１６）は零入力を含んでおり、そして前記ス
   イッチング手段は前記振幅検出器手段（１５）によつて
   与えられる前記振幅信号と、前記極性インバータ手段（
   １７）によつて与えられる前記反転振幅信号と、そして
   前記零入力との間で前記スイッチ制御信号に従つてスイ
   ッチングする手段から成ることを特徴とする前記タウデ
   ィザー相関コード追跡装置。