JPH02249052A - データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、ホストコンピュータとインテリジェント型
周辺機器との間でデータ転送を行なうためのデータ転送
装置の改良に関する。

（従来の技術） 周知のように、インテリジェント型周辺機器は、ホスト
コンピュータとの間で相互転送を行なうためのデータが
保持されるデータレジスタと、このデータレジスタとの
間でデータの相互転送を行なうマイクロプロセッサと、
このマイクロプロセッサを介してデータの書き込み及び
読み出しが行なわれる記録機器とを備えている。

そして、ホストコンピュータから記録機器ヘプタを書き
込む動作は、第５図（ａ）に示すフロチャートのように
行なわれる。まず、ステップＳ１で、マイクロプロセッ
サは、データレジスタにホストコンピュータからの出力
データが入力されたか否かを検出する。

ここで、データ入力があれば（ＹＥＳ）、ステップＳ２
で、マイクロプロセッサは、データレジスタに保持され
たデータを読み出し、そのデータを内部レジスタに取り
込む。その後、ステップＳ８で、マイクロプロセッサは
、内部レジスタに保持されたデータを記録機器の所定の
アドレス空間に書き込み、ここに、１バイトのデータ書
き込みサイクルが完了される。

そして、ステップＳ４で、マイクロプロセッサは、デー
タ転送が必要なバイト数だけ全て完了したか否かを判別
し、完了していなければ（ＮＯ）ステップＳ１に戻り、
完了していれば（ＹＥＳ）終了（ステップＳ５）される
。

また、記録機器からホストコンピュータへデータを読み
出す動作は、第５図（ｂ）に示すフロチャートのように
行なわれる。まず、ステップＳ６で、マイクロプロセッ
サは、記録機器の必要なアドレス空間からデータを読み
出し、そのデータを内部レジスタに取り込む。

その後、ステップＳ７で、マイクロプロセッサは、内部
レジスタに保持されたデータをデータレジスタに書き込
み、ステップＳ８で、ホストコンピュータがデータレジ
スタのデータを読み込んだのを確認し、ここに、１バイ
トのデータ読み出しサイクルが完了される。

そして、ステップＳ９で、マイクロプロセッサは、デー
タ転送が必要なバイト数だけ全て完了したか否かを判別
し、完了していなければ（Ｎｏ）ステップＳ６に戻り、
完了していれば（ＹＥＳ）終了（ステップＳ　１０）さ
れる。

しかしながら、上記のような従来のデータ転送手段では
、ホストコンピュータと記録機器との間でデータ転送を
行なう場合、転送されるデータが必ずマイクロプロセッ
サの内部レジスタを経由するため、その分、データ転送
に要する処理時間が長くなり、高速転送に不向きになる
という問題が生じている。

そこで、従来より、例えばＤＭＡ　（ダイレクト・メモ
リ・アクセス）コントローラ等の専用のハードウェアを
付加することにより、マイクロプロセッサを介さずに、
ホストコンピュータと記録機器との間のデータ転送を行
なうようにすることが考えられている。

ところが、ＤＭＡコントローラ等の専用のハードウェア
を付加すると、構成の複雑化を招くとともに、経済的に
も不利になるという問題が生じる。

また、記録機器がＤＭＡ専用ハードウェア転送に対応し
ていないと、記録機器に対応するためのハードウェアの
追加も必要となる。

（発明が解決しようとする課題） 以上のように、従来のデータ転送装置では、データ転送
に要する時間が長くかかったり、転送時間を短縮化する
ために専用のハードウェアを設けると、構成の複雑化を
招き経済的に不利になるという問題を有している。

そこで、この発明は上記事情を考慮してなされたちので
、簡易な構成でホストコンピュータとインテリジェント
周辺機器との間のデータ転送を短時間で行なうことがで
きる極めて良好なデータ転送装置を提供することを目的
とする。

［発明の構成］ （課題を解決するための手段） この発明に係るデータ転送装置は、ホストコンピュータ
との間で相互転送を行なうためのデータが保持されるデ
ータレジスタと、このデータレジスタとの間でデータの
相互転送を行なうマイクロプロセッサと、このマイクロ
プロセッサを介してデータの書き込み及び読み出しが行
なわれる記録機器とよりなるインテリジェント型周辺機
器を対象としている。

そして、マイクロプロセッサにより、記録機器に対する
データの書き込みあるいは読み出しが要求された状態で
、マイクロプロセッサを介さずに、データレジスタと記
録機器との間で直接データ転送を行なわせるように構成
したものである。

（作用） 上記のような構成によれば、記録機器に対するデータの
書き込み及び読み出しが要求された状態で、マイクロプ
ロセッサを介さずに、データレジスタと記録機器との間
で直接データ転送を行なわせるようにしたので、ホスト
コンピュータとインテリジェント周辺機器の記録機器と
の間のブタ転送を短時間で行なうことができる。また、
従来のように、専用のＤＭＡコントローラ等を必要とし
ないので、構成も簡易で小型化を効果的に促進させるこ
とができ、経済的にも有利とすることができる。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図は、インテリジェント型周辺機器の
内部構成を示している。すなわち、図中１１はデータレ
ジスタで、図示しないホストコンピュータとの間で相互
転送を行なうためのデータを、タイミング調整のために
一時的に保管するためのものである。そして、このデー
タレジスタ１１は、ホストコンピュータから出力された
ブタを保管するためのデータ入力レジスタ１２と、ホス
トコンピュータへ出力するデータを保管するためのデー
タ出力レジスタ１３とから構成されている。

また、第１図中１４はデータ切換部で、詳細は後述する
が、インテリジェント型周辺機器内のデータ経路を目的
に応じて切換接続するもので、記録機器選択部１５とマ
イクロプロセッサ選択部１Ｂとから構成されている。

さらに、第１図中１７は記録機器で、インテリジェント
型周辺機器全体の管理、制御を実行するヤイクロプロセ
ッサ１８によって管理、制御されるものである。そして
、この記録機器は、マイクロプロセッサ１８によりスタ
ートアドレスが設定されると、ある一定のアドレス空間
を連続してアクセスすることで、データの書き込み及び
読み出しが連続して実行されるタイプの、半導体メモリ
を内蔵したＩＣ（集積回路）カードを記録媒体としてい
る。

また、第１図中１９はアクセス制御部で、マイクロプロ
セッサ１８が指定する各アドレス空間へのアクセス状況
に合わせて必要な信号を発生するためのものであり、第
２図にその詳細な回路構成を示している。

ここで、第１図中ＤＲＯ−ＤＲ７はデータレジスタ１１
とデータ切換部１４とを接続するためのブタバスであり
、ＲＤＯ〜ＲＤ７はデータ切換部１４と記録機器１７と
を接続するたのデータバスであり、ＭＤＯ〜ＭＤ７はデ
ータ切換部１４とマイクロプロセッサ１８とを接続する
データバスである。

また、ＤＲＯＴはデータ入力レジスター２の内容をデー
タバスＤＲＯ〜ＤＲ７上に出力するための許可信号で、
アクティブＬ（ロー）”である。

さらに、ＤＲＩＮはデータ出力レジスター３にブタバス
ＤＲＯ〜ＤＲ７の内容を取り込むためのラッチクロツタ
で、データ出力レジスター３はこのラッチクロックＤＲ
ＩＮの立上り時にデータを取り込む。

また、ＲＤＳＬはデータ切換部１４内の記録機器選択部
１５を有効にするための許可信号であり、ＭＰＳＬはマ
イクロプロセッサ選択部１６を有効にするための許可信
号であり、いずれもアクティブ“Ｌ”である。さらに、
ＲＤＣ８は記録機器１７に対してのデータの書き込み及
び読み出しを許可するだめの信号で、アクティブ”Ｌ”
である。

また、ＭＡ７．ＭＡ６はマイクロプロセッサ１８が出力
するアドレス信号の所定桁の２ビツトで、マイクロプロ
セッサ１８が管理する記録機器１７のアドレス空間を決
定するために使用される。さらに、ＭＰＲＱはマイクロ
プロセッサ１８が出力するアクセス実行を許可するため
の信号である。

また、ＭＰＲＷはマイクロプロセッサ１８のアクセス状
態が、マイクロプロセッサ１８に対してブタ読み込みで
あるか、マイクロプロセッサ１８がデータ書き込みであ
るかを知らせるための信号で、“Ｈ（ハイ）”のとき読
み込み状態を示している。

さらに、このＭＰＲＷは記録機器１７及びデータ切換部
１４内の記録機器選択部１５の入出力状態を決定するた
めにも使用され、上記ＲＤＳＬ及びＲＤＣ８がそれぞれ
アクティブのとき、ＭＰＲＷが“Ｌ″で、データバスＤ
ＲＯ〜ＤＲ７のデータがデータバスＲＤＯ〜ＲＤ７に伝
達され記録機器１７が書き込み状態となされ、ＭＰＲＷ
が“Ｈ′で、記録機器１７が読み出し状態となされデー
タバスＲＤＯ〜ＲＤ７のデータがデータバスＤＲＯ〜Ｄ
Ｒ７に伝達される。

また、ＭＤＲＷはデータ切換部１４内のマイクロプロセ
ッサ選択部■６の入出力状態を決定するためのもので、
上記ＭＰＳＬがアクティブのとき、ＭＤＲＷがＬ″で、
データバスＤＲＯ〜ＤＲ７のデータがデータバスＭＤＯ
〜ＭＤ７に伝達され、ＭＤＲＷが“Ｌ″で、データバス
ＭＤＯ−ＭＤ７のデータがデータバスＤＲＯ〜ＤＲ７に
伝達される。

ここで、上記実施例の構成では、データレジスタ１１と
マイクロプロセッサ１８との間、記録機器１７とマイク
ロプロセッサ１８との間、データレジスタ１１と記録機
器１７との間において、それぞれデータ転送が可能とな
る。

以下、第２図に示すアクセス制御部１９の詳細な回路構
成を参照しながら、上記３種類のデータ転送モードにお
ける、それぞれの動作を説明する。

まず、データレジスタ１１とマイクロプロセッサ１８と
の間のデータ相互転送は、記録機器１７に対して書き込
みや読み出し等を行なわないような処理に必要な、ホス
トコンピュータとインテリジェント型周辺機器との間の
データ転送時に使用される。

このデータ転送の実行は、マイクロプロセッサ１８は、
ＭＡ７．ＭＡ６が“０．０”となるアドレス空間を読み
書きすることで可能となる。すなわち、マイクロプロセ
ッサ１８がこのアドレス空間をリードサイクルでアクセ
スしたとき（ＭＰＲＱは“Ｌ”　　ＭＰＲＷはＨ”）　
、ＭＰＳＬ。

ＭＤＲＷ、ＤＲＯＴの各信号はそれぞれ“Ｌ″となる。

このため、ホストコンピュータによって設定されたデー
タ入力レジスタ１２の内容がデータバスＤＲＯ〜ＤＲ７
に出力され、データ切換部１４を介してデータバスＭＤ
Ｏ〜ＭＤ７に伝達されて、その内容がマイクロプロセッ
サ１８に取り込まれ、ここに、データレジスタ１１から
マイクロプロセッサ１８へのデータ転送が実行される。

また、マイクロプロセッサ１８は、ＭＡ７゜ＭＡ６が“
０，０”となるアドレス空間をライトサイクルでアクセ
スしたとき（ＭＰＲＱはＬ”ＭＰＲＷは“Ｌ”）　、Ｍ
ＰＳＬ、ＤＲＯＴの各信号はそれぞれ“Ｌ”となり、Ｍ
ＤＲＷは“Ｌ″となる。

このため、マイクロプロセッサ１８からデータバスＭＤ
Ｏ〜ＭＤ７上に出力されたデータが、ブタ切換部１４を
介してデータバスＤＲＯ〜ＤＲ７に伝達されて、その内
容がＤＲＩＮの立上りでデータ出力レジスタ１３に書き
込まれ、ここに、マイクロプロセッサ１８からデータレ
ジスタ１１へのデータ転送が実行される。

次に、記録機器１７とマイクロプロセッサ１８との間の
データ相互転送は、記録機器１７とのデータ転送を、イ
ンテリジェント型周辺機器の内部処理（例えばスタート
アドレスの設定等）として使用する場合に有効である。

このデータ転送の実行は、マイクロプロセッサ１Ｂは、
ＭＡ７．ＭＡ６が“０，１″となるアドレス空間を読み
書きすることで可能となる。すなわち、マイクロプロセ
ッサ１８がこのアドレス空間をリードサイクルでアクセ
スしたとき（ＭＰＲＱは“Ｌ″　ＭＰＲＷは“Ｈ”　）
　、ＭＰＳＬ。

ＭＤＲＷ、ＲＤＳＬ、ＲＤＣ８の各信号はそれぞれＬ″
となる。

このため、記録機器１７内の設定されたアドレス空間の
データが、ＲＤＣ３が“Ｌ″の期間にデータバスＲＤＯ
〜ＲＤ７上に出力され、データ切換部１４を介してデー
タバスＤＲＯ〜ＤＲ７に伝達され、さらに、このデータ
バスＤＲＯ〜ＤＲ７上のデータがデータ切換部１４を介
してデータバスＭＤＯ〜ＭＤ７に伝達されて、その内容
がマイクロプロセッサ１８に取り込まれ、ここに、記録
機器１７からマイクロプロセッサ１８へのデータ転送が
実行される。

また、マイクロプロセッサ１８は、ＭＡ７゜ＭＡ６が“
０，１″となるアドレス空間をライトサイクルでアクセ
スしたとき（ＭＰＲＱはＬ″ＭＰＲＷはＬ”　）　、Ｍ
ＰＳＬ、ＲＤＳＬ。

ＲＤＣ８の各信号はそれぞれ“Ｌ”となり、ＭＤＲＷは
Ｌ″となる。

このため、マイクロプロセッサ１８からデータバスＭＤ
Ｏ〜ＭＤ７上に出力されたデータが、ブタ切換部１４を
介してデータバスＤＲＯ−ＤＲ７に伝達され、さらに、
このデータバスＤＲＯ〜ＤＲ７上のデータがデータ切換
部１４を介してブタバスＲＤＯ〜ＲＤ７に伝達されて、
その内容がＲＤＣ５の立上りで記録機器１７に書き込ま
れ、ここに、マイクロプロセッサ１８から記録機器１７
へのデータ転送が実行される。

次に、データレジスタ１１と記録機器１７との間のデー
タ相互転送は、マイクロプロセッサ１８を経由せずに、
ホストコンピュータとインテリジェント型周辺機器の記
録機器１７との間で、直接的なデータ転送を行なうとき
に使用される。

このデータ転送の実行は、マイクロプロセッサ１８は、
ＭＡ７．ＭＡ６が“１．０”となるアドレス空間を読み
書きすることで可能となる。以下、このデータ転送モー
ドの動作について、第３図に示すタイミング図を参照し
て説明する。

すなわち、マイクロプロセッサ１８は、ＭＡ７゜ＭＡ６
が“］、０”となるアドレス空間をリードサイクルでア
クセスしたとき（ＭＰＲＱは“Ｌ”ＭＰＲＷは“Ｈ″）
　、ＤＲＩＮ、ＲＤＳＬＲＤＣ８の各信号はそれぞれ“
Ｌ”となる。

このため、記録機器１７内の設定されたアドレス空間の
データが、ＲＤＣ５が“Ｌ”の期間にデタバスＲＤＯ〜
ＲＤ７上に出力され、データ切換部１４を介してデータ
バスＤＲＯ−ＤＲ７に伝達されて、その内容がＤＲＩＮ
の立上りでデータ出力レジスタ１３に取り込まれ、ここ
に、記録機器１７からデータレジスタ１１へのデータ転
送が実行される。

ここで、第３図から明らかなように、記録機器１７から
データレジスタ１１へのデータ転送を行なうための一連
の処理は、マイクロプロセッサ１８が記録機器１７から
データを読み出すサイクル内で完了するため、実質的に
先に第５図（ｂ）に示したステップＳ７の処理は必要が
なくなることになる。

ただし、このデータ転送モードの場合、マイクロプロセ
ッサ１８にとっては、記録機器１７からブタを読み出す
サイクルとなっているので、データバスＭＤＯ〜ＭＤ７
のデータを読み込むとこになるが、このデータは不定で
あって意味を持たないことになる。

また、マイクロプロセッサ１８は、ＭＡ７゜ＭＡ６が“
１０”となるアドレス空間をライトサイクルでアクセス
したとき（ＭＰＲＱは“Ｌ″ＭＰＲＷはＬ″）　、ＤＲ
ＯＴ、ＲＤＳＬ。

ＲＤＣ５の各信号はそれぞれ“Ｌ”となる。

このため、ＤＲＯＴが“Ｌ″の期間に、データ入力レジ
スタ１２のデータがデータバスＤＲＯ〜ＤＲ７上に出力
され、データ切換部１４を介してデータバスＲＤＯ〜Ｒ
Ｄ７に伝達されて、その内容がＲＤＣ３の立上りで記録
機器１７に書き込まれ、ここに、データレジスタ１１か
ら記録機器１７へのデータ転送が実行される。

ここで、第３図から明らかなように、データレジスタ１
１から記録機器１７へのデータ転送を行なうための一連
の処理は、マイクロプロセッサ１８が記録機器１７ヘデ
ータを書き込むサイクル内で完了するため、実質的に先
に第５図（ａ）に示したステツブＳ３の処理は必要がな
くなることになる。

ただし、このデータ転送モードの場合、マイクロプロセ
ッサ１８にとっては、記録機器１７ヘデータを書き込む
サイクルとなっているので、データバスＭＤＯ〜ＭＤ７
上には何らかのデータが出力されることになるが、この
データはデータ切換部１４によりデータバスＤＲＯ〜Ｄ
Ｒ７から切り離されているので、何の意味も持たないこ
とになる。

なお、第３図に示したタイミング図は、データ読み出し
及び書き込み共に連続動作として表現したが、実際には
、各サイクルの間に、ホストコンピュータがデータレジ
スタ１１からデータを読み出すのを待つ期間や、データ
レジスタ１１にデータを書き込むのを待つ期間等が必要
であることはもちろんである。

ここで、上述したデータレジスタ１１と記録機器１７と
の間のデータ転送動作をまとめると、第４図に示すフロ
ーチャートのようになる。まず、データレジスタ１１か
ら記録機器１７へのデータ転送は、第４図（ａ）に示さ
れる。すなわち、ステップＳｌｌで、マイクロプロセッ
サ１８は、データレジスタ１１にホストコンピュータか
らの出力データが入力されたか否かを検出する。

ここで、データ入力があれば（ＹＥＳ）、ステップＳＬ
２で、マイクロプロセッサ１８を介さずに、データレジ
スタ１１に保持されたデータを記録機器１７の所定のア
ドレス空間に書き込み、ここに、１バイトのデータ書き
込みサイクルが完了される。

そして、ステップＳ１３で、データ転送が必要なバイト
数だけ全て完了したか否かを判別し、完了していなけれ
ば（Ｎ　Ｏ）ステップＳｌｌに戻り、完了していれば（
ＹＥＳ）終了（ステップ５１４）される。

また、記録機器１７からデータレジスタ１１へのブタ転
送は、第４図（ｂ）に示される。すなわち、ステップＳ
１５で、記録機器１７の必要なアドレス空間からデータ
を読み出し、そのデータをデータレジスタ１１に書き込
む。そして、ステップ５ｌ（ｉで、データレジスタ１１
にデータ出力要求があるのを確認して、データレジスタ
１１からホストコンピユー夕にデータが転送され、ここ
に、１バイトのブタ読み出しサイクルが完了される。

その後、ステップＳ１７で、データ転送が必要なバイト
数だけ全て完了したか否かを判別し、完了していなけれ
ば（Ｎ　Ｏ）ステップＳ１５に戻り、完了していれば（
ＹＥＳ）終了（ステップ８１８）される。

したがって、上記実施例のような構成によれば、記録機
器１７に対するデータの書き込み及び読み出しが要求さ
れた状態で、マイクロプロセッサ１８を介さずに、デー
タレジスタ１１と記録機器１７との間で直接データ転送
を行なわせるようにしたので、ホストコンピュータとイ
ンテリジェント周辺機器の記録機器１７との間のデータ
転送を短時間で行なうことができる。また、従来のよう
に、専用のＤＭＡコントローラ等を必要としないので、
構成も簡易で小型化を効果的に促進させることができ、
経済的にも有利とすることができる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
するこができる。

［発明の効果］ 以上詳述したようにこの発明によれば、簡易な構成でホ
ストコンピュータとインテリジェント周辺機器との間の
データ転送を短時間で行なうことができる極めて良好な
データ転送装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るデータ転送装置の一実施例を示
すブロック構成図、第２図は同実施例のアクセス制御部
の構成を示すブロック回路構成図、第３図及び第４図は
それぞれ同実施例の動作を説明するためのタイミング図
及びフローチャート、第５図は従来のデータ転送装置の
動作を説明するためのフローチャートである。 １１・・・データレジスタ、１２データ入力レジスタ、
Ｉ３・・・データ出力レジスタ、Ｉ４・・・データ切換
部、１５・・・記録機器選択部、１６・・・マイクロプ
ロセッサ選択部、１７・・・記録機器、１ｇ・・・マイ
クロプロセッサ、１９・・・アクセス制御部。

Claims (1)

【特許請求の範囲】
1. ホストコンピュータとの間で相互転送を行なうためのデ
   ータが保持されるデータレジスタと、このデータレジス
   タとの間でデータの相互転送を行なうマイクロプロセッ
   サと、このマイクロプロセッサを介してデータの書き込
   み及び読み出しが行なわれる記録機器とを備えたインテ
   リジェント型周辺機器において、前記マイクロプロセッ
   サにより前記記録機器に対するデータの書き込みあるい
   は読み出しが要求された状態で、前記マイクロプロセッ
   サを介さずに、前記データレジスタと前記記録機器との
   間で直接データ転送を行なわせるデータ切換手段を具備
   してなることを特徴とするデータ転送装置。