JPH02249981A - 半導体装置およびそれを用いた実装方法ならびに導通試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置のパッケージ技術に関し、特に多
ビン化・低コスト化が要求されるモールドタイプのパッ
ケージ構造を備えた半導体装置およびそれを用いた実装
方法ならびに導通試験方法に適用して有効な技術に関す
る。

［従来の技術］ コンビコータの大容量化、高速化に伴い、論理ＬＳＩや
画像処理ＬＳＩなどが実装されるパッケージの小型化お
よび多ビン化が要求されている。

そして、これらの要求に対応できるパッケージ技術に関
しては、たとえば日経マグロウヒル社、昭和５９年６月
４日発行、「日経エレクトロニクスＪＰ１４１〜Ｐ１５
２に記載されている。

小型化および多ピン化に適したパッケージとしては、ピ
ン挿入タイプでは、Ｐ　Ｇ　Ａ　（Ｐｉｎ　Ｇｒｉｄ＾
ｒｒａｙ）　　構造が、また表面実装タイプでは、ＱＦ
Ｐ（Ωｕａｃｌ　Ｆｌａｔ　Ｐａｃｋａｇｅ　）構造が
知らレテオリ、表面実装タイプのＱＦＰについては、ユ
ーザによるリードの縦方向の平坦度に対する要求が厳し
く、またユーザにおいてもリードを折り曲げないような
注意が必要とされている。また、半田作業においては、
熱衝撃によりリードフレームと樹脂との間に隙間が開き
、パッケージの耐湿性を悪くするために半田デイツプを
行うことができないという欠点がある。

一方、ピン挿入タイプのＰＧＡ構造は、ユーザにおける
実装が容易とされ、またパッケージの裏面全体をリード
ビンの取り出しに利用できることカラ、３００〜５００
ピンなどのような超多ビンが必要とされるＬＳＩに最適
なパッケージ構造とされている。

［発明が解決しようとする課題］ ところが、前記のような従来技術においては、ＰＧＡ構
造とすることにより小型化および多ピン化されることに
ついては配慮がなされているものの、コスト的に高くな
る他、実装時の外部電極のブリッジやリードの位置ずれ
などに対する配慮がなされておらず、これらに関する不
良が発生する恐れがある。

また、このような課題に鑑み、本発明者がさらに鋭意研
究したところ、ＰＧＡ構造でモールドタイプに形成する
ことにより、低コストでかつ多ピン化されたパッケージ
構造の半導体装置が得られることに本発明者は着目した
。

そこで、本発明の目的は、面に電極が分布されたモール
ドパッケージ構造とされ、低コストでかつ多ピン化され
た半導体装置およびそれを用いた実装方法ならびに導通
試験方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

［課題を解決するための手段］ 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、本発明の半導体装置は、集積回路が形成され
た半導体ベレットが内蔵され、該半導体ベレットの集積
回路に接続される電極が分布されるモールドパッケージ
構造の半導体装置であって、前記モールドパッケージに
貫通される複数の開口部が形成され、該開口部に前記電
極が設けられているものである。

また、前記電極の一端側が前記開口部の上面方向または
下面方向の一方向に、折り曲げられ、外部と接続される
ものである。

さらに、前記電極に貫通孔が形成され、該貫通孔に外部
接続用のリードビンが垂設されるものである。

また、本発明の半導体装置を用いた実装方法は、前記半
導体装置が、該半導体装置の電極を通じて基板または基
板に実装されたソケットの電極に接続されることにより
、前記基板に実装されるものである。

さらに、本発明の半導体装置を用いた導通試験方法は、
前記半導体装置が配線パターンまたはスルーホールが形
成された基板に実装され、前記半導体装置の電極と前記
基板の配線パターンまたはスルーホールとの間において
導通試験が行われるものである。

［作用コ 前記した半導体装置によれば、モールドパッケージに貫
通される複数の開口部が形成され、この開口部に半導体
ベレットの集積回路に接続される電極が設けられること
により、たとえば電極の一端側が開口部の上面方向また
は下面方向の一方向に折り曲げられたり、または電極に
形成された貫通孔にリードピンが垂設されることにより
外部との接続が可能とされる。

また、前記した半導体装置を用いた実装方法によれば、
半導体装置が、この半導体装置の電極を通じて基板また
は基板に実装されたソケットの電極に接続されることに
より基板への実装が可能とされる。

さらに、前記した半導体装置を用いた導通試験方法によ
れば、半導体装置が配線パターンまたはスルーホールが
形成された基板に実装されることにより、半導体装置の
電極と基板の配線パターンまたはスルーホールとの間に
おいて導通試験が可能とされる。

［実施例］ 第１図は本発明の一実施例である半導体装置を示す断面
図、第２図は第１図の変形例を示す要部断面図、第３図
は第１図の他の変形例を示す要部断面図、第４図および
第５図は第１図の半導体装第２図の半導体装置を用いた
導通試験方法を説明する断面図、第７図は第３図の半導
体装置を用いた導通試験方法を説明する断面図である。

まず、第１図により本実施例の半導体装置の構成を説明
する。

本実施例の半導体装置１は、たとえばモールドタイプの
パッケージ構造であって、半導体ベレット２およびリー
ドフレーム（電極）３などで構成され、熱硬化性樹脂４
によりモールドされている。

半導体ベレット２の表面には、集積回路（図示せず）が
形成され、その所定箇所に電極バッド５が接合されてい
る。そして、電極バッド５を介して、リードフレーム３
の上面に金（Ａｕ）またはアルミニウム（Ａｌ）、ある
いは銅（Ｃｕ）系材料などのワイヤ６によりワイヤボン
ディングされている。また、半導体ベレット２は、銀（
Ａｇ）ペーストおよびシリコーン樹脂などで形成される
接合材７を介して、ニッケル右よび金などの薄膜を施し
た金属製の薄板で形成さ九るダイパッド８リードフレー
ム（電極）３は、たとえば長円形状の金属製の薄板で形
成され、その一端側に外部接続用のり−ドビンが挿通さ
れる貫通孔９が形成されている。

さらに、半導体ペレット２およびリードフレーム３は、
ワイヤボンディング後に、リードフレーム３の貫通孔９
側に上下に貫通された開口部１０が形成される構造にお
いて、エポキシ樹脂またはシリコーン樹脂などの熱硬化
性樹脂４によりモールドされている。

次に、本実施例の作用について説明する。

本実施例の半導体装置１は、たとえば以下の方法により
製造される。

まず、半導体ペレット２がグイバッド８上にグイボンデ
ィングされた後に、ワイヤ６により半導体ペレット２の
電極バッド５とリードフレーム３との間のワイヤボンデ
ィングが行われる。続いて、熱硬化性樹脂４により所定
の領域がモールド封止される。この時、リードフレーム
３０貫通孔９の位置にモールド金型が用いられることに
より、第１図にような開口部１０が形成される。

以上のように製造された半導体装置１においては、リー
ドフレーム３の貫通孔９側に上下に貫通された開口部１
０が形成されるモールドタイプのパッケージ構造とされ
ることにより、たとえば第２図および第３図のような構
造の半導体装置１を得ることができる。

第２図の半導体装置１は、開口部１０の上面側からパン
チングピン１１によりパンチングされることによって、
リードフレーム３の貫通孔９側が下面側に折り曲げられ
て外部と接続が可能とされる。一方、第３図の半導体装
置１においては、リードフレーム３０貫通孔９にリード
ピン１２が挿通されることにより外部との接続が可能と
される。

また、第１図の半導体装置１にふいては、たとえば第４
図に示すようにピン１３が垂設された基板１４に実装す
ることもできる。さらに、第５図のようにスルーホール
１５が開設された基板１４に両面がピン１３タイプのソ
ケット１６を介在すさらに、第２図および第３図の半導
体装置１については、第６図および第７図のように配線
パターン１７およびスルーホール１５が形成された基板
１４に実装された状態において、半導体装置１のリード
フレーム３と基板１４の配線パターン１７またはスルー
ホール１５との間におけるテストプローブ１８による導
通試験が可能とされる。

このように、本実施例の半導体装置１においては、上下
に貫通された開口部１０が形成されるパッケージ構造と
されることにより、リードフレーム３またはリードピン
１２によるリード形成が容易とされ、導通試験および搬
送後にリード形成を行うことができる。これにより、ユ
ーザにおけるリード形成が可能とされ、リードフレーム
３およびリードピン１２０曲がり防止が可能である。

また、モールドタイプのＰＧＡ構造とすることにより、
ＰＧＡ構造の多ピン化とモールド構造による低コスト化
とを兼ね備えた半導体装置１を得ることができる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

たとえば、本実施例のリードフレーム３によるリード形
成ついては、半導体ペレット２の周囲に一列に形成した
場合について説明したが、本発明は前記実施例に限定さ
れるものではなく、格子状またはランダムに分布される
モールドタイプのパッケージ構造に広く適用可能である
。

また、本実施例においては、リードフレーム３の折り曲
げおよびリードピン１２の挿通により外部接続が可能と
されたが、これに限定されるものではなく、たとえば第
４図および第５図のように基板への実装、または第６図
および第７図のように導通試験に使用するなどパッケー
ジ構造の用途に応じて広く適用可能である。

［発明の効果］ 本願にふいて開示される発明のうち、代表的な下記のと
おりである。

（１）、モールドパッケージに貫通される複数の貫通孔
が形成され、この貫通孔に半導体ペレットの集積回路に
接続される電極が設けられることにより、たとえば電極
の一端側を貫通孔の上面方向また（１下面方向の一方向
に折り曲げたり、または電極に形成された貫通孔にリー
ドピンを垂設することができるので、半導体装置のリー
ド形成が容易とされ、外部との接続が可能である。

Ｃ２）、前記（１）により、パッケージ面に電極を容易
にまた安価に設置できるので、低コストでかつ多ピン化
されたモールドタイプのパッケージ構造の半導体装置を
得ることができる。

（３）、半導体装置がその電極を通じて基板または基板
に実装されたソケットの電極に接続されることにより、
半導体装置の基板への実装が可能である。

（４）、前記（３）により、半導体装置の実装時に外部
電極のブリッジあるいはリードの位置ずれやそれに伴う
不良の発生を防止することができる。

（５）、半導体装置が配線パターンまたはスルーホール
が形成された基板に実装されることにより、半導体装置
の電極と基板の配線パターンまたはスルーホールとの間
において導通試験が容易かつ確実に可能である。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体装置を示す断面
図、 第２図は第１図の実施例の変形例を示す要部断面図、 第３図は第１図の他の変形例を示す要部断面図、第４図
および第５図は第１図の半導体装置を用いた実装方法を
説明する断面図、 第６図は第２図の半導体装置を用いた導通試験方法を説
明する断面図、 第７図は第３図の半導体装置を用いた導通試験方法を説
明する断面図である。 １・・・半導体装置、２・・・半導体ペレット、３・・
・リードフレーム（電極）、４・・・熱硬化性樹脂、５
・・・電極パッド、６・・・ワイヤ、７・・・接合材、
８・・・グイパッド、９・・・貫通孔、１０・・・開口
部、１１・・・パンチングピン、１２・・・リードピン
、１３・・・ピン、１４・・・基板、１５・・・スルー
ホール、１６・・・ソケット、１７・・・配線パターン
、１８・・・テストプローブ。 ／ ＼ ｌ−で 第 図 １６：ソケット 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、集積回路が形成された半導体ペレットが内蔵され、
   該半導体ペレットの集積回路に接続される電極が分布さ
   れるモールドパッケージ構造の半導体装置であって、前
   記モールドパッケージに貫通される複数の開口部が形成
   され、該開口部に前記電極が設けられていることを特徴
   とする半導体装置。 ２、前記電極の一端側が前記開口部の上面方向または下
   面方向の一方向に折り曲げられ、外部と接続されること
   を特徴とする請求項１記載の半導体装置。 ３、前記電極に貫通孔が形成され、該貫通孔に外部接続
   用のリードピンが垂設されることを特徴とする請求項１
   記載の半導体装置。 ４、請求項１、２または３記載の半導体装置を用いた実
   装方法であって、該半導体装置の電極を通じて基板また
   は基板に実装されたソケットの電極に接続することによ
   り、前記基板に前記半導体装置を実装することを特徴と
   する半導体装置を用いた実装方法。 ５、請求項１、２または３記載の半導体装置を用いた導
   通試験方法であって、配線パターンまたはスルーホール
   が形成された基板に前記半導体装置を実装し、前記半導
   体装置の電極と前記基板の配線パターンまたはスルーホ
   ールとの間において導通試験を行うことを特徴とする半
   導体装置を用いた導通試験方法。