JPH11297889A - 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 - Google Patents

半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法

Info

Publication number
JPH11297889A
JPH11297889A JP10106424A JP10642498A JPH11297889A JP H11297889 A JPH11297889 A JP H11297889A JP 10106424 A JP10106424 A JP 10106424A JP 10642498 A JP10642498 A JP 10642498A JP H11297889 A JPH11297889 A JP H11297889A
Authority
JP
Japan
Prior art keywords
package
mounting
substrate
lands
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10106424A
Other languages
English (en)
Inventor
Yoichi Oya
洋一 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10106424A priority Critical patent/JPH11297889A/ja
Priority to US09/292,133 priority patent/US6469393B2/en
Priority to EP99302924A priority patent/EP0957520A3/en
Publication of JPH11297889A publication Critical patent/JPH11297889A/ja
Priority to US09/631,524 priority patent/US20020058356A1/en
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3485—Application of solder paste, slurry or powder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの入出力端子に対応した中継基
板上の端子が微細化，狭ピッチ化されても、導電材料層
による接合強度を確保し実装信頼性を高める。 【解決手段】 半導体パッケージＰ１のパッケージ側ラ
ンド３ａを、ソルダーレジスト層５の開口５ａ内に全面
的に露出させる。実装基板Ｂ１の基板側ランド１２ａも
また、ソルダーレジスト層１３の開口１３ａ内に全面的
に露出させる。これら半導体パッケージＰ１と実装基板
Ｂ１をハンダ層１４ａを介して接合させると、ハンダ層
１４ａは両ランド３ａ，１２ａの側壁面にまで回り込ん
で接触し、接触面積の増大効果と形状効果により接合強
度を高める。また、両ランド３ａ，１２ａの寸法と形状
を同等とすると、ハンダ層１４ａが断面積のほぼ一様な
柱状となるので、局所的な応力集中を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
およびこれを実装するための実装基板、ならびにこれら
を用いた実装方法に関し、特に微細なピッチで配列され
た実装端子を有する半導体パッケージの実装信頼性を高
める技術に関する。
【０００２】
【従来の技術】電子機器の小型化、高性能化、多機能化
を一層進展させるためには、実装基板上における部品実
装密度をいかに増大させるかが重要なポイントである。
この部品のひとつ、半導体チップの実装に関しては、パ
ッケージの内部構造の工夫によりその外形寸法をチップ
本体の寸法と同等に抑えたＣＳＰ（チップ・サイズ・パ
ッケージまたはチップ・スケール・パッケージ）が種々
提案されている。ＣＳＰに関しては現状ではまだ統一規
格が存在していないが、半導体チップの素子形成面にす
べての入出力端子が形成されており、この入出力端子配
列が中継基板を経由して別の規則的なエリア配列に変換
されている点でほぼ共通している。
【０００３】ＣＳＰとしては、中継基板上に配列される
端子がハンダ・ボール、あるいはＣｕボール等の金属球
とされたＢＧＡ（ボール・グリッド・アレイ）パッケー
ジが代表的である。図７に、ＢＧＡパッケージを実装基
板上に実装した状態を示す。このＢＧＡパッケージｐ
は、中継基板２１の一主面上に半導体チップ２７が実装
されてさらにモールド樹脂層３０で被覆され、他方の主
面上にハンダボール３１が規則的にエリア配列されたも
のである。上記中継基板２１の一主面上には、半導体チ
ップ２７の入出力端子２８に対応して第１導体パターン
２２が予め形成されており、かかる中継基板２１上にダ
イボンド剤からなる絶縁層２６を介して半導体チップ２
７がフェイスアップ式に接着されている。半導体チップ
２７の入出力端子２８と第１導体パターン２２とは、ボ
ンディングワイヤ２９を用いて接続されている。
【０００４】上記第１導体パターン２２は、貫通ビアホ
ール２４を経由して他方の主面側へ導出され、第２導体
パターン２３に接続されている。この第２導体パターン
２３は、上記中継基板２１の他方の主面の全面あるいは
周辺部に格子（グリッド）状に配列されており、その各
々の上にハンダボール３１が配列されている。このよう
にして、通常は矩形の半導体チップ２７の辺に沿った入
出力端子２８の線形配列が、第１導体パターン２２、貫
通ビアホール２４を経由して最終的にハンダボール３１
の格子状配列、すなわちボール・グリッド・アレイに変
換されている。上記のようなＢＧＡパッケージｐを実装
するための実装基板４１としては、一方の主面上に上記
ハンダボール３１の配列に対応したランド４２が予め形
成されているものを使用する。このランド４２上にたと
えば予備ハンダを塗布し、ＢＧＡパッケージｐのハンダ
ボール３１と実装基板４１のランド４２を位置合わせ
し、両者をリフローハンダ付け等の方法により接合させ
る。
【０００５】
【発明が解決しようとする課題】ところで、前掲の図７
にも典型的に示されているように、中継基板上の第２導
体パターン２３や実装基板４１上のランド４２は、隣接
するもの同士の短絡を避けるために、それぞれソルダー
レジスト層２５，４３を隔てて互いに絶縁されている。
このソルダーレジスト層２５，４３の開口２５ａ，４３
ａは、それぞれ第２導体パターン２３およびランド４２
のエッジの内側に形成されている。つまり、ソルダーレ
ジスト層２４，４３の開口面積は、それぞれ第２導体パ
ターン２３およびランド４２の上面の面積よりも小さ
い。これは、ハンダボール３１のコプラナリティ（高さ
の均一性）のバラツキが実装信頼性に及ぼす影響を最小
限に抑えるための工夫である。つまり、ランド周辺の配
線パターンの有無にかかわらず、ボール高さを均一にし
ようとするものである。以下、このようなランドおよび
ソルダーレジスト層の形成様式を「絞込みレジスト型」
と称することにする。
【０００６】しかし今後、半導体チップ２７の端子数の
増大によるＢＧＡパッケージｐの大型化を少しでも抑制
するために、ハンダボール３１の配列ピッチをより一層
微細化しようとすると、第２導体パターン２３やハンダ
ボール３１そのものの寸法を縮小せざるを得ず、これに
よって個々の第２導体パターン２３とハンダボール３１
との間の接合面積が減少することになる。このようなＢ
ＧＡパッケージｐを実装基板上に実装し、所定の温度サ
イクル試験を行った場合、実装基板４１の熱変形に起因
する応力が第２導体パターン２３とハンダボール３１の
界面に集中し、この部分におけるクラック（割れ）の発
生頻度が上昇する。しかも、ハンダボール３１の配列ピ
ッチが狭くなるほど、クラックが一度に多数のハンダボ
ール３１に発生するおそれが大きくなる。そこで本発明
は、かかる不具合を未然に防止し、実装信頼性を高める
ことが可能な半導体パッケージおよび実装基板、ならび
にこれら用いた実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために検討を重ねた結果、半導体パッケージ
側、もしくは実装基板側の少なくとも一方において、ラ
ンドをソルダーレジスト層から全面的に露出させ、ハン
ダ等からなる導電材料層がランドの側壁面にも回り込め
るような構成とすると、導電材料層とランドとの接触面
積の増大効果、および導電材料層の形状効果によって接
合強度を改善できることを見出し、本発明を提案するに
至ったものである。
【０００８】すなわち本発明の半導体パッケージは、パ
ッケージ側ランドの各々が、その上面の面積よりも大き
な開口面積を有するソルダーレジスト層の開口内に全面
的に露出されたものである。また本発明の実装基板は、
基板側ランドの各々がその上面の面積よりも大きな開口
面積を有するソルダーレジスト層の開口内に全面的に露
出されたものである。さらに本発明の実装方法は、パッ
ケージ側ランドおよび基板側ランドの少なくとも一方
を、その上面の面積よりも大きな開口面積を有するソル
ダーレジスト層の開口内に全面的に露出させ、該パッケ
ージ側ランドと該基板側ランドとを導電材料層を介して
電気的に接続するものである。
【０００９】
【発明の実施の形態】本発明の半導体パッケージにおい
ては、中継基板上に配列されたパッケージ側ランドがソ
ルダーレジスト層から全面的に露出されている。したが
って、実装時には該パッケージ側ランドの側壁面にまで
導電材料層が回り込むことができる。この結果、パッケ
ージ側ランドと導電材料層との接触面積の増大効果と、
形状効果の双方によって接合強度が改善されることとな
り、実装信頼性が向上する。以下、このようなランドお
よびソルダーレジスト層の形成様式を、「オーバーレジ
スト型」と称することにする。
【００１０】なお、上記パッケージ側ランドがそのまま
薄い導電材料層を介して実装に供される場合は、本発明
の半導体パッケージはいわゆるＬＧＡ（ランド・グリッ
ド・アレイ）パッケージとなり、本発明の最も好ましい
形態となる。それは、ＬＧＡパッケージの方がＢＧＡパ
ッケージに比べてパッケージ側ランドの寸法やその配列
ピッチが縮小される可能性が高く、上述のような接合強
度の改善効果が相対的に大きくなるからである。しか
し、本発明の半導体パッケージをＢＧＡパッケージとし
ても、もちろん構わない。この場合、パッケージ側ラン
ドの上面と側壁面をすべて被覆するようなハンダボール
が形成されることになる。
【００１１】一方、本発明の実装基板においては、基板
側ランドおよびソルダーレジスト層がオーバーレジスト
型とされることにより、上述のパッケージ側ランドの場
合と同様、実装時に導電材料層が基板側ランドの側壁面
にまで回り込み、接合強度が改善される。この基板側ラ
ンドの寸法および形状がパッケージ側ランドのそれらと
略等しくなされると、接合強度の改善効果を一層高める
ことができる。これは、半導体パッケージの実装状態に
おける導電材料層のプロファイルが断面積のほぼ一様な
柱状となり、特定の箇所への応力の集中を防ぐことがで
きるからである。仮に、基板側ランドとパッケージ側ラ
ンドの寸法が極端に異なっていると、導電材料層のプロ
ファイルが錐状となり、断面積の小さい部分に応力が集
中してクラックが発生するおそれが大きい。
【００１２】本発明の実装方法では、半導体パッケージ
および実装基板の少なくとも一方をオーバーレジスト型
とした上で、双方のランドを導電材料層を介して電気的
に接続する。半導体パッケージと実装基板のいずれか一
方のみをオーバーレジスト型とするだけでも、双方を絞
込みレジスト型とする場合に比べて実装信頼性を大幅に
改善することができるが、双方共にオーバーレジスト型
とすれば、最大の改善効果を得ることができる。なお、
導電材料層としてはハンダ、導電性接着剤、異方性導電
膜等の公知の材料を用いることができる。
【００１３】以下、本発明の具体的な実施の形態につい
て説明する。第１の実施の形態 ここでは、オーバーレジスト型の半導体パッケージの一
構成例について、図１を参照しながら説明する。この半
導体パッケージＰ１は、たとえばガラス−エポキシ複合
材料からなる中継基板１の一主面上に半導体チップ７が
実装されてさらにモールド樹脂層１０で被覆され、他方
の主面上にパッケージ側ランド３ａが規則的にエリア配
列されたいわゆるＬＧＡパッケージである。上記中継基
板１の一主面上には、半導体チップ７の入出力端子８に
対応して導体パターン２が予め形成されており、かかる
中継基板１上にダイボンド剤からなる絶縁層６を介して
半導体チップ７がフェイスアップ式に接着されている。
半導体チップ７の入出力端子８と導体パターン２とは、
ボンディングワイヤ９を用いて接続されている。
【００１４】上記導体パターン２は、貫通ビアホール４
を経由して他方の主面側へ導出され、パッケージ側ラン
ド３ａに接続されている。このパッケージ側ランド３ａ
は、厚さ１０〜２０μｍの銅箔をパターニングして形成
されており、上記中継基板１の他方の主面の全面に格子
（グリッド）状に配列されている。上記パッケージ側ラ
ンド３ａは、一例として直径４５μｍの円形、ピッチ＝
０．８ｍｍ、１５個×１５個のフルマトリクス配列とし
た。個々のパッケージ側ランド３ａは、ソルダーレジス
ト層５の開口５ａの内部に全面的に露出され、オーバー
レジスト型とされている。上記開口５ａは一例として直
径６５μｍｍの円形、深さ＝２０〜５０μｍとした。
【００１５】第２の実施の形態 ここでは、オーバーレジスト型の実装基板の一構成例に
ついて、図２を参照しながら説明する。この実装基板Ｂ
１は、たとえばセラミックからなる基材１１の一主面上
であって、半導体パッケージの実装予定領域に、該半導
体パッケージのパッケージ側ランドの配列に対応した基
板側ランド１２ａが形成されたものである。この基板側
ランド１２ａは、厚さ１０〜２０μｍの銅箔をパターニ
ングして形成されており、上記基材１１の上記実装予定
領域に格子（グリッド）状に配列されている。ここで
は、前掲の図１に示した半導体パッケージＰ１の実装を
想定し、基板側ランド１２ａの寸法、形状、個数をすべ
て上述のパッケージ側ランド３ａと同一に設定した。個
々の基板側ランド１２ａは、ソルダーレジスト層１３の
開口１３ａの内部に全面的に露出され、オーバーレジス
ト型とされている。この開口１３ａの形状および寸法
も、上述のパッケージ側の開口５ａと同じとした。
【００１６】第３の実施の形態 ここでは、上述した半導体パッケージＰ１を実装基板Ｂ
１上に実装する方法について、図３および図４を参照し
ながら説明する。図３は、前掲の図１に示した半導体パ
ッケージＰ１と、前掲の図２に示した実装基板Ｂ１とを
位置合わせした状態を示している。ここで、実装基板Ｂ
１の基板側ランド１２ａには、たとえばスクリーン印刷
にハンダ・ペーストを塗布することにより、ハンダ層１
４が被着形成されている。半導体パッケージＰ１と実装
基板Ｂ１とを図中矢印方向に重ね合わせ、リフローハン
ダ付けさせた状態を図４に示す。図示されるように、ハ
ンダ層１４ａはパッケージ側ランド３ａと基板側ランド
１２ａの双方に対し、側壁面にまで回り込む形で接合さ
れた。しかも、両ランド３ａ，１２ａの形状と寸法が等
しいため、形成されるハンダ層１４ａのプロファイルは
ほぼ断面積が均一なものとなり、局所的な応力の集中を
防止することができる。
【００１７】第４の実施の形態 第３の実施の形態では、半導体パッケージと実装基板が
共にオーバーレジスト型である場合について述べたが、
本発明の実装方法ではいずれか片方のみがオーバーレジ
スト型であってもよい。ここでは、半導体パッケージの
みオーバーレジスト型とし、実装基板としては従来の絞
り込みレジスト型のものを使用した実装例について、図
５を参照しながら説明する。図５に示される実装基板Ｂ
２においては、ソルダーレジスト層１３が基板側ランド
１２ｂのエッジを被覆しており、該基板側ランド１２ｂ
は開口１３ｂの内部にのみ露出されている。上記基板側
ランド１２ａと開口１３ｂの大小関係は、前述の実装基
板Ｂ１におけるそれとは逆とした。すなわち、基板側ラ
ンド１２ａは直径６５μｍの円形、開口１３ｂは直径４
５μｍの円形である。かかる実装基板Ｂ２上に半導体パ
ッケージＰ１を実装すると、図示されるように、ハンダ
層１４ａはパッケージ側ランド３ａに対しては側壁面に
まで回り込む形で接合されたが、基板側ランド１２ｂに
対しては上表面のみで接合された。
【００１８】第５の実施の形態 ここでは、第４の実施の形態とは逆に、実装基板のみオ
ーバーレジスト型とし、半導体パッケージとしては従来
の絞り込みレジスト型のものを使用した実装例につい
て、図６を参照しながら説明する。図６に示される半導
体パッケージＰ２においては、ソルダーレジスト層５が
パッケージ側ランド３ｂのエッジを被覆しており、該パ
ッケージ側ランド３ｂは開口５ｂの内部にのみ露出され
ている。上記パッケージ側ランド３ｂと開口５ｂの大小
関係は、たとえば前述の半導体パッケージＰ１における
それとは逆とした。すなわち、パッケージ側ランド３ｂ
は直径６５μｍの円形、開口５ｂは直径４５μｍの円形
である。かかる半導体パッケージＰ２を実装基板Ｂ１上
に実装すると、図示されるように、ハンダ層１４ａは基
板側ランド１２ａに対しては側壁面にまで回り込む形で
接合されたが、パッケージ側ランド３ｂに対しては上表
面のみで接合された。
【００１９】ここで、上述の第３ないし第５の実施の形
態において得られた各実装品について、−２５℃〜＋１
２５℃の熱サイクル試験を行い、ハンダ接合部にクラッ
クが発生するまでのサイクル数を調べた。なお、比較例
として、半導体パッケージと実装基板の双方を絞込みレ
ジスト型とした実装品も作成し、同様の熱サイクル試験
を行った。この実装品は、前掲の図５に示した実装基板
Ｂ２上に、前掲の図６に示した半導体パッケージＰ２を
実装したものである。結果を表１に示す。
【００２０】
【表１】
【００２１】従来型の実装品、すなわち半導体パッケー
ジと実装基板の双方が絞込みレジスト型である場合に
は、ハンダ接合部の面積が小さく限定されてしまうため
に、２５０サイクル以内でクラックが発生した。これに
対し、半導体パッケージと実装基板のいずれか一方をオ
ーバーレジスト型とするとサイクル寿命がほぼ倍増し、
さらに双方をオーバーレジスト型とすることによりサイ
クル寿命は４倍以上に延長した。このようにして、オー
バーレジスト型による実装信頼性が確認された。
【００２２】以上、本発明の実施の形態を５例挙げた
が、本発明はこれらの実施の形態に何ら限定されるもの
ではない。たとえば、中継基板上における半導体チップ
の実装形式について、本明細書中ではフェイスアップ式
に接着した半導体チップを導体パターンとワイヤボンデ
ィンクにより接続した例を示したが、リードやハンダボ
ールを用いて半導体チップをフェイスダウン式に実装し
たものであってもよい。この他、ランドの寸法や形状、
半導体パッケージ側あるいは実装基板側におけるランド
の配列、各部の構成材料等の細部については、適宜変
更、選択、組合せが可能である。
【００２３】
【発明の効果】以上の説明からも明らかなように、本発
明の半導体パッケージおよび実装基板は、半導体チップ
の入出力端子に対応するパッケージ側ランドおよび基板
側ランドがいずれもオーバーレジスト型とされているた
めに、ランドと導電材料層との接合面積の増大効果、お
よび形状効果によって接合強度を増大させることができ
る。また、本発明の実装方法によれば、半導体パッケー
ジと実装基板の少なくとも一方をオーバーレジスト型と
した上で、両者を導電材料層を介して接合させるため、
両者共に絞込みレジスト型である場合に比べてランドと
導電材料層との接合強度を確実に増大させることができ
る。したがって本発明は、多端子化および端子の狭ピッ
チ化の進む半導体チップの実装の信頼性を向上させ、ひ
いては最終実装製品の信頼性や歩留りの向上に大きく貢
献するものである。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一構成例を示す模
式的断面図である。
【図２】本発明の実装基板の一構成例を示す模式的断面
図である。
【図３】本発明の半導体パッケージを実装基板と位置合
わせした状態を示す模式的断面図である。
【図４】本発明の半導体パッケージの実装状態を示す模
式的断面図である。
【図５】半導体パッケージのみ「オーバーレジスト型」
とした場合の実装状態を示す模式的断面図である。
【図６】実装基板のみ「オーバーレジスト型」とした場
合の実装状態を示す模式的断面図である。
【図７】従来のＢＧＡパッケージの実装状態を示す模式
的断面図である。
【符号の説明】
１…中継基板 ２…導体パターン ３ａ，３ｂ…パッケ
ージ側ランド ４…貫通ビアホール ５…ソルダーレジ
スト層 ５ａ，５ｂ…開口 ６…絶縁層 ７…半導体チ
ップ ８…入出力端子 ９…ボンディングワイヤ １０
…モールド樹脂層１１…基材 １２ａ，１２ｂ…基板側
ランド １３…ソルダーレジスト層 １３ａ，１３ｂ…
開口 １４，１４ａ…ハンダ層 Ｐ１…半導体パッケー
ジ（オーバーレジスト型） Ｐ２…半導体パッケージ
（絞込みレジスト型） Ｂ１…実装基板（オーバーレジ
スト型） Ｂ２…実装基板（絞込みレジスト型）

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの個々の入出力端子に対応
    するパッケージ側ランドが中継基板の一主面上に配列さ
    れ、隣接する該パッケージ側ランド間がソルダーレジス
    ト層で互いに絶縁されている半導体パッケージであっ
    て、 前記パッケージ側ランドの各々が、その上面の面積より
    も大きな開口面積を有する前記ソルダーレジスト層の開
    口内に全面的に露出されていることを特徴とする半導体
    パッケージ。
  2. 【請求項２】 実装すべき半導体パッケージのパッケー
    ジ側ランドと等しい配列をもって基材の一主面上に基板
    側ランドが配列され、隣接する該基板側ランド間がソル
    ダーレジスト層で互いに絶縁されている実装基板であっ
    て、 前記基板側ランドの各々がその上面の面積よりも大きな
    開口面積を有する前記ソルダーレジスト層の開口内に全
    面的に露出されていることを特徴とする実装基板。
  3. 【請求項３】 前記基板側ランドの寸法および形状が、
    前記半導体パッケージのパッケージ側ランドのそれらと
    略等しくなされていることを特徴とする請求項２記載の
    実装基板。
  4. 【請求項４】 半導体チップの個々の入出力端子に対応
    するパッケージ側ランドが中継基板の一主面上に配列さ
    れてなる半導体パッケージを、該パッケージ側ランドの
    配列に対応する基板側ランドを一主面上に備えた実装基
    板に実装する実装方法であって、 前記パッケージ側ランドおよび前記基板側ランドの少な
    くとも一方を、その上面の面積よりも大きな開口面積を
    有するソルダーレジスト層の開口内に全面的に露出さ
    せ、該パッケージ側ランドと該基板側ランドとを導電材
    料層を介して電気的に接続することを特徴とする実装方
    法。
JP10106424A 1998-04-16 1998-04-16 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 Abandoned JPH11297889A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10106424A JPH11297889A (ja) 1998-04-16 1998-04-16 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US09/292,133 US6469393B2 (en) 1998-04-16 1999-04-14 Semiconductor package and mount board
EP99302924A EP0957520A3 (en) 1998-04-16 1999-04-15 Semiconductor package and mount board, and mounting method
US09/631,524 US20020058356A1 (en) 1998-04-16 2000-08-03 Semiconductor package and mount board, and mounting method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10106424A JPH11297889A (ja) 1998-04-16 1998-04-16 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法

Publications (1)

Publication Number Publication Date
JPH11297889A true JPH11297889A (ja) 1999-10-29

Family

ID=14433289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10106424A Abandoned JPH11297889A (ja) 1998-04-16 1998-04-16 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法

Country Status (3)

Country Link
US (2) US6469393B2 (ja)
EP (1) EP0957520A3 (ja)
JP (1) JPH11297889A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252311A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 電子部品搭載用基板
JP2002299514A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 電子部品搭載用基板
US7485959B2 (en) 2005-01-14 2009-02-03 Samsung Electronics Co., Ltd. Structure for joining a semiconductor package to a substrate using a solder column
JP2009239240A (ja) * 2008-03-07 2009-10-15 Panasonic Corp プリント基板および表面実装デバイスの実装構造体
US8233288B2 (en) 2007-04-24 2012-07-31 Panasonic Corporation Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
JP2013012569A (ja) * 2011-06-29 2013-01-17 Denso Corp 電子装置
JP2020057725A (ja) * 2018-10-03 2020-04-09 キヤノン株式会社 プリント回路板及び電子機器
JP2021007163A (ja) * 2020-09-28 2021-01-21 キヤノン株式会社 プリント回路板及び電子機器

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
WO2001097580A1 (en) * 2000-06-12 2001-12-20 Hitachi, Ltd. Electronic device and method of manufacturing the electronic device
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
JP2004040310A (ja) 2002-07-01 2004-02-05 Nec Infrontia Corp 電話システムにおける発信制御装置
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US7056131B1 (en) 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US8584353B2 (en) * 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US7628617B2 (en) 2003-06-11 2009-12-08 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US6916181B2 (en) * 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US7597561B2 (en) 2003-04-11 2009-10-06 Neoconix, Inc. Method and system for batch forming spring elements in three dimensions
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7070419B2 (en) * 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US6869290B2 (en) * 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US7383632B2 (en) * 2004-03-19 2008-06-10 Neoconix, Inc. Method for fabricating a connector
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
US7347698B2 (en) 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US6953893B1 (en) * 2004-03-31 2005-10-11 Infineon Technologies Ag Circuit board for connecting an integrated circuit to a support and IC BGA package using same
US7695053B1 (en) * 2004-04-16 2010-04-13 Bae Systems Survivability Systems, Llc Lethal threat protection system for a vehicle and method
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
US20060049238A1 (en) * 2004-09-03 2006-03-09 Lim Seong C Solderable structures and methods for soldering
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
US20070018308A1 (en) * 2005-04-27 2007-01-25 Albert Schott Electronic component and electronic configuration
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
TW200711154A (en) * 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
JP4707548B2 (ja) * 2005-12-08 2011-06-22 富士通セミコンダクター株式会社 半導体装置、及び半導体装置の製造方法
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
WO2007124113A2 (en) * 2006-04-21 2007-11-01 Neoconix, Inc. Clamping a flat flex cable and spring contacts to a circuit board
US7592702B2 (en) * 2006-07-31 2009-09-22 Intel Corporation Via heat sink material
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
JP4986738B2 (ja) * 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
JP4706709B2 (ja) * 2008-03-07 2011-06-22 オムロン株式会社 一液性エポキシ樹脂組成物およびその利用
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8844125B2 (en) * 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
JP5857249B2 (ja) * 2011-06-08 2016-02-10 パナソニックＩｐマネジメント株式会社 半導体部品の実装構造体
DE202011103481U1 (de) * 2011-07-20 2012-10-25 Wilo Se Überschlagsschutz für eine Anordnung eines Halbleiterbauelements auf einem Substrat
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN112185928A (zh) * 2020-10-22 2021-01-05 上海艾为电子技术股份有限公司 一种芯片封装结构及其制备方法、封装芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US248A (en) * 1837-06-30 Lamps and lamp-torches
EP0403631B1 (en) 1989-01-03 1995-08-09 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
JP2586797B2 (ja) 1993-09-03 1997-03-05 日本電気株式会社 印刷配線板の製造方法
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP3353508B2 (ja) 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
KR0157284B1 (ko) 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
DE69636212T2 (de) 1995-06-06 2007-04-05 Ibiden Co., Ltd., Ogaki Gedruckte schaltungsplatte
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
JPH11121688A (ja) * 1997-10-15 1999-04-30 Mitsui High Tec Inc 複合型半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252311A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 電子部品搭載用基板
JP2002299514A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 電子部品搭載用基板
US7485959B2 (en) 2005-01-14 2009-02-03 Samsung Electronics Co., Ltd. Structure for joining a semiconductor package to a substrate using a solder column
US8233288B2 (en) 2007-04-24 2012-07-31 Panasonic Corporation Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
JP2009239240A (ja) * 2008-03-07 2009-10-15 Panasonic Corp プリント基板および表面実装デバイスの実装構造体
JP2013012569A (ja) * 2011-06-29 2013-01-17 Denso Corp 電子装置
JP2020057725A (ja) * 2018-10-03 2020-04-09 キヤノン株式会社 プリント回路板及び電子機器
JP2021007163A (ja) * 2020-09-28 2021-01-21 キヤノン株式会社 プリント回路板及び電子機器
JP2022173486A (ja) * 2020-09-28 2022-11-18 キヤノン株式会社 プリント回路板及び電子機器

Also Published As

Publication number Publication date
EP0957520A2 (en) 1999-11-17
US6469393B2 (en) 2002-10-22
EP0957520A3 (en) 2001-10-31
US20020058356A1 (en) 2002-05-16
US20010054753A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US10297582B2 (en) BVA interposer
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US6545367B2 (en) Semiconductor package substrate, semiconductor package
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
US6486551B1 (en) Wired board and method of producing the same
JP2001156251A (ja) 半導体装置
US6414246B1 (en) Printed circuit board (PCB)
JP2768315B2 (ja) 半導体装置
JP4339032B2 (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
KR20020028473A (ko) 적층 패키지
JP2003017624A (ja) 半導体装置
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
JPH0834282B2 (ja) 半導体装置用リードフレーム
KR19980034141A (ko) 비아 그리드 어레이 패키지
JPH10247705A (ja) 半導体素子パッケージ及びその製作方法
JP2000223618A (ja) 半導体装置
KR20080062565A (ko) 플립 칩 패키지
KR20000011420U (ko) 적층형 반도체 패키지
KR980012308A (ko) 다이패드를 갖는 볼 그리드 어레이(Ball Grid Array) 패키지

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20061102