JPH02250363A - Leadframe and its manufacture - Google Patents
Leadframe and its manufactureInfo
- Publication number
- JPH02250363A JPH02250363A JP7144989A JP7144989A JPH02250363A JP H02250363 A JPH02250363 A JP H02250363A JP 7144989 A JP7144989 A JP 7144989A JP 7144989 A JP7144989 A JP 7144989A JP H02250363 A JPH02250363 A JP H02250363A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- inner lead
- etching
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、リードフレームとその製造方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a lead frame and a method for manufacturing the same.
[従来の技術とその課題]
リードフレームにICチップを実装する場合、ワイヤー
ボンディング精度及びインナーリードのボンダビリティ
−の問題から、インナーリードには所定面積を確保する
必要がある。一方、高密度実装及び高密度配線用のピン
数が多い半導体素子への要望が高まり、それに伴ってリ
ードフレームのり一部ピッチの短縮化が要求されている
。[Prior Art and its Problems] When mounting an IC chip on a lead frame, it is necessary to ensure a predetermined area for the inner leads due to wire bonding accuracy and bondability of the inner leads. On the other hand, there is an increasing demand for semiconductor elements with a large number of pins for high-density packaging and high-density wiring, and along with this, there is a demand for shortening the pitch of some lead frames.
従来のフォトリソグラフィー法によって多ピン用のリー
ドフレームを製造する場合、解像度の高い感光性レジス
ト樹脂を使用してマスクパターンの形成を行っている。When manufacturing a multi-pin lead frame by conventional photolithography, a mask pattern is formed using a photosensitive resist resin with high resolution.
しかしながら、多ピン用のリードフレームとして精度が
高いマスクパターンを用いても、現在のエツチング加工
技術ではパターン通りにエツチング処理をすることがで
きない。However, even if a highly accurate mask pattern is used for a multi-pin lead frame, current etching techniques cannot perform etching according to the pattern.
これは、既存のエツチング加工技術では、等方性の化学
反応によって金属の溶解除去を行うために、どうしても
横方向の広がり所謂サイドエッチあるいはアンダーカッ
トが生じてしまうからである。This is because existing etching techniques dissolve and remove metal through an isotropic chemical reaction, which inevitably causes lateral expansion, so-called side etch or undercut.
したがって、マスクパターンの精度を向上させてもエツ
チングの加工限界があるために、リードフレームの微細
化がなされない欠点がある。また、サイドエッチされた
リードフレームは強度が劣る欠点がある。Therefore, even if the precision of the mask pattern is improved, there is a limit to the etching process, so there is a drawback that the lead frame cannot be miniaturized. Additionally, side-etched lead frames have a disadvantage of poor strength.
このエツチング時のサイドエッチを抑える方法として、
特開昭57−16169号公報では、エツチングを施す
基体に垂直方向の遠心力を加えたり、エツチング最中に
端面に耐食層を形成することを開示している。また、特
開昭56−29672号公報では、酸化活性化された炭
素粒子の懸濁液を混合させたエツチング液を使用するこ
とを開示している。しかしながら、満足な結果が得られ
たものがないのが現状である。As a way to suppress side etching during etching,
JP-A-57-16169 discloses applying vertical centrifugal force to the substrate to be etched and forming a corrosion-resistant layer on the end surface during etching. Further, Japanese Patent Application Laid-Open No. 56-29672 discloses the use of an etching solution mixed with a suspension of oxidation-activated carbon particles. However, at present, no satisfactory results have been obtained.
さらに、リードフレームの多ビン化に伴ってリードフレ
ームのワイヤーボンディング領域確保が難しくなってき
ている。これは、一般にリードフレームのリード幅とリ
ード間隔は、1:1が望ましいとされ、多ピン化によっ
てリード間隔に伴って、リード幅も小さくなってきてい
るためである。Furthermore, with the increase in the number of lead frames, it has become difficult to secure a wire bonding area for the lead frame. This is because it is generally desirable that the lead width and lead spacing of a lead frame be 1:1, and as the number of pins increases, the lead width becomes smaller as the lead spacing increases.
多ビン化に対応しながら、しかもワイヤーボンディング
のために必要なリード幅を確保するためには、リード間
隔を通常よりも狭くしなければならない。一方、エツチ
ングを行うのに最適なり−、ド間隔は、リードフレーム
材の板厚の80%以上であるとされている。したがって
、リード幅が狭くなるとエツチング処理に悪影響を与え
る欠点を有する。In order to accommodate the increase in the number of bins and to ensure the lead width necessary for wire bonding, the lead spacing must be narrower than usual. On the other hand, it is said that the optimum distance for etching is 80% or more of the thickness of the lead frame material. Therefore, if the lead width becomes narrow, there is a drawback that it adversely affects the etching process.
本発明は、かかる点に鑑みてなされたものであり、微細
加工を施しても、充分な強度を持ち、しかも、充分なワ
イヤーボンディング領域を持つリドフレーム及びその製
造方法を提供することを目的とする。The present invention has been made in view of these points, and an object of the present invention is to provide a lid frame that has sufficient strength even after microfabrication and has a sufficient wire bonding area, and a method for manufacturing the same. do.
[課題を解決するための手段]
本発明は、半導体を搭載するためのマウント部と、該マ
ウント部の近傍に位置し、前記マウント部上の半導体素
子がボンディングによって電気的に接続されるインナー
リード部と、該インナーリード部と一体化していて、前
記インナーリード部を支持するアウターリード部とを具
備するリードフレームにおいて、インナーリード部のエ
ツチング端面に金属被着層を設けてインナーリード部の
上面を拡張したことを特徴とするリードフレームを提供
する。[Means for Solving the Problems] The present invention provides a mount portion for mounting a semiconductor, and an inner lead located near the mount portion to which a semiconductor element on the mount portion is electrically connected by bonding. and an outer lead part that is integrated with the inner lead part and supports the inner lead part, in which a metal adhesion layer is provided on the etched end surface of the inner lead part so that the upper surface of the inner lead part is Provided is a lead frame characterized by an expanded version of the lead frame.
また、本発明は、リードフレーム材にマスクパターンを
形成する工程と、マスクパターンが形成された該リード
フレーム材にエツチングを施してリードフレーム本体を
形成する工程と、該リードフレーム本体のインナーリー
ド部のエツチング端面に金属被着層を施してインナーリ
ード部の上面を拡張する工程とを具備するリードフレー
ムの製造方法を提供する。The present invention also provides a step of forming a mask pattern on a lead frame material, a step of etching the lead frame material on which the mask pattern is formed to form a lead frame body, and an inner lead portion of the lead frame body. Provided is a method for manufacturing a lead frame, comprising the step of expanding the upper surface of the inner lead portion by applying a metal adhesion layer to the etched end surface of the lead frame.
ここで、インナーリードに被着させる金属は、インナー
リードのボンダビリティ−を向上させるもので、且つ、
得られた金属被着層が一定の機械的強度を持ち、しかも
耐食性を持つものを選ぶ。Here, the metal coated on the inner lead is one that improves the bondability of the inner lead, and
The metal adhesion layer obtained has a certain level of mechanical strength and is corrosion resistant.
このようなものとして、A u s A g SS n
s半田等が挙げられる。また、これらの金属の被着方
法には、電気メツキ、無電解メツキ、蒸着、スパッタリ
ング等の通常の金属被着方法を使用することができる。As such, A u s A g SS n
Examples include solder. Further, as a method for depositing these metals, ordinary metal deposition methods such as electroplating, electroless plating, vapor deposition, and sputtering can be used.
また、金属被着層の厚みは、リード幅全体で約100な
いし120μmになるように設定する。Further, the thickness of the metal adhesion layer is set to be approximately 100 to 120 μm over the entire lead width.
これはワイヤーボンディング加工時に必要なボンディン
グ領域の幅が、約100ないし120μmであるためで
ある。実際の金属被着層の厚みは、リード幅を約60μ
mにするのがエツチングの加工限界であるので、約20
ないし30μmである。This is because the width of the bonding area required during the wire bonding process is about 100 to 120 μm. The actual thickness of the metal adhesion layer is approximately 60μ
The etching processing limit is approximately 20 m.
The thickness is between 30 μm and 30 μm.
[作用]
本発明のリードフレーム及びその製造方法によれば、リ
ードフレームのインナーリード部のエツチング端面に金
属被着層を設けているので、インナーリード部の上面が
拡張され、それによって充分なボンディング領域を確保
してワイヤボンディングの信頼性を向上することができ
る。[Function] According to the lead frame and its manufacturing method of the present invention, since the metal adhesion layer is provided on the etched end surface of the inner lead portion of the lead frame, the upper surface of the inner lead portion is expanded, thereby ensuring sufficient bonding. It is possible to secure the area and improve the reliability of wire bonding.
[実施例] 以下、本発明の一実施例を図面の簡単な説明する。[Example] Hereinafter, one embodiment of the present invention will be briefly described with reference to the drawings.
第1図(a)は、リードフレーム材の平面図である。ま
た、第1図(b)は、第1図(a)における1−1′で
切断した時の断面図である。FIG. 1(a) is a plan view of the lead frame material. Further, FIG. 1(b) is a sectional view taken along line 1-1' in FIG. 1(a).
図中10は、板厚150μmの42合金製のリードフレ
ーム材である。このリードフレーム材10上に感光性レ
ジスト樹脂12をスクリーン印刷によって所定のパター
ン印刷してマスクパターンの形成を行なった。第2図(
a)は、感光性レジスト樹脂パターン12の印刷後のリ
ードフレーム材の平面図である。また、第2図(b)は
、第2図(a)における2−2′で切断した時の断面図
である。10 in the figure is a lead frame material made of 42 alloy and having a plate thickness of 150 μm. A predetermined pattern of photosensitive resist resin 12 was printed on this lead frame material 10 by screen printing to form a mask pattern. Figure 2 (
a) is a plan view of the lead frame material after printing the photosensitive resist resin pattern 12; Further, FIG. 2(b) is a sectional view taken along line 2-2' in FIG. 2(a).
その後、感光性レジスト樹脂パターン印刷後のリードフ
レーム材をエツチングして、リードフレーム本体14を
作成した。この時のリードフレーム本体の平面図、及び
その断面図をそれぞれ第3図(a、)、第3図(b)に
示す。Thereafter, the lead frame material after the photosensitive resist resin pattern was printed was etched to create a lead frame body 14. A plan view and a sectional view of the lead frame main body at this time are shown in FIGS. 3(a) and 3(b), respectively.
次に、得られたリードフレーム本体14の上面にワイヤ
ーボンディング領域確保のために厚さおよそ20μmの
銀メツキを施して金属被着層16を設け、リードフレー
ム本体14の上面を拡大した。なお、この銀メツキ工程
は、前処理、下地メツキ、置換防止処理、銀メツキ、下
地の剥離、及び水洗・乾燥をこの順序で行った。ここで
、下地メツキとは、リードフレーム材とメツキ金属との
濡れ性を向上させるために行う処理であり、具体的に、
(:uSNi、5n−Ni、Pb−8n等の金属又は合
金が用いられる。この時被着させる厚みは、通常0.1
μm程度のところ数μmにする。Next, the top surface of the lead frame body 14 obtained was plated with silver to a thickness of about 20 μm to provide a metal adhesion layer 16 in order to secure a wire bonding area, and the top surface of the lead frame body 14 was enlarged. In this silver plating step, pretreatment, base plating, substitution prevention treatment, silver plating, base peeling, and washing and drying were performed in this order. Here, base plating is a process performed to improve the wettability between the lead frame material and the plating metal, and specifically,
(Metals or alloys such as uSNi, 5n-Ni, Pb-8n, etc. are used. The thickness of the deposit is usually 0.1
From about μm to several μm.
また、銀メツキ工程においては、厚付けの被着を行うた
めに電流密度を高くして、且つ処理時間を長くして処理
を行う。この時のリードフレーム本体の平面図、及びそ
の断面図をそれぞれ第4図(a)、第4図(b)に示す
。Further, in the silver plating process, the current density is increased and the processing time is increased in order to achieve thick deposition. A plan view and a sectional view of the lead frame main body at this time are shown in FIGS. 4(a) and 4(b), respectively.
このようにして得られたリードフレームは、充分なワイ
ヤーボンディング領域を持ち、且つ、充分な強度を持つ
ものであった。The lead frame thus obtained had a sufficient wire bonding area and sufficient strength.
[発明の効果]
本発明によれば、充分なボンディング領域を持ち、しか
も、充分な強度を有するリードフレームを得ることがで
きる。[Effects of the Invention] According to the present invention, a lead frame having a sufficient bonding area and sufficient strength can be obtained.
第1図(a)は、本発明の一実施例に使用されるリード
フレーム材の平面図、第1図(b)は、第1図(a)に
おける1−1′で切断した時の断面図、第2図Ca)は
、リードフレーム材上に感光性レジネト樹脂パターンを
印刷した後のリードフレーム材の平面図、第2図(b)
は、第2図(a)における2−2′で切断した時の断面
図、第3図(a)は、エツチング後のリードフレーム本
体の平面図、第3図(b)は、第3図(a)における3
−3′で切断した時の断面図、第4図は、金属被着処理
後のリードフレーム本体の平面図、第4図(b)は、第
4図(a)における4−4′で切断した時の断面図であ
る。
10・・・リードフレーム材、12・・・感光性レジス
ト樹脂パターン、14・・・リードフレーム本体、16
・・・金属被着層。
出願人代理人 弁理士 鈴江武彦
第1図(a)
第1図(b)
第2図(a)
第2図(b)
第3図(a)
第3図(b)
第4図(a)
第4図(b)FIG. 1(a) is a plan view of a lead frame material used in an embodiment of the present invention, and FIG. 1(b) is a cross section taken along line 1-1' in FIG. 1(a). Figure 2 (Ca) is a plan view of the lead frame material after the photosensitive resin pattern has been printed on the lead frame material, and Figure 2 (b) is
3(a) is a plan view of the lead frame body after etching, and FIG. 3(b) is a sectional view taken along 2-2' in FIG. 2(a). 3 in (a)
4 is a plan view of the lead frame body after metal adhesion treatment, and FIG. 4(b) is a sectional view taken at 4-4' in FIG. 4(a). FIG. 10... Lead frame material, 12... Photosensitive resist resin pattern, 14... Lead frame body, 16
...Metal adhesion layer. Applicant's representative Patent attorney Takehiko Suzue Figure 1 (a) Figure 1 (b) Figure 2 (a) Figure 2 (b) Figure 3 (a) Figure 3 (b) Figure 4 (a) Figure 4(b)
Claims (2)
ト部の近傍に位置し、前記マウント部上の半導体素子が
ボンディングによって電気的に接続されるインナーリー
ド部と、該インナーリード部と一体化していて、前記イ
ンナーリード部を支持するアウターリード部とを具備す
るリードフレームにおいて、インナーリード部のエッチ
ング端面に金属被着層を設けてインナーリード部の上面
を拡張したことを特徴とするリードフレーム。(1) A mount part for mounting a semiconductor, an inner lead part located near the mount part and to which the semiconductor element on the mount part is electrically connected by bonding, and integrated with the inner lead part. and an outer lead portion supporting the inner lead portion, wherein a metal adhesion layer is provided on the etched end surface of the inner lead portion to expand the upper surface of the inner lead portion. .
程と、マスクパターンが形成された該リードフレーム材
にエッチングを施してリードフレーム本体を形成する工
程と、該リードフレーム本体のインナーリード部のエッ
チング端面に金属被着層を施してインナーリード部の上
面を拡張する工程とを具備するリードフレームの製造方
法。(2) A step of forming a mask pattern on a lead frame material, a step of etching the lead frame material on which the mask pattern is formed to form a lead frame body, and an etching end face of an inner lead portion of the lead frame body. A method for manufacturing a lead frame, comprising the step of expanding the upper surface of the inner lead part by applying a metal adhesion layer to the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7144989A JPH02250363A (en) | 1989-03-23 | 1989-03-23 | Leadframe and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7144989A JPH02250363A (en) | 1989-03-23 | 1989-03-23 | Leadframe and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02250363A true JPH02250363A (en) | 1990-10-08 |
Family
ID=13460877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7144989A Pending JPH02250363A (en) | 1989-03-23 | 1989-03-23 | Leadframe and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250363A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193050A (en) * | 1981-05-22 | 1982-11-27 | Toshiba Corp | Lead frame and manufacture thereof |
-
1989
- 1989-03-23 JP JP7144989A patent/JPH02250363A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193050A (en) * | 1981-05-22 | 1982-11-27 | Toshiba Corp | Lead frame and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656855A (en) | Lead frame and method for manufacturing same | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| JPH0846116A (en) | Lead frame and manufacturing method thereof | |
| US5354422A (en) | Process for producing leadframe material for semiconductor | |
| JP3983930B2 (en) | Circuit member manufacturing method | |
| JPH09283925A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001118872A (en) | Method of forming bump | |
| US6576541B2 (en) | Method and structure for producing bumps on an IC package substrate | |
| JPH02250363A (en) | Leadframe and its manufacture | |
| JP3349166B2 (en) | Circuit board | |
| JPH02250364A (en) | Leadframe and its manufacture | |
| JP2717835B2 (en) | Method for manufacturing semiconductor device | |
| JP2717198B2 (en) | Method of forming bumps on printed wiring board | |
| JPH08316392A (en) | Lead frame manufacturing method and lead frame | |
| JP3065415B2 (en) | Lead frame and manufacturing method thereof | |
| JPH07231062A (en) | Lead frame processing method | |
| JPH07231061A (en) | Lead frame processing method | |
| JP2717199B2 (en) | Method of forming bump on film carrier | |
| JP4038985B2 (en) | Tape carrier for semiconductor devices | |
| JP2727870B2 (en) | Film carrier tape and method of manufacturing the same | |
| JPS62154658A (en) | Manufacture of lead frame for semiconductor device | |
| JPH1168271A (en) | High purity copper wiring board | |
| JP2000031612A (en) | Wiring board | |
| JP2715578B2 (en) | Manufacturing method of copper wiring ceramic substrate | |
| JPH01147848A (en) | Manufacturing method of IC lead frame |