JPH02250366A - Leadframe for outer lead with soldering material - Google Patents
Leadframe for outer lead with soldering materialInfo
- Publication number
- JPH02250366A JPH02250366A JP1070448A JP7044889A JPH02250366A JP H02250366 A JPH02250366 A JP H02250366A JP 1070448 A JP1070448 A JP 1070448A JP 7044889 A JP7044889 A JP 7044889A JP H02250366 A JPH02250366 A JP H02250366A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- tips
- solder material
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、サイドプレイズド型セラミック半導体装置に
使用されるアウターリード用リードフレームに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a lead frame for outer leads used in a side-raised ceramic semiconductor device.
[従来の技術]
高信頼性ICのセラミック半導体装置として第3図に示
す型のものが使用されている。このセラミック半導体装
置では、半導体チップと外部との間で電気信号の導通を
行う金属製のアウターリード10が、Ag合金等のソル
ダー材によってセラミックパッケージ12の側面に接合
されている。[Prior Art] A ceramic semiconductor device of the type shown in FIG. 3 is used as a highly reliable IC ceramic semiconductor device. In this ceramic semiconductor device, a metal outer lead 10 that conducts electrical signals between the semiconductor chip and the outside is bonded to the side surface of a ceramic package 12 using a solder material such as an Ag alloy.
アウターリード10の接合方法としては、第4図、第5
図に示すようにアウターリード10をリードフレーム1
4の形にし、さらに各リードの先端にソルダー材16を
クラッドしたものを用意し、セラミックパッケージ12
に位置合せして重ね、溶融させて接合する方法が用いら
れていた。The method of joining the outer lead 10 is shown in FIGS. 4 and 5.
As shown in the figure, connect the outer lead 10 to the lead frame 1.
A ceramic package 12 is prepared by cladding the tip of each lead with solder material 16.
The method used was to align the parts, overlap them, fuse them, and join them.
[発明が解決しようとする課題]
しかし、アウターリード用リードフレームのセラミック
パッケージに対する重ね合わせが難しく、結線不良が発
生しやすいという問題があった。[Problems to be Solved by the Invention] However, there has been a problem in that it is difficult to overlap the lead frame for outer leads with respect to the ceramic package, and connection defects are likely to occur.
特に、近年、電子デバイスの小型化・高密度化に件いリ
ードフレーム材の薄物化が進むにつれて、この問題が注
目されてきた。In particular, in recent years, this problem has attracted attention as lead frame materials have become thinner due to the miniaturization and higher density of electronic devices.
具体的には、例えば、厚さ0.07mmのフレ−ム材も
使用されている。又、リード幅、リードピッチも狭くな
り、リード幅0.2mmのフレーム材も使用されている
。このように薄物化・細幅化したリードでは、接合ハン
ドリング時にリード先端部が変形することが大きなrr
tu点となっている。Specifically, for example, a frame material having a thickness of 0.07 mm is also used. In addition, the lead width and lead pitch have become narrower, and frame materials with a lead width of 0.2 mm are now being used. With such thinner and narrower leads, the tip of the lead may be deformed during bonding and handling, resulting in a large rr.
It is the tu point.
このようなリード先端部の変形は、リード先端部が互い
に離れていて不揃いに動きやすいからであり、リード先
端部を互いに連結できれば、リード先端部の変形を防止
できることが分かった。This deformation of the lead tips is due to the fact that the lead tips are separated from each other and tend to move unevenly, and it has been found that if the lead tips can be connected to each other, deformation of the lead tips can be prevented.
従って、プラスチックパッケージに使用されているリー
ドフレーム材では、ポリイミドテープをリードに接着さ
せてリード変形を防止するテーピングが行われている。Therefore, lead frame materials used in plastic packages are taped to prevent lead deformation by adhering polyimide tape to the leads.
しかし、このようなテーピングは、リードフレーム材が
プラスチックパッケージのように覆われないでバラゲー
ジ外部に露出するセラミックパッケージでは許されない
ことであった。However, such taping is not allowed in ceramic packages where the lead frame material is exposed outside the package without being covered like in plastic packages.
本発明は、前述のような課題を解決し、リードとセラミ
ックパッケージとの接合におけるリードの変形を防止す
るために、リード先端部を細長いテープ状のソルダー材
で固定し、高密度・小型セラミックパッケージへの高精
度接合を可能にすることを目的としている。The present invention solves the above-mentioned problems and prevents deformation of the leads during bonding between the leads and the ceramic package by fixing the lead tips with a long and thin tape-shaped solder material, thereby creating a high-density, small-sized ceramic package. The purpose is to enable high-precision joining to.
[課題を解決するための手段]
サイドブレイズド型セラミック半導体装置に使用される
本発明のアウターリード用リードフレームは、複数のリ
ードの各リード先端部が細長いテープ状のソルダー材に
よって互いに固定され、不揃いな動きが見られないよう
になっている。[Means for Solving the Problems] In the outer lead lead frame of the present invention used in a side-brazed ceramic semiconductor device, each lead tip of a plurality of leads is fixed to each other by an elongated tape-shaped solder material, Irregular movements are no longer visible.
[作用]
上記のように構成されたリードフレームのリード先端部
にはAuメツキ等のメツキ処理が施されている。そして
、その上に細長いテープ状のソルダー材が取り付けられ
るが、この取り付けはリードフレームを静置してできる
ので、ソルダー材の取り付けに際しリード先端部が乱れ
て変形することはない。[Function] The lead ends of the lead frame configured as described above are plated with Au or the like. Then, a long and narrow tape-shaped solder material is attached thereto, but since this attachment can be done by leaving the lead frame stationary, the tip ends of the leads will not be disturbed or deformed when the solder material is attached.
このようにソルダー材を固定手段として活用した本発明
のリードフレームは、411I長いテープ状のソルダー
材でリード先端部が一列に並んで互いに固定された構造
になっているため、リード先端部が不揃いに動くことが
ない、従って、接合ハンドリングがなめらかに行われる
ので、リード変形が防止できる。In this way, the lead frame of the present invention that utilizes solder material as a fixing means has a structure in which the lead tips are lined up and fixed to each other using 411I long tape-shaped solder material, so that the lead tips may not be aligned. Therefore, joint handling is performed smoothly, and lead deformation can be prevented.
さらに、本発明のリードフレームは、セラミックパッケ
ージに接合するとき、リード先端部の位置決めが正確に
行える。従って、接合ソルダリング時にはセラミックパ
ッケージのリード接合部のみにメタライズ処理を施すこ
とができ、接合部が融点以上に加熱されたとき、溶融し
たソルダー材はリード接合部のみに溶着されることにな
る。Furthermore, the lead frame of the present invention allows accurate positioning of the lead tips when bonded to a ceramic package. Therefore, during joint soldering, metallization can be applied only to the lead joints of the ceramic package, and when the joints are heated above their melting point, the molten solder material is welded only to the lead joints.
こうして接合された後のアウターリードは、各リードが
分離した状態を維持でき、その目的である電気信号の導
通を完全に達成できる。After the outer leads are joined in this manner, each lead can maintain a separated state, and the purpose of conducting the electrical signals can be completely achieved.
[実施例]
厚さ0.1mmのリードフレーム用Fe−N1−Co合
金(コバール)をエツチング加工して、@20mm、長
さ100mmの第1因、第2図に示す形状のサイドブレ
イズド型リードフレーム14を得た。このリードフレー
ム14のアウターリード10のリード先端部幅は0.3
mmであった。[Example] A Fe-N1-Co alloy (Kovar) for a lead frame with a thickness of 0.1 mm was etched to form a side blazed type with a diameter of 20 mm and a length of 100 mm as shown in Fig. 2. A lead frame 14 was obtained. The lead tip width of the outer lead 10 of this lead frame 14 is 0.3
It was mm.
このリードフレーム14に厚さ3μmのAgメツキを施
した。This lead frame 14 was plated with Ag to a thickness of 3 μm.
次に、アウターリード接合用にA g / 28 Cu
合金(融点780℃)のろう材すなわちソルダー材16
を厚さ0.2mmの細長いテープ状に加工した後、リー
ド先端部に整合するように94mmの長さにカッティン
グした。Next, A g/28 Cu was used for outer lead joining.
Alloy (melting point 780°C) brazing material or solder material 16
The tape was processed into a long and thin tape with a thickness of 0.2 mm, and then cut into a length of 94 mm to match the tip of the lead.
第1図、第2図に示すように、ソルダー材16をリード
フレーム14のリード10の先端部に重ね合せた後、不
活性ガス中で、250〜300℃、30〜50g/mr
d、15〜20秒の条件で熱圧着し、第1図に示すよう
に、ソルダー材16を取り付けた一体型のリードフレー
ム14を得た。尚、この熱圧着においてソルダー材16
にめだった外形の崩れはなかった。As shown in FIGS. 1 and 2, after overlapping the solder material 16 on the tips of the leads 10 of the lead frame 14, the solder material 16 is heated at 250 to 300°C and 30 to 50 g/mr in an inert gas.
d, thermocompression bonding was carried out for 15 to 20 seconds to obtain an integrated lead frame 14 with solder material 16 attached, as shown in FIG. In addition, in this thermocompression bonding, the solder material 16
There was no noticeable deformation.
一方、ろう付は部のみにメタライズ処理を施したセラミ
ックパッケージ(図示せず)を用意し、本発明によるA
g合金ソルダー材付きリードフレーム14を当該セラミ
ックパッケージの側面に位!合わせし、還元雰囲気中で
850℃まで加熱し、Ag合金ソルダー材16を溶融さ
せ、アウターリード10とセラミックパッケージを接合
させ、側面にリードを持つ良好な高信頼性サイドブレイ
ズド型セラミック半導体装置を得た。この接合ハンドリ
ング時にアウターリード10の変形がなく、半導体装置
の品質が向上した。On the other hand, for brazing, a ceramic package (not shown) which has been metallized only on the part is prepared, and A according to the present invention is used.
Place the lead frame 14 with g-alloy solder material on the side of the ceramic package! They are combined and heated to 850° C. in a reducing atmosphere to melt the Ag alloy solder material 16 and join the outer leads 10 and the ceramic package to produce a highly reliable side-brazed ceramic semiconductor device with leads on the side surfaces. Obtained. There was no deformation of the outer lead 10 during this bonding and handling, and the quality of the semiconductor device was improved.
本発明では、Ag合金ソルダー材のみならず、Au合金
ソルダー材、pb金合金、各種の合金ソルダー材に関し
ても同様の加工が得られた。In the present invention, similar processing was obtained not only for Ag alloy solder materials, but also for Au alloy solder materials, PB gold alloys, and various alloy solder materials.
[発明の効果]
本発明は、以上説明したように構成されているので、以
下に記載されるような効果を奏する。[Effects of the Invention] Since the present invention is configured as described above, it produces effects as described below.
(1)小型化・高密度化の進んだサイドブレイズド型セ
ラミック半導体装置においてリードフレーム材が薄物化
・狭幅化した場合にも、リード変形防止の効果が極めて
大きい。(1) Even when the lead frame material becomes thinner and narrower in side-brazed ceramic semiconductor devices that are becoming smaller and more dense, the effect of preventing lead deformation is extremely large.
(2)ソルダー材とリードフレームが一体化しており、
組立工程での歩留向上・工数削減が達成できる。(2) The solder material and lead frame are integrated,
It is possible to improve yield and reduce man-hours in the assembly process.
第1図は、本発明にがかるアウターリード用リードフレ
ームの平面図である。
第2図は、第1図のアウターリード用リードフレームの
側面図である。
第3図は、本発明にかかるアウターリード用リードフレ
ームを使用しうる型のセラミック半導体装置の斜視図で
ある。
第4図は、従来のアウターリード用リードフレームの平
面図である。
第5図は、第3図のアウターリード用リードフレームの
側面図である。
(この頁以下余白)
図中、参照数字は次のものを表す。
10・ ・ ・リード、
12・・・セラミックパッケージ、
14・・・リードフレーム、
16・・・ソルダー材、FIG. 1 is a plan view of a lead frame for outer leads according to the present invention. 2 is a side view of the outer lead lead frame of FIG. 1. FIG. FIG. 3 is a perspective view of a type of ceramic semiconductor device that can use the lead frame for outer leads according to the present invention. FIG. 4 is a plan view of a conventional lead frame for outer leads. 5 is a side view of the outer lead lead frame of FIG. 3. FIG. (Left space on this page) In the figure, reference numbers represent the following: 10... Lead, 12... Ceramic package, 14... Lead frame, 16... Solder material,
Claims (1)
複数のリードを有するアウターリード用リードフレーム
であって、各リードの先端が細長いテープ状のソルダー
材によって互いに固定されていることを特徴とする、ソ
ルダー材付きアウターリード用リードフレーム。Used in side blazed ceramic semiconductor devices,
1. A lead frame for outer leads having a plurality of leads, characterized in that the tips of each lead are fixed to each other with elongated tape-shaped solder material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070448A JPH02250366A (en) | 1989-03-24 | 1989-03-24 | Leadframe for outer lead with soldering material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070448A JPH02250366A (en) | 1989-03-24 | 1989-03-24 | Leadframe for outer lead with soldering material |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02250366A true JPH02250366A (en) | 1990-10-08 |
Family
ID=13431795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070448A Pending JPH02250366A (en) | 1989-03-24 | 1989-03-24 | Leadframe for outer lead with soldering material |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250366A (en) |
-
1989
- 1989-03-24 JP JP1070448A patent/JPH02250366A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284796A (en) | Process for flip chip connecting a semiconductor chip | |
| KR100322825B1 (en) | Semiconductor device | |
| JPH0626227B2 (en) | How to attach a semiconductor chip | |
| JPH02250366A (en) | Leadframe for outer lead with soldering material | |
| JP3086086B2 (en) | How to join lead pins to circuit terminals | |
| JPS60134444A (en) | Formation for bump electrode | |
| JPH02250365A (en) | Leadframe for outer lead with soldering mateiral | |
| JPH0239448A (en) | Film carrier tape | |
| JP2623952B2 (en) | Integrated circuit package | |
| JP2531636B2 (en) | Thermal head | |
| JPH11111737A (en) | Semiconductor device | |
| JPH01128532A (en) | Manufacture of semiconductor device | |
| JPH04127547A (en) | Lsi mounting structure | |
| JPH07201928A (en) | Film carrier and semiconductor device | |
| JP2537630B2 (en) | Method for manufacturing semiconductor device | |
| JP3263256B2 (en) | Semiconductor device, insulating film of semiconductor device, and method of mounting semiconductor device | |
| JP2848373B2 (en) | Semiconductor device | |
| JPH03256352A (en) | Semiconductor device | |
| JPS63155110A (en) | Optical coupling device and its manufacture | |
| JPS615593A (en) | Light emission electronic device and its manufacture | |
| JPH0140514B2 (en) | ||
| JPH10209212A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1022605A (en) | How to mount hybrid electronic components on a board | |
| JPH01198039A (en) | Manufacture of electronic circuit device | |
| JP2001015666A (en) | Semiconductor device and manufacturing method thereof |