JPH02250595A - 障害情報収集方式 - Google Patents

障害情報収集方式

Info

Publication number
JPH02250595A
JPH02250595A JP7326589A JP7326589A JPH02250595A JP H02250595 A JPH02250595 A JP H02250595A JP 7326589 A JP7326589 A JP 7326589A JP 7326589 A JP7326589 A JP 7326589A JP H02250595 A JPH02250595 A JP H02250595A
Authority
JP
Japan
Prior art keywords
signal path
processor
division signal
memory circuit
fault information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7326589A
Other languages
English (en)
Other versions
JP2734613B2 (ja
Inventor
Yasuhiro Watanabe
康弘 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1073265A priority Critical patent/JP2734613B2/ja
Publication of JPH02250595A publication Critical patent/JPH02250595A/ja
Application granted granted Critical
Publication of JP2734613B2 publication Critical patent/JP2734613B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、障害情報収集方式に関し、特に障害情報を蓄
積するメモリ回路への障害情報の書込制御を行う障害情
報収集方式に関する。
(従来技術) 従来、この種の障害情報収集方式における障害情報収集
回路1は、第3図に示されるように、プロセッサ2、内
部バス3、メモリ回路4、制御回路105、クロック1
II6および検出回路7から構成されていた。第3図に
おいて、第1の障害監視点14および第Nの障害監視点
15にて検出された障害情報は、クロック源6に接続す
るクロック供給*13により各障害監視点へクロックが
供給され、各障害監視点に予め与えられたタイミングで
時分割信号路12へ送出される0時分割体号路12上で
の障害情報は第3図中の時分割信号112の如く多重化
されたデジタル信号となる1時分割体号路12はメモリ
回路4と接続するが、時分割信号112は、クロック源
6で発生したクロックと同期して制御回路105で作成
されたアドレス信号および書込信号により、メモリ回路
4の定められたアドレスに書き込まれる。プロセッサ2
は内部バス3を介してメモリ回路4に書き込まれている
障害情報を読み出すことができる。この時、プロセッサ
2から出力される読出信号は内部バス3を介して制御回
路105へ入力され、クロック源6から入力されるクロ
ックと同期されてメモリ回路4へ入力される。またクロ
ック源6のクロックは、検出回路7で故障検出され、プ
ロセッサ2は、内部バス3を介して検出回路7よりクロ
ック故障を読み出す。
(発明が解決しようとする課題) 上述した従来の障害情報収集方式では、各障害監視点か
らの障害情報は常時メモリ回路に書き込まれるため、プ
ロセッサが障害情報を読み出す前に障害情報が書き換え
られた場合、プロセッサは障害の有無を確認できないと
いう欠点があつた。
また時分割信号路の異常はクロック断のみで判定される
ため、時分割信号路自体に異常が発生し、誤った障害情
報がメモリ回路に書き込まれるという欠点があった。
(!illを解決するための手段) 本発明の障害情報収集方式は、各障害監視点およびプロ
セッサ間に時分割信号路を設け、時分割信号路とプロセ
ッサとはメモリ回路を介して接続する構成とし、時分割
信号路の障害情報の有無を監視してメモリ回路への書き
込みを制御しかつ時分割信号路自体の障害を検出し、メ
モリ回路への書き込みを制御する制御回路を有している
(実施例) 次に、本発明を実施例について図面を参照して説明する 第1図は本発明の1実施例に係る障害情報監視システム
のブロック図である。障害情報収集回路1はプロセッサ
2、内部バス3、メモリ回路4、制御回路5、クロック
B6および検出回路7から構成され、制御回路5は書込
制御回路8、続出パルス発生回路16、時分割信号路異
常検出回路9、障害情報有無検出回路1’ Oおよび書
込パルス発生回路11で構成されている。
第1の障害監視点14および第Nの障害監視点15にて
検出された障害情報は、クロック源6に接続するクロッ
ク供給線13により各障害監視点へクロックが供給され
、各障害監視点に予め与えられたタイミングで時分割信
号路12へ送出される。このときの時分割信号路12上
での障害情報は第2図で示される。第2図の時分割信号
は各障害監視点から出力される障害情報から成るが、−
方、この障害情報は時分割信号路チエツクビット、障害
情報有無ビット、および障害内容から構成される。障害
情報が障害情報収集回路1に到達すると、まず、時分割
信号路異常検出回路9に入力され、前記時分割信号路チ
エツクビットがチエツクされる0時分割信号路12に異
常が検出されると、書込禁止信号が時分割信号路異常検
出回路9から出力され、書込制御回路8へ達し、クロッ
ク源6からのクロックより書込パルス発生回路11で発
生した書込パルスはメモリ回路4へ入力できない。
プロセッサ2は内部バス3を介して時分割信号路異常検
出回路9のチエツク結果を読み出し、異常を発見するこ
とができる0時分割信号路12に異常がない場合、障害
情報有無検出回路10で障害情報中の障害情報有無ビッ
トがチエツクされ、障害情報が無いとき、書込禁止信号
が障害情報有無検出回路10から出力され、書込制御回
路8へ達し、メモリ回路4へ書込パルスが入力されない
二のようにして、時分割信号路12の異常の場合および
障害情報がない場合には・、メモリ回路4への書き込み
が禁止される。プロセッサ2は、続出パルス発生回路1
6においてクロック源6からのクロックで同期した続出
パルスによりメモリ回路4から内部バス3を介して障害
情報を読み出す。
(発明の効果) 以上説明したように本発明は、時分割信号路の障害情報
の有無の監視および時分割信号の異常の監視を行い、メ
モリ回路への書き込みを制御’Hすることにより、プロ
セッサが誤った障害情報を読み出すことを禁止できる効
果がある。
【図面の簡単な説明】
第1図は本発明の障害情報収集方式を用いる場合の障害
情報監視システムの実施例を示すブロック図、第2図は
第1図の時分割信号を示す図、第3図は従来の障害情報
監視システムの1例を示すブロック図である。 1・・・障害情報収集回路、2・・・プロセッサ、3・
・・内部バス、4・・・メモリ断路、5・・・制御回路
、6・・・クロック源、7・・・検出回路、8・・・書
込制御回路、 9・・・時分割信号路異常検出回路、 10・・・障害情報有無検出回路、 11・・・書込パルス発生回路、 12・・・時分割信号路、13・・・クロック供給線、
14.15・・・障害監視点、 16・・・続出パルス発生回路、 112・・・時分割信号。 代理人 弁理士 染 川 利 吉

Claims (1)

    【特許請求の範囲】
  1. 多数の障害監視点をプロセッサが監視するシステムにお
    いて、各障害監視点およびプロセッサ間に時分割信号路
    を設け、前記時分割信号路と前記プロセッサとはメモリ
    回路を介して接続する構成とし、前記時分割信号路の障
    害情報の有無を監視して前記メモリ回路への書き込みを
    制御しかつ時分割信号路自体の障害を検出し、前記メモ
    リ回路への書き込みを制御する制御回路を有することを
    特徴とする障害情報収集方式。
JP1073265A 1989-03-24 1989-03-24 障害情報収集方式 Expired - Lifetime JP2734613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1073265A JP2734613B2 (ja) 1989-03-24 1989-03-24 障害情報収集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1073265A JP2734613B2 (ja) 1989-03-24 1989-03-24 障害情報収集方式

Publications (2)

Publication Number Publication Date
JPH02250595A true JPH02250595A (ja) 1990-10-08
JP2734613B2 JP2734613B2 (ja) 1998-04-02

Family

ID=13513169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1073265A Expired - Lifetime JP2734613B2 (ja) 1989-03-24 1989-03-24 障害情報収集方式

Country Status (1)

Country Link
JP (1) JP2734613B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57171893A (en) * 1981-04-15 1982-10-22 Matsushita Electric Works Ltd Interface for time division multiple remote control system
JPS57171895A (en) * 1981-04-15 1982-10-22 Matsushita Electric Works Ltd Time division remote monitoring control device
JPS6424653A (en) * 1987-07-21 1989-01-26 Fujitsu Ltd Backup system for pos system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57171893A (en) * 1981-04-15 1982-10-22 Matsushita Electric Works Ltd Interface for time division multiple remote control system
JPS57171895A (en) * 1981-04-15 1982-10-22 Matsushita Electric Works Ltd Time division remote monitoring control device
JPS6424653A (en) * 1987-07-21 1989-01-26 Fujitsu Ltd Backup system for pos system

Also Published As

Publication number Publication date
JP2734613B2 (ja) 1998-04-02

Similar Documents

Publication Publication Date Title
US3882455A (en) Configuration control circuit for control and maintenance complex of digital communications system
JPH02250595A (ja) 障害情報収集方式
JPH0588926A (ja) 監視制御系の自動切替回路
JPS6236270B2 (ja)
JP2946541B2 (ja) 二重化制御システム
JPS629442A (ja) 誤り検出回路
JPH0720170B2 (ja) インタ−フェ−ス装置
JPS6373350A (ja) 転送装置
JPS6184136A (ja) スリツプ制御回路
JPS5840674A (ja) マイクロコンピュ−タの異常判定方法
JPS5872226A (ja) クロツク切替え回路
JPH037177B2 (ja)
JP2720527B2 (ja) 二重化制御回路
JP2774595B2 (ja) Cpuシステムの動作監視装置
JPS62182960A (ja) 入出力制御装置の接続検知装置
KR920003158A (ko) 신뢰성이 높은 계산기 시스템
JPS62252235A (ja) 回線切替え装置
JPH03179533A (ja) ソフトウェアの処理能力評価用回路
JPH04128939A (ja) マイクロコンピュータ
JPS61218293A (ja) メモリ異常書込み検出方式
JPH08195728A (ja) 通信装置の監視システム
JPH02271449A (ja) バス障害検出方式
JPS61151770A (ja) シ−ケンスチエツク回路
JPS62296217A (ja) 周辺制御装置
JPH01293035A (ja) タイムスロット・カウンタ動作確認回路