JPH02250629A - 半導体保護回路装置 - Google Patents
半導体保護回路装置Info
- Publication number
- JPH02250629A JPH02250629A JP1071095A JP7109589A JPH02250629A JP H02250629 A JPH02250629 A JP H02250629A JP 1071095 A JP1071095 A JP 1071095A JP 7109589 A JP7109589 A JP 7109589A JP H02250629 A JPH02250629 A JP H02250629A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fuse
- protection circuit
- protection
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000001681 protective effect Effects 0.000 title abstract description 14
- 238000007664 blowing Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体保護回路装置に関するものである。
従来の技術
以下、従来の半導体保護回路装置について図面を参照し
ながら説明する。
ながら説明する。
第２図は従来の半導体集積回路に使用されている半導体
保護回路装置の回路図を示したものである。第２図にお
いて、保護回路接続パッド１は保護抵抗２を介してプラ
ス・サージ保護用ダイオード３のアノードとマイナス・
サージ保護用ダイオード４のカソードに接続されるとと
もに、さらに、保護抵抗５を介して内部回路６に接続さ
れている。
保護回路装置の回路図を示したものである。第２図にお
いて、保護回路接続パッド１は保護抵抗２を介してプラ
ス・サージ保護用ダイオード３のアノードとマイナス・
サージ保護用ダイオード４のカソードに接続されるとと
もに、さらに、保護抵抗５を介して内部回路６に接続さ
れている。
このように、従来の半導体集積回路に使用されている半
導体保護回路装置では、プラス・サージ電圧に対する保
護ダイオード３、マイナス・サージ電圧に対する保護ダ
イオード４と保護抵抗２，５とからなる保護回路７を使
用しているが、この保護回路７を内部回路６から切り離
すことができなかった。このため、内部回路６に対して
保護回路７が寄生抵抗、寄生容量として常時接続された
回路になっていた。
導体保護回路装置では、プラス・サージ電圧に対する保
護ダイオード３、マイナス・サージ電圧に対する保護ダ
イオード４と保護抵抗２，５とからなる保護回路７を使
用しているが、この保護回路７を内部回路６から切り離
すことができなかった。このため、内部回路６に対して
保護回路７が寄生抵抗、寄生容量として常時接続された
回路になっていた。
発明が解決しようとする課題
このような従来の半導体集積回路の半導体保護回路装置
の構成では、保護回路７が内部回路６と常時接続されて
いるため、内部回路６の動作および特性への影響を少な
くするためには保護回路６を構成するダイオード３，４
や抵抗２，５の定数に制限があり、保護回路６の機能が
不十分な場合があった。また、高周波回路や入力容量、
入力抵抗が問題となる場合には保護回路を設けることが
できないという問題や半導体集積回路の包装、運搬、取
扱いなどに特別の配慮をする必要があるという問題もあ
った。
の構成では、保護回路７が内部回路６と常時接続されて
いるため、内部回路６の動作および特性への影響を少な
くするためには保護回路６を構成するダイオード３，４
や抵抗２，５の定数に制限があり、保護回路６の機能が
不十分な場合があった。また、高周波回路や入力容量、
入力抵抗が問題となる場合には保護回路を設けることが
できないという問題や半導体集積回路の包装、運搬、取
扱いなどに特別の配慮をする必要があるという問題もあ
った。
本発明は、上記従来の問題を解決するもので、回路定数
の制限をなくして十分な保護回路機能を実現でき、また
、高周波回路や入力容量、入力抵抗が問題となる場合で
あっても保護回路を設けることのできる半導体保護回路
装置を提供することを目的とするものである。
の制限をなくして十分な保護回路機能を実現でき、また
、高周波回路や入力容量、入力抵抗が問題となる場合で
あっても保護回路を設けることのできる半導体保護回路
装置を提供することを目的とするものである。
課題を解決するための手段
上記課題を解決するために本発明の半導体保護回路装置
は、内部回路を保護する保護回路と、前記内部回路への
信号の入出力のためのワイヤーボンド用の接続パッドを
備えた半導体集積回路装置であって、前記内部回路をヒ
ユーズを介して前記保護回路に接続するとともに、前記
ヒユーズ溶断のためのワイヤーボンド用の接続パッドに
接続したものである。
は、内部回路を保護する保護回路と、前記内部回路への
信号の入出力のためのワイヤーボンド用の接続パッドを
備えた半導体集積回路装置であって、前記内部回路をヒ
ユーズを介して前記保護回路に接続するとともに、前記
ヒユーズ溶断のためのワイヤーボンド用の接続パッドに
接続したものである。
作用
上記構成により、保護回路と保護される内部回路との間
をヒユーズで接続しており、このヒユーズは外部から接
続パッド間で電流を流すことにより容易に溶断すること
ができるため、保護回路と内部回路とを電気的に切断し
内部回路から保護回路を切り離すことができる。このよ
うに保護回路を、外部からヒユーズに電流を流すことに
よって内部回路から切り離すことができるので、保護回
路に回路定数の制限がなくなって十分な保護回路機能が
得られ、また、高周波回路や入力容量、入力抵抗が問題
となる場合であっても、保護回路を設けることができる
とともに、この保護回路が内部回路動作に与える入出力
インピーダンス１周波数特性などの影響が排除される。
をヒユーズで接続しており、このヒユーズは外部から接
続パッド間で電流を流すことにより容易に溶断すること
ができるため、保護回路と内部回路とを電気的に切断し
内部回路から保護回路を切り離すことができる。このよ
うに保護回路を、外部からヒユーズに電流を流すことに
よって内部回路から切り離すことができるので、保護回
路に回路定数の制限がなくなって十分な保護回路機能が
得られ、また、高周波回路や入力容量、入力抵抗が問題
となる場合であっても、保護回路を設けることができる
とともに、この保護回路が内部回路動作に与える入出力
インピーダンス１周波数特性などの影響が排除される。
したがって１両極性、相補型ＭＯ８およびＢｉ−ＣＭＯ
３型半導体集積回路の全てに、入出力インピーダンス１
周波数特性などの特性に影響を及ぼすことなく、また、
実装後の使用時点まで内部回路機能が十分保護される。
３型半導体集積回路の全てに、入出力インピーダンス１
周波数特性などの特性に影響を及ぼすことなく、また、
実装後の使用時点まで内部回路機能が十分保護される。
実施例
以下１本発明の一実施例について図面を参照しながら説
明する。
明する。
第１Ｉ！Ｉは本発明の一実施例による半導体保護回路装
置の回路図である。第１図において、保護回路パッド１
１は保護抵抗１２を介してプラス・サージ保護用ダイオ
ード１３のアノードとマイナス・サージ保護用ダイオー
ド１４のカソードとヒユーズ１５の一端に接続され、ヒ
ユーズ１５の他端は内部回路接続パッド１６に接続され
るとともに、抵抗１７を介して内部回路１８に接続され
る。すなわち、パッド１１と保護抵抗１２（たとえばポ
リシリコン抵抗、拡散抵抗）、保護ダイオード１３．１
４ （たとえばＰＮ接合ダイオード）を各々金属配線（
たとえばアルミ）で配線し、さらに、ヒユーズ１５（た
とえばポリシリコン・ヒユーズ）と接続する。パッド１
６と保護抵抗１７（たとえばポリシリコン抵抗、拡散抵
抗）。
置の回路図である。第１図において、保護回路パッド１
１は保護抵抗１２を介してプラス・サージ保護用ダイオ
ード１３のアノードとマイナス・サージ保護用ダイオー
ド１４のカソードとヒユーズ１５の一端に接続され、ヒ
ユーズ１５の他端は内部回路接続パッド１６に接続され
るとともに、抵抗１７を介して内部回路１８に接続され
る。すなわち、パッド１１と保護抵抗１２（たとえばポ
リシリコン抵抗、拡散抵抗）、保護ダイオード１３．１
４ （たとえばＰＮ接合ダイオード）を各々金属配線（
たとえばアルミ）で配線し、さらに、ヒユーズ１５（た
とえばポリシリコン・ヒユーズ）と接続する。パッド１
６と保護抵抗１７（たとえばポリシリコン抵抗、拡散抵
抗）。
保護抵抗１７と内・部回路１８とを同じく金属配線（た
とえばアルミ）で接続する。ヒユーズ１５とパッド１６
を保護抵抗１７へつながる金属配線と接続する。
とえばアルミ）で接続する。ヒユーズ１５とパッド１６
を保護抵抗１７へつながる金属配線と接続する。
ヒユーズ１５が切断されていない場合は抵抗１２．１７
、およびダイオード１３．１４からなる保護回路１９が
内部回路１８を保護している６次に、パッド１６を接地
しパッド１１に正の電圧を印加してヒユーズ１５を溶断
させるに必要な電流を流してヒユーズ１５を切断すると
、保護回路１９が内部回路１８から切り離され保護回路
１９の影響をなくすることができる。
、およびダイオード１３．１４からなる保護回路１９が
内部回路１８を保護している６次に、パッド１６を接地
しパッド１１に正の電圧を印加してヒユーズ１５を溶断
させるに必要な電流を流してヒユーズ１５を切断すると
、保護回路１９が内部回路１８から切り離され保護回路
１９の影響をなくすることができる。
発明の効果
以上のように本発明によれば、保護回路と内部回路との
間に電流溶断可能なヒユーズを設けていることにより、
実装後の使用時点までサージから半導体回路を保護でき
ることはもちろんのこと、実装後、このヒユーズを切断
し保護回路を内部回路から切り離して、保護回路が回路
動作に与える影響を排除することが出来るので、保護回
路が回路定数によって制限を受けることなく設定でき、
しかも高周波回路や寄生容量が回路の性能を劣化させる
入出力回路にも使用でき、信頼性が高く同時に高性能の
半導体集積回路が得られる。
間に電流溶断可能なヒユーズを設けていることにより、
実装後の使用時点までサージから半導体回路を保護でき
ることはもちろんのこと、実装後、このヒユーズを切断
し保護回路を内部回路から切り離して、保護回路が回路
動作に与える影響を排除することが出来るので、保護回
路が回路定数によって制限を受けることなく設定でき、
しかも高周波回路や寄生容量が回路の性能を劣化させる
入出力回路にも使用でき、信頼性が高く同時に高性能の
半導体集積回路が得られる。
第１図は本発明の一実施例を示す半導体保護回路装置の
回路図、第２図は従来の半導体保護回路装置の回路図で
ある。 １１・・・保護回路接続パッド、１２．１７・・・抵抗
、１３・・・プラス・サージ保護用ダイオード、１４・
・・マイナス・サージ保護用ダイオード、１５・・・ヒ
ユーズ、１６・・・内部回路接続パッド、１８・・・内
部回路、１９・・・保護回路。 代理人 森 本 義 弘 １９−−−イ５ミ」回５１シ 第２図
回路図、第２図は従来の半導体保護回路装置の回路図で
ある。 １１・・・保護回路接続パッド、１２．１７・・・抵抗
、１３・・・プラス・サージ保護用ダイオード、１４・
・・マイナス・サージ保護用ダイオード、１５・・・ヒ
ユーズ、１６・・・内部回路接続パッド、１８・・・内
部回路、１９・・・保護回路。 代理人 森 本 義 弘 １９−−−イ５ミ」回５１シ 第２図
Claims (1)
- １、内部回路を保護する保護回路と、前記内部回路への
信号の入出力のためのワイヤーボンド用の接続パッドを
備えた半導体集積回路装置であって、前記内部回路をヒ
ューズを介して前記保護回路に接続するとともに、前記
ヒューズ溶断のためのワイヤーボンド用の接続パッドに
接続した半導体保護回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071095A JP2557522B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体保護回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071095A JP2557522B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体保護回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02250629A true JPH02250629A (ja) | 1990-10-08 |
| JP2557522B2 JP2557522B2 (ja) | 1996-11-27 |
Family
ID=13450636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1071095A Expired - Fee Related JP2557522B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体保護回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557522B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214778A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | センサ用サージ検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6335129A (ja) * | 1986-07-29 | 1988-02-15 | 富士通株式会社 | 静電破壊防止用保護回路 |
-
1989
- 1989-03-22 JP JP1071095A patent/JP2557522B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6335129A (ja) * | 1986-07-29 | 1988-02-15 | 富士通株式会社 | 静電破壊防止用保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214778A (ja) * | 2006-02-08 | 2007-08-23 | Fujitsu Ltd | センサ用サージ検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2557522B2 (ja) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| US5781389A (en) | Transistor protection circuit | |
| US20060250731A1 (en) | System and method for electrostatic discharge protection in an electronic circuit | |
| JP2002124573A (ja) | 集積回路のための入力段ｅｓｄ保護 | |
| EP1130649B1 (en) | Semiconductor integrated device with protection against ESD | |
| US6876529B2 (en) | Electrostatic discharge protection circuit | |
| US6031704A (en) | Electrostatic protection circuit in a semiconductor device | |
| US6529059B1 (en) | Output stage ESD protection for an integrated circuit | |
| JP2557522B2 (ja) | 半導体保護回路装置 | |
| EP0774784A3 (en) | Semiconductor integrated circuit device including protection means | |
| US6078092A (en) | Resettable fuse integrated circuit package | |
| US4323792A (en) | Two terminal circuitry for voltage limitation | |
| JPH05335493A (ja) | 入力保護回路 | |
| US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
| JP3447652B2 (ja) | 半導体装置の静電保護回路の使用方法 | |
| JPH0521714A (ja) | 過電圧保護回路 | |
| EP0609531A2 (en) | Power transistor | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JPH0217669A (ja) | 半導体装置 | |
| JPH0685067A (ja) | 半導体装置 | |
| JPH0336206Y2 (ja) | ||
| JPS612361A (ja) | 静電破壊防止素子 | |
| JP4159218B2 (ja) | 過電圧・過電流保護装置 | |
| JPS60115253A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |