JPH0685067A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0685067A JPH0685067A JP23796192A JP23796192A JPH0685067A JP H0685067 A JPH0685067 A JP H0685067A JP 23796192 A JP23796192 A JP 23796192A JP 23796192 A JP23796192 A JP 23796192A JP H0685067 A JPH0685067 A JP H0685067A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- terminal
- impedance
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000009434 installation Methods 0.000 abstract 1
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】入出力保護回路の電源及び接地電位を有する配
線のインピーダンスを、各入出力端子Ｐ１，Ｐ２，Ｐ３
で等価にすることによって、入出力保護回路機能を安定
化させ、信頼性を向上させること。 【構成】各入出力保護回路の電源及び接地電位配線のイ
ンピーダンスに、電源及び接地端子から最遠端部インピ
ーダンスとの差分を付加することによって、電源端子Ｖ
ＤＤ及び接地端子Ｇから最遠端部インピーダンスと等価
に構成する。
線のインピーダンスを、各入出力端子Ｐ１，Ｐ２，Ｐ３
で等価にすることによって、入出力保護回路機能を安定
化させ、信頼性を向上させること。 【構成】各入出力保護回路の電源及び接地電位配線のイ
ンピーダンスに、電源及び接地端子から最遠端部インピ
ーダンスとの差分を付加することによって、電源端子Ｖ
ＤＤ及び接地端子Ｇから最遠端部インピーダンスと等価
に構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
入出力端子に印加される過電圧や静電気等の外部からの
サージから内部回路を保護するための入出力保護回路を
備えた半導体装置に関する。
入出力端子に印加される過電圧や静電気等の外部からの
サージから内部回路を保護するための入出力保護回路を
備えた半導体装置に関する。
【０００２】
【従来の技術】図２において、従来の半導体チップ１
は、電源端子ＶＤＤと、この電源端子ＶＤＤと電気的に
接続された電源配線ＶＤＤ１（実線で示した）と、接地
端子Ｇと、この接地端子Ｇに電気的に接続された接地配
線Ｇ１（点線で示した）と、入出力端子Ｐ１，Ｐ２，Ｐ
３とを備えている。このチップ１の入出力部分の電気的
等価回路を、図３に示す。
は、電源端子ＶＤＤと、この電源端子ＶＤＤと電気的に
接続された電源配線ＶＤＤ１（実線で示した）と、接地
端子Ｇと、この接地端子Ｇに電気的に接続された接地配
線Ｇ１（点線で示した）と、入出力端子Ｐ１，Ｐ２，Ｐ
３とを備えている。このチップ１の入出力部分の電気的
等価回路を、図３に示す。
【０００３】図３において、入出力端子Ｐ１と接地端子
Ｇとの間には、入出力保護回路ＩＰ１があり、また接地
端子Ｇからの配線インピーダンスＺ１がある。同様に、
入出力端子Ｐ２，Ｐ３には、それぞれ入出力保護回路Ｉ
Ｐ２，ＩＰ３があり、さらに配線インヒーダンスＺ２，
Ｚ３がある。
Ｇとの間には、入出力保護回路ＩＰ１があり、また接地
端子Ｇからの配線インピーダンスＺ１がある。同様に、
入出力端子Ｐ２，Ｐ３には、それぞれ入出力保護回路Ｉ
Ｐ２，ＩＰ３があり、さらに配線インヒーダンスＺ２，
Ｚ３がある。
【０００４】従来の入出力端子に入出力保護回路を具備
した半導体装置において、電源ＴＳＶＤＤと送出端子Ｇ
とは、パッケージの制約から図１に示すように、チップ
１の相対向する位置に配置されている。従って、電源端
子ＶＤＤ及び接地端子Ｇからの距離の大小により、図２
では、配線インピーダンスＺ１，Ｚ２，Ｚ３は次の関係
がある。
した半導体装置において、電源ＴＳＶＤＤと送出端子Ｇ
とは、パッケージの制約から図１に示すように、チップ
１の相対向する位置に配置されている。従って、電源端
子ＶＤＤ及び接地端子Ｇからの距離の大小により、図２
では、配線インピーダンスＺ１，Ｚ２，Ｚ３は次の関係
がある。
【０００５】Ｚ１＞Ｚ２＞Ｚ３ このように、接地端子Ｇからの位置によりインピーダン
スが異なる。
スが異なる。
【０００６】
【発明が解決しようとする課題】従来の入出力端子に保
護回路を具備した半導体装置では、電源端子ＶＤＤ及び
接地端子Ｇからの距離により、各入出力保護回路に有す
る電源及び接地電位のインピーダンスＺ１，Ｚ２，Ｚ３
が異なり、特に電源端子ＶＤＤ及び接地端子Ｇからの距
離が大きい場合電源及び接地電位のインピーダンス差も
大きく、入出力保護回路機能に支障を来たし、静電気等
の外部ノイズに弱くなり、信頼性上の問題点があった。
護回路を具備した半導体装置では、電源端子ＶＤＤ及び
接地端子Ｇからの距離により、各入出力保護回路に有す
る電源及び接地電位のインピーダンスＺ１，Ｚ２，Ｚ３
が異なり、特に電源端子ＶＤＤ及び接地端子Ｇからの距
離が大きい場合電源及び接地電位のインピーダンス差も
大きく、入出力保護回路機能に支障を来たし、静電気等
の外部ノイズに弱くなり、信頼性上の問題点があった。
【０００７】本発明の目的は、前記問題点を解決し、外
部ノイズに強く、高信頼性を確保した半導体装置を提供
することにある。
部ノイズに強く、高信頼性を確保した半導体装置を提供
することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の構
成は、各入出力端子に具備される入出力保護回路に設け
られる電源及び接地電位を有する配線のインピーダンス
を互いに等価となす手段を設けたことを特徴とする。
成は、各入出力端子に具備される入出力保護回路に設け
られる電源及び接地電位を有する配線のインピーダンス
を互いに等価となす手段を設けたことを特徴とする。
【０００９】
【実施例】図１は本発明の第１の実施例の半導体装置に
おける半導体チップを示す平面図である。
おける半導体チップを示す平面図である。
【００１０】図１において、本実施例は、入出力端子Ｐ
１に付加インピーダンスＺ１１が設けられ、同様に入出
力端子Ｐ２，Ｐ３にそれぞれ付加インピーダンスＺ１
２，Ｚ１３が設けられる。これらの付加インピーダンス
Ｚ１１，Ｚ１２，Ｚ１３は、各部で一定となるように、
付加される。即ち、次に示すように、設定される。
１に付加インピーダンスＺ１１が設けられ、同様に入出
力端子Ｐ２，Ｐ３にそれぞれ付加インピーダンスＺ１
２，Ｚ１３が設けられる。これらの付加インピーダンス
Ｚ１１，Ｚ１２，Ｚ１３は、各部で一定となるように、
付加される。即ち、次に示すように、設定される。
【００１１】Ｚ１１＝Ｚ−Ｚ１ Ｚ１２＝Ｚ−Ｚ２ Ｚ１３＝Ｚ−Ｚ３ ここで、Ｚは、接地端子Ｇからの最遠端部配線インピー
ダンスである。また、Ｚ１，Ｚ２，Ｚ３は図３で示した
インピーダンスである。
ダンスである。また、Ｚ１，Ｚ２，Ｚ３は図３で示した
インピーダンスである。
【００１２】このように、入力端子Ｐ１，Ｐ２，Ｐ３に
具備した入力保護回路の接地電位配線が、それぞれ接地
端子ＧからのインピーダンスＺ１，Ｚ２，Ｚ３を有して
いる場合、各接地電位配線にそれぞれインピーダンスＺ
１１，Ｚ１２，Ｚ１３を付加させ、それぞれ入出力端子
Ｐ１，Ｐ２，Ｐ３の接地電位配線インピーダンスをＺと
することによって、達成できる。
具備した入力保護回路の接地電位配線が、それぞれ接地
端子ＧからのインピーダンスＺ１，Ｚ２，Ｚ３を有して
いる場合、各接地電位配線にそれぞれインピーダンスＺ
１１，Ｚ１２，Ｚ１３を付加させ、それぞれ入出力端子
Ｐ１，Ｐ２，Ｐ３の接地電位配線インピーダンスをＺと
することによって、達成できる。
【００１３】本第１の実施例では、接地電位配線に注目
したものであり、同様に電源配線に注目して、付加イン
ピーダンスを求めることもできる。また、接地と電源双
方に対しても、付加インピーダンスが求められる。
したものであり、同様に電源配線に注目して、付加イン
ピーダンスを求めることもできる。また、接地と電源双
方に対しても、付加インピーダンスが求められる。
【００１４】
【発明の効果】以上説明したように、本発明の半導体装
置は、各入出力保護回路の電源及び接地電位配線インピ
ーダンスに電源及び接地端子から最遠端部インピーダン
スとの差分を付加することによって、電源及び接地端子
から最遠端部インピーダンスと等価に構成することで、
各入出力保護回路の機能を安定化し、静電気強度の入出
力端子依存も無くなり、信頼性の向上につながる効果を
有する。
置は、各入出力保護回路の電源及び接地電位配線インピ
ーダンスに電源及び接地端子から最遠端部インピーダン
スとの差分を付加することによって、電源及び接地端子
から最遠端部インピーダンスと等価に構成することで、
各入出力保護回路の機能を安定化し、静電気強度の入出
力端子依存も無くなり、信頼性の向上につながる効果を
有する。
【図１】本発明の第１の実施例の半導体装置におけるチ
ップ内電源及び接地電位配線のレイアウトを示す平面図
である。
ップ内電源及び接地電位配線のレイアウトを示す平面図
である。
【図２】従来のチップ内電源及び接地電位配線のレイア
ウトを示す平面図である。
ウトを示す平面図である。
【図３】図２の入出力保護等価回路を示す回路図であ
る。
る。
ＶＤＤ 電源端子 ＶＤＤ１ 電源配線 Ｇ 接地端子 Ｇ１ 接地配線 １ チップ Ｐ１，Ｐ２，Ｐ３ 入出力端子 Ｚ１１，Ｚ１２，Ｚ１３ 付加インピーダンス ＩＰ１，ＩＰ２，ＩＰ３ 入出力保護回路 Ｚ１，Ｚ２，Ｚ３ 接地端子からの配線インピーダン
ス
ス
Claims (2)
- 【請求項１】 各入出力端子に具備される入出力保護回
路に設けられる電源及び接地電位を有する配線のインピ
ーダンスが前記各入出力端子ごとに相違しないように、
等価となす手段を設けたことを特徴とする半導体装置。 - 【請求項２】 等価となす手段が、各入出力端子の近く
に設けたインピーダンスである請求項１に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23796192A JP2884938B2 (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23796192A JP2884938B2 (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685067A true JPH0685067A (ja) | 1994-03-25 |
| JP2884938B2 JP2884938B2 (ja) | 1999-04-19 |
Family
ID=17023034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23796192A Expired - Lifetime JP2884938B2 (ja) | 1992-09-07 | 1992-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884938B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0826243A4 (en) * | 1995-05-12 | 2000-07-19 | Sarnoff Corp | PROTECTION AGAINST ELECTROSTATIC DISCHARGE FOR A MACROCELL FIELD |
| JP2009176773A (ja) * | 2008-01-21 | 2009-08-06 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2010028109A (ja) * | 2008-06-17 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1992
- 1992-09-07 JP JP23796192A patent/JP2884938B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0826243A4 (en) * | 1995-05-12 | 2000-07-19 | Sarnoff Corp | PROTECTION AGAINST ELECTROSTATIC DISCHARGE FOR A MACROCELL FIELD |
| JP2009176773A (ja) * | 2008-01-21 | 2009-08-06 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2010028109A (ja) * | 2008-06-17 | 2010-02-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2884938B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| JP3226152B2 (ja) | チップ間静電放電防止マルチチップ半導体構造およびその製造方法 | |
| JPH0685067A (ja) | 半導体装置 | |
| US20200235571A1 (en) | Protection Circuit for Signal Processor | |
| TW314656B (ja) | ||
| US6031704A (en) | Electrostatic protection circuit in a semiconductor device | |
| JP3111938B2 (ja) | 半導体装置 | |
| JPH0212027B2 (ja) | ||
| JP2885456B2 (ja) | 集積回路用の給電ピン配置 | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| US6538304B1 (en) | Corner bonding to lead frame | |
| JP2542206Y2 (ja) | 半導体素子 | |
| JP2771233B2 (ja) | 半導体集積回路装置 | |
| CN100435305C (zh) | 使电子元件免于静电放电的保护组件的制造方法和相应构造的电子元件 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPS5868043U (ja) | 半導体素子用入力保護装置 | |
| JP3157547B2 (ja) | 半導体パッケージ | |
| JPS62216351A (ja) | 半導体集積回路 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JPS63208246A (ja) | 半導体集積回路 | |
| JP3313816B2 (ja) | 異常電圧対策用配線構造 | |
| JPH1056138A (ja) | 半導体入出力回路 | |
| JP2557522B2 (ja) | 半導体保護回路装置 | |
| JPS60261169A (ja) | 集積回路装置 | |
| JPH0448773A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |