JPH0225088A - 多層厚膜混成集積回路装置 - Google Patents

多層厚膜混成集積回路装置

Info

Publication number
JPH0225088A
JPH0225088A JP63174543A JP17454388A JPH0225088A JP H0225088 A JPH0225088 A JP H0225088A JP 63174543 A JP63174543 A JP 63174543A JP 17454388 A JP17454388 A JP 17454388A JP H0225088 A JPH0225088 A JP H0225088A
Authority
JP
Japan
Prior art keywords
integrated circuit
thick film
hybrid integrated
film hybrid
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63174543A
Other languages
English (en)
Inventor
Fusahiro Kameoka
亀岡　房浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63174543A priority Critical patent/JPH0225088A/ja
Publication of JPH0225088A publication Critical patent/JPH0225088A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各種電子・電気機器に使用される多層厚膜混
成集積回路装置に関するものである。
従来の技術 近年、各種電子電気機器の小型化・低価格化が進む中で
部品の小型化が要求されている。
しかし、これには限界があシ、そのため一方では基板の
高密度実装が重要視されてきた。
以下、図面を参照しながら、上述した様な従来の多層厚
膜集積回路について説明を行う。
第４図は従来例の多層厚膜混成集積回路を示すものであ
り、１はセラミック基板、２は導体（パターン）、３は
絶縁体、４は導体（パターン）である。第４図の上層の
パターン２と下層パターン４を連通さすべく、ホール５
を使って、上層パターン２と下層パターン４をチップ型
抵抗１０で接続させているのが第５図である。
発明が解決しようとする課題 しかしながら、前記の様な手段では、高密度実装化とい
う面では不十分であり、基板上でチップ型抵抗１ｏの占
める面積が大きいという問題を有していた。
本発明は上記問題点に鑑み、現状の同一面積でよυ高い
高密度実装を実施することのできる多層厚膜混成集積回
路装置を提供するものである。
課題を解決するだめの手段 そこで、上記問題点を解決するために、本発明の多層厚
膜混成集積回路は、絶縁体３の厚みとホール断面積を利
用し、その間にぺ一°スト状の抵抗体を挿入し、抵抗を
形成することによって、上層パターンと下層パターンを
電気的に結合させるという構成を備えたものである。
作　　用 本発明は、上記した構成によって、チップ型抵抗の占め
る面積が減り、その余ったスペースに他の部品を実装す
ることで、現況以上のより高密度な実装が可能となる。
実施例 以下、本発明の一実施例の多層厚膜混成集積回路につい
て第１図〜第３図を参照しながら説明する。
第１図は、本発明の一実施例における多層厚膜混成集積
回路の完成時の構成を示すものである。
第２図に示すように、基板１上に導体（パターン）４、
絶縁体３を順次積層形成し、絶縁体３には導体４に連通
するホール６を設ける。ホール断面積８、厚ｄの前記ホ
ール６が、第３図に示すように任意の体積固有抵抗率を
もった導体成分とガラス成分とビフィクル成分によって
形成されたペースト状の抵抗体６によって埋められ、下
層パターン４に接する。一方、その抵抗体６に接するべ
く上層パターン２を絶縁体３上に形成することによシ、
上層パターン２と下層パターン４が抵抗体６によシ接続
される。抵抗体６の抵抗値は絶縁体厚ｄ、ホール断面積
Ｓ１抵抗体６のシート抵抗値によって決定する。
以上の様に構成された結果、チップ型抵抗１０が占める
割合が軽減される。
発明の効果 本発明により、従来のチップ型抵抗の占める割合が節約
された面積外だけ、他の部品を実装することができ、高
密度実装化が可能になる。
なお、本実施例では片面２層を取り上げ説明したが両面
２層以上の多層厚膜集積回路としてでも良い。
その場合、孔は上層パターンと下層パターンを結ぶ孔（
ホー）ｖ　）とスルーホールを加えた孔の構成とするも
のである。
【図面の簡単な説明】
第１図は本発明の一実施例における多層厚膜混成集積回
路装置の断面図、第２図、第３図はその製造過程を説明
するための断面図、第４図は多層基板の断面図、第５図
は従来例の多層厚膜混成集積回路の断面図である。 １・・・・・・基板、２・・・・・・導体（パターン）
、３・・・・・・絶縁体、４・・・・・・導体（パター
ン）、５・・・・・・ボール、θ・・・・・・抵抗体。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名派 派 ｉが 法 派 Ｕ） 稼

Claims (1)

    【特許請求の範囲】
  1. 　配線パターンと絶縁体を交互に基板に積み重ねること
    により多層に配線回路を印刷形成し、前記配線パターン
    の任意の第１パターンと前記第１パターンに隣接する上
    ・下層パターン間の絶縁層に各々の層のパターンを連通
    すべくホールを設け、前記ホールに抵抗体を埋め込み、
    各層の配線パターンを抵抗体で電気的に結合するように
    したことを特徴とする多層厚膜混成集積回路装置。
JP63174543A 1988-07-13 1988-07-13 多層厚膜混成集積回路装置 Pending JPH0225088A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63174543A JPH0225088A (ja) 1988-07-13 1988-07-13 多層厚膜混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63174543A JPH0225088A (ja) 1988-07-13 1988-07-13 多層厚膜混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0225088A true JPH0225088A (ja) 1990-01-26

Family

ID=15980385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63174543A Pending JPH0225088A (ja) 1988-07-13 1988-07-13 多層厚膜混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0225088A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185565A (ja) * 2000-12-12 2002-06-28 Dainippon Printing Co Ltd 多層印刷物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119593A (ja) * 1986-11-07 1988-05-24 松下電器産業株式会社 プリント基板
JPS63168074A (ja) * 1986-12-27 1988-07-12 株式会社富士通ゼネラル 電子回路基板の抵抗形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119593A (ja) * 1986-11-07 1988-05-24 松下電器産業株式会社 プリント基板
JPS63168074A (ja) * 1986-12-27 1988-07-12 株式会社富士通ゼネラル 電子回路基板の抵抗形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185565A (ja) * 2000-12-12 2002-06-28 Dainippon Printing Co Ltd 多層印刷物

Similar Documents

Publication Publication Date Title
JP5182448B2 (ja) 部品内蔵基板
JPS6266506A (ja) 多層セラミツクコンデンサ−を含む高静電容量ブスバ−
JP2712295B2 (ja) 混成集積回路
JPS63102397A (ja) 多層プリント配線板
JPH0225088A (ja) 多層厚膜混成集積回路装置
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。
JPS61131598A (ja) 集積回路及びその製造方法
JPS5998597A (ja) 多層プリント配線板
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JPH01183195A (ja) 多層印刷配線板装置の製造方法
JPH02116195A (ja) 多層厚膜混成集積回路
JPH0347341Y2 (ja)
JP2863358B2 (ja) セラミック多層基板
JPH1065342A (ja) 多層回路基板およびその製造方法
JPS62208691A (ja) 両面実装型混成集積回路
JPS6149491A (ja) セラミツク多層配線基板
JPS6347248B2 (ja)
JPS6293993A (ja) 電子回路装置とその実装方法
JPH0517905Y2 (ja)
JPH02229462A (ja) 積層混成集積回路部品の構造
JPS59119794A (ja) 混成厚膜集積回路
JPH118475A (ja) 半導体パッケージ実装用多層プリント配線板
JPH08186196A (ja) 半導体装置の実装構造
JPH0471297A (ja) 部品内蔵多層基板
JPH0286191A (ja) 電子部品取付け装置