JPH0225110A - Counter circuit - Google Patents

Counter circuit

Info

Publication number
JPH0225110A
JPH0225110A JP63175488A JP17548888A JPH0225110A JP H0225110 A JPH0225110 A JP H0225110A JP 63175488 A JP63175488 A JP 63175488A JP 17548888 A JP17548888 A JP 17548888A JP H0225110 A JPH0225110 A JP H0225110A
Authority
JP
Japan
Prior art keywords
counter
order part
signal
count
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63175488A
Other languages
Japanese (ja)
Inventor
Koichi Matsumoto
浩一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63175488A priority Critical patent/JPH0225110A/en
Publication of JPH0225110A publication Critical patent/JPH0225110A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To diagnose the count operation of all bits in a short time by providing one or plural selection means selecting a diagnostic countup signal inputted externally and outputting the result as a carry signal or a borrow signal to the most significant part of the counter. CONSTITUTION:A counter low-order part 1 and a high-order part 2 are operated separately and in parallel at the diagnostic operation. Thus, in the case of count operation diagnosis of all bits, it is not required to await counting till all bits being the sum of the low-order part 1 and the high-order part 2 overflow. The count is implemented till either the low-order part 1 or the high-order part 2 overflows. In this case, the circuit is normal when overflow signals 301, 401 of the low-order part 1 and the high-order part 2 are outputted and if not, the circuit is possibly faulty. Thus, the diagnosis of the count of all bits is implemented in a short time.

Description

【発明の詳細な説明】 文血立1 本発明はカウンタ回路に関し、特に診断が必要なカウン
タ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a counter circuit, and particularly to a counter circuit that requires diagnosis.

従」すL街 従来、ビット長の長いカウンタ回路の診断の方法にはカ
ウンタ回路に一定の回数だけカウントアツプ信号または
カウントダウン信号を送り、与えた信号の回数だけカウ
ンタの値が正しく増加または減少したかを確認するとい
う方法があった。
Traditionally, a method for diagnosing a counter circuit with a long bit length is to send a count-up or count-down signal to the counter circuit a fixed number of times, and check whether the counter value correctly increases or decreases by the number of times the signal is applied. There was a way to check.

また、カウンタ回路に予めオーバフローまたはアンダフ
ロー直前の値を設定しておき何回かカウントアツプ信号
またはカウントダウン信号を送った後オーバフロー(キ
ャリ)信号またはアンダフロー(ボロー)信号が出力さ
れるかを確認するという方法もあった。
Also, set the value just before overflow or underflow in the counter circuit in advance, and after sending the count-up signal or count-down signal several times, check whether an overflow (carry) signal or underflow (borrow) signal is output. There was also a way to do that.

しかし、上述した従来のビット長の長いカウンタ回路の
診断の方法においては、途中カウントされていないカウ
ント値があり、全ビットのカウント動作が正しく行われ
るか否かの確認をしているわけではないという欠点があ
った。また、全ビットのカウント動作を確認するために
全てのカウント値をカウントすると、ビット長が長いカ
ウンタ回路程その診断に要する時間が膨大になり、診断
方法としては適切でないという欠点があった。
However, in the conventional method of diagnosing a counter circuit with a long bit length as described above, there are count values that are not counted midway through, and it does not check whether the counting operation of all bits is performed correctly. There was a drawback. Furthermore, if all count values are counted to check the counting operation of all bits, the longer the bit length of the counter circuit, the longer the time required for diagnosis, which is not suitable as a diagnostic method.

1玉座1預 本発明の目的は、診断に要する時間を短くすることがで
きるカウンタ回路を提供することである。
1 Throne 1 Deposit An object of the present invention is to provide a counter circuit that can shorten the time required for diagnosis.

正曹し四1國 本発明のカウンタ回路は、Nけた(Nは2以上の整数)
がM個(Mは正の整数かつM≦N)の部分に分割され、
そのM個の部分の夫々が所定信号の入力に応じて計数値
が変化するNけたの計数手段と、外部指令に応じて前記
M個の部分の夫々に対して前記所定信号を同時に入力せ
しめる入力手段とを有することを特徴とする。
The counter circuit of the present invention has N digits (N is an integer of 2 or more).
is divided into M parts (M is a positive integer and M≦N),
an N-digit counting means in which each of the M parts changes a count value in response to input of a predetermined signal; and an input for simultaneously inputting the predetermined signal to each of the M parts in response to an external command. It is characterized by having a means.

K姐ヨ 以下、図面を用いて本発明の詳細な説明する。K-sama Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明によるカウンタ回路の一実施例の構成を
示すブロック図ある6図において本発明の一実施例によ
るカウンタ回路は、カウンタ下位部1と、カウンタ上位
部2と、選択回路3とを含んで構成されており、カウン
タ下位部1と上位部2とから1つのカウンタが構成され
るものである。
FIG. 1 is a block diagram showing the configuration of an embodiment of a counter circuit according to the present invention. In FIG. One counter is composed of a lower counter part 1 and an upper part 2.

なお、本実施例においてはカウントアツプ型のカウンタ
回路について説明する。
In this embodiment, a count-up type counter circuit will be explained.

(1)通常動作時 通常動作、つまり診断動作以外の場合には、選択信号2
01が通常動作モードになり、選択回路3はカウンタ下
位部1のオーバフロー信号301を選択しカウンタ上位
部2へ信号302として出力するようになる。このとき
、外部からカウントアツプ信号101を入力すると、カ
ウンタ下位部1はカウント動作を開始する。
(1) During normal operation In cases other than normal operation, that is, diagnostic operation, select signal 2
01 becomes the normal operation mode, and the selection circuit 3 selects the overflow signal 301 of the lower counter section 1 and outputs it as a signal 302 to the upper counter section 2. At this time, when a count-up signal 101 is input from the outside, the counter lower part 1 starts counting operation.

そして、カウンタ下位部1がオーバフローを起こすとオ
ーバフロー信号301を出力する。このオーバフロー信
号301は選択回路3を介して信号302としてカウン
タ上位部2に入力される。これによりカウンタ上位部2
のカウント動作が行われる。
When the lower counter section 1 overflows, it outputs an overflow signal 301. This overflow signal 301 is inputted to the counter upper section 2 as a signal 302 via the selection circuit 3. As a result, the upper part of the counter 2
counting operation is performed.

このように、通常動作時にはカウンタ下位部1と上位部
2とを合せて1つのカウンタとして働くのである。
In this way, during normal operation, the counter lower part 1 and upper part 2 work together as one counter.

(2)診断動作時 診断動作の場合には、選択信号201が診断動作モード
になり、選択回路3は診断カウントアツプ信号102を
選択しカウンタ上位部2へ信号302として出力するよ
うになる。このときには、カウンタ下位部1と上位部2
とは夫々独立したカウンタとなる。
(2) During diagnostic operation In the case of diagnostic operation, the selection signal 201 becomes the diagnostic operation mode, and the selection circuit 3 selects the diagnostic count-up signal 102 and outputs it to the counter upper section 2 as a signal 302. At this time, the counter lower part 1 and upper part 2
are independent counters.

したがって、カウントアツプ信号101をセ・ン卜する
とカウンタ下位部1のカウントが開始されるが、カウン
タ下位部1がオーバフローしてもオーバフロー信号30
1は選択回FNI3を通過しないためカウンタ上位部2
には伝搬されない、また、診断カウントアツプ信号10
2が入力されると選択回路3を介して信号302が入力
されるためカウンタ上位部2は下位部1の動作に関係な
くカウントを開始する。
Therefore, when the count up signal 101 is set, counting of the lower part 1 of the counter starts, but even if the lower part 1 of the counter overflows, the overflow signal 30
1 does not pass the selection time FNI3, so the upper part of the counter 2
Also, the diagnostic count-up signal 10
When 2 is input, the signal 302 is input via the selection circuit 3, so the counter upper part 2 starts counting regardless of the operation of the lower part 1.

このように、診断動作時にはカウンタ下位部1と上位部
2とは別々に、かつ、並列(同時)に動作できるのであ
る。そのため、全ビットのカウント動作診断を行う時に
はカウンタ下位部1と上位部2とを合せた全ビットがオ
ーバフローするまでカウントする必要はなく、カウンタ
下位部1と上位部2とが夫々オーバフローする回数だけ
カウントすれば良い、そして、この時カウンタ下位部1
と上位部2とのオーバフロー信号301及び401が出
力されれば正常であり、そうでなければ故障の可能性が
あることがわかるのである。
In this way, during diagnostic operation, the counter lower section 1 and upper counter section 2 can operate separately and in parallel (simultaneously). Therefore, when diagnosing the counting operation of all bits, it is not necessary to count until all bits in the lower part 1 and upper part 2 of the counter overflow, but only the number of times that the lower part 1 and the upper part 2 of the counter overflow, respectively. All you have to do is count, and at this time the counter lower part 1
If the overflow signals 301 and 401 from the host unit 2 and the host unit 2 are output, it is normal, and if not, it is known that there is a possibility of a failure.

つまり、この方法で診断すれば飛躍的に診断時間を短縮
できるのである。なお、選択回路を複数設け、それに応
じてカウンタをさらに小さく分割すれば、より短い時間
で診断できることは明らかである。
In other words, diagnosis using this method can dramatically shorten the diagnosis time. It is clear that diagnosis can be made in a shorter time if a plurality of selection circuits are provided and the counter is divided into smaller pieces accordingly.

また、本実施例においてはカウントアツプ型のカウンタ
回路について説明したが、カウントダウン型のカウンタ
回路についても同様の効果があることも明らかである。
Further, in this embodiment, a count-up type counter circuit has been described, but it is clear that a count-down type counter circuit also has the same effect.

1匪立左j 以上説明したように本発明は、カウンタ下位部のオーバ
フロー信号またはアンダフロー信号と、外部から入力さ
れる診断カラン1−アップ信号または診断カウントダウ
ン信号とのどちらか一方を選択しカウンタ上位部へのキ
ャリ信号またはボロー信号として出力する選択手段を1
つ、または複数設けることにより、ビット長の長いカウ
ンタ回路でも全ビットのカウント動作の診断を非常に短
い時間で行うことができるという効果がある。
As explained above, the present invention selects either the overflow signal or underflow signal of the lower part of the counter and the diagnostic countdown signal or diagnostic countdown signal inputted from the outside. 1 selection means for outputting as a carry signal or borrow signal to the upper part
By providing one or more, there is an effect that even in a counter circuit with a long bit length, the counting operation of all bits can be diagnosed in a very short time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例によるカウンタ回路の構成を示
すブロック図である。 主要部分の符号の説明 1・・・・・・カウンタ下位部 2・・・・・・カウンタ上位部 3・・・・・・選択回路
FIG. 1 is a block diagram showing the configuration of a counter circuit according to an embodiment of the present invention. Explanation of symbols of main parts 1... Counter lower part 2... Counter upper part 3... Selection circuit

Claims (1)

【特許請求の範囲】[Claims] (1)Nけた(Nは2以上の整数)がM個(Mは正の整
数かつM≦N)の部分に分割され、そのM個の部分の夫
々が所定信号の入力に応じて計数値が変化するNけたの
計数手段と、外部指令に応じて前記M個の部分の夫々に
対して前記所定信号を同時に入力せしめる入力手段とを
有することを特徴とするカウンタ回路。
(1) N digits (N is an integer of 2 or more) are divided into M parts (M is a positive integer and M≦N), and each of the M parts has a count value according to the input of a predetermined signal. 1. A counter circuit comprising: N-digit counting means for changing the value; and input means for simultaneously inputting the predetermined signal to each of the M parts in response to an external command.
JP63175488A 1988-07-14 1988-07-14 Counter circuit Pending JPH0225110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63175488A JPH0225110A (en) 1988-07-14 1988-07-14 Counter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63175488A JPH0225110A (en) 1988-07-14 1988-07-14 Counter circuit

Publications (1)

Publication Number Publication Date
JPH0225110A true JPH0225110A (en) 1990-01-26

Family

ID=15996921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63175488A Pending JPH0225110A (en) 1988-07-14 1988-07-14 Counter circuit

Country Status (1)

Country Link
JP (1) JPH0225110A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005018094A1 (en) * 2003-08-18 2007-10-04 ローム株式会社 Semiconductor integrated circuit device
JP2010109606A (en) * 2008-10-29 2010-05-13 Mitsumi Electric Co Ltd Counter circuit
JP2013055234A (en) * 2011-09-05 2013-03-21 Panasonic Corp Variable color light-emitting device and lighting fixture using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005018094A1 (en) * 2003-08-18 2007-10-04 ローム株式会社 Semiconductor integrated circuit device
JP4536007B2 (en) * 2003-08-18 2010-09-01 ローム株式会社 Semiconductor integrated circuit device
JP2010109606A (en) * 2008-10-29 2010-05-13 Mitsumi Electric Co Ltd Counter circuit
JP2013055234A (en) * 2011-09-05 2013-03-21 Panasonic Corp Variable color light-emitting device and lighting fixture using the same

Similar Documents

Publication Publication Date Title
EP0109770B1 (en) Testing digital electronic circuits
US5721809A (en) Maximum value selector
JPH0668732B2 (en) Sukiyan method for information processing equipment
US4701877A (en) Highspeed parallel adder with clocked switching circuits
JPH0746310B2 (en) Semiconductor logic circuit
CA1176319A (en) Logic circuit
US3366930A (en) Method and apparatus for rejecting noise in a data transmission system
US5420870A (en) Non-fully-decoded test address generator
JPH0225110A (en) Counter circuit
EP0395209B1 (en) Method and apparatus for testing a binary counter
EP0333214A2 (en) Comparator unit for data discrimination
US5481580A (en) Method and apparatus for testing long counters
US3778765A (en) Universal check digit verifier/generator systems
JPH083514B2 (en) Counter test equipment
US3221154A (en) Computer circuits
US4876661A (en) Arithmetic logic system capable of checking carry look-ahead circuit
US5740219A (en) Digital counter test circuit
US5477168A (en) Finite state machine with means for the reduction of noise effects
US5651040A (en) Dynamic division system and method for improving testability of a counter
JPH0417489B2 (en)
JPH06100636B2 (en) Electronic circuit device
SU798810A1 (en) Device for comparing code weights
SU1108437A1 (en) Device for detecting extremum number
JPH0779247B2 (en) Decode circuit
SU579658A1 (en) Device for checking memory units