JPH0225110A - カウンタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 文血立１ 本発明はカウンタ回路に関し、特に診断が必要なカウン
タ回路に関する。

従」すＬ街 従来、ビット長の長いカウンタ回路の診断の方法にはカ
ウンタ回路に一定の回数だけカウントアツプ信号または
カウントダウン信号を送り、与えた信号の回数だけカウ
ンタの値が正しく増加または減少したかを確認するとい
う方法があった。

また、カウンタ回路に予めオーバフローまたはアンダフ
ロー直前の値を設定しておき何回かカウントアツプ信号
またはカウントダウン信号を送った後オーバフロー（キ
ャリ）信号またはアンダフロー（ボロー）信号が出力さ
れるかを確認するという方法もあった。

しかし、上述した従来のビット長の長いカウンタ回路の
診断の方法においては、途中カウントされていないカウ
ント値があり、全ビットのカウント動作が正しく行われ
るか否かの確認をしているわけではないという欠点があ
った。また、全ビットのカウント動作を確認するために
全てのカウント値をカウントすると、ビット長が長いカ
ウンタ回路程その診断に要する時間が膨大になり、診断
方法としては適切でないという欠点があった。

１玉座１預 本発明の目的は、診断に要する時間を短くすることがで
きるカウンタ回路を提供することである。

正曹し四１國 本発明のカウンタ回路は、Ｎけた（Ｎは２以上の整数）
がＭ個（Ｍは正の整数かつＭ≦Ｎ）の部分に分割され、
そのＭ個の部分の夫々が所定信号の入力に応じて計数値
が変化するＮけたの計数手段と、外部指令に応じて前記
Ｍ個の部分の夫々に対して前記所定信号を同時に入力せ
しめる入力手段とを有することを特徴とする。

Ｋ姐ヨ 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるカウンタ回路の一実施例の構成を
示すブロック図ある６図において本発明の一実施例によ
るカウンタ回路は、カウンタ下位部１と、カウンタ上位
部２と、選択回路３とを含んで構成されており、カウン
タ下位部１と上位部２とから１つのカウンタが構成され
るものである。

なお、本実施例においてはカウントアツプ型のカウンタ
回路について説明する。

（１）通常動作時 通常動作、つまり診断動作以外の場合には、選択信号２
０１が通常動作モードになり、選択回路３はカウンタ下
位部１のオーバフロー信号３０１を選択しカウンタ上位
部２へ信号３０２として出力するようになる。このとき
、外部からカウントアツプ信号１０１を入力すると、カ
ウンタ下位部１はカウント動作を開始する。

そして、カウンタ下位部１がオーバフローを起こすとオ
ーバフロー信号３０１を出力する。このオーバフロー信
号３０１は選択回路３を介して信号３０２としてカウン
タ上位部２に入力される。これによりカウンタ上位部２
のカウント動作が行われる。

このように、通常動作時にはカウンタ下位部１と上位部
２とを合せて１つのカウンタとして働くのである。

（２）診断動作時 診断動作の場合には、選択信号２０１が診断動作モード
になり、選択回路３は診断カウントアツプ信号１０２を
選択しカウンタ上位部２へ信号３０２として出力するよ
うになる。このときには、カウンタ下位部１と上位部２
とは夫々独立したカウンタとなる。

したがって、カウントアツプ信号１０１をセ・ン卜する
とカウンタ下位部１のカウントが開始されるが、カウン
タ下位部１がオーバフローしてもオーバフロー信号３０
１は選択回ＦＮＩ３を通過しないためカウンタ上位部２
には伝搬されない、また、診断カウントアツプ信号１０
２が入力されると選択回路３を介して信号３０２が入力
されるためカウンタ上位部２は下位部１の動作に関係な
くカウントを開始する。

このように、診断動作時にはカウンタ下位部１と上位部
２とは別々に、かつ、並列（同時）に動作できるのであ
る。そのため、全ビットのカウント動作診断を行う時に
はカウンタ下位部１と上位部２とを合せた全ビットがオ
ーバフローするまでカウントする必要はなく、カウンタ
下位部１と上位部２とが夫々オーバフローする回数だけ
カウントすれば良い、そして、この時カウンタ下位部１
と上位部２とのオーバフロー信号３０１及び４０１が出
力されれば正常であり、そうでなければ故障の可能性が
あることがわかるのである。

つまり、この方法で診断すれば飛躍的に診断時間を短縮
できるのである。なお、選択回路を複数設け、それに応
じてカウンタをさらに小さく分割すれば、より短い時間
で診断できることは明らかである。

また、本実施例においてはカウントアツプ型のカウンタ
回路について説明したが、カウントダウン型のカウンタ
回路についても同様の効果があることも明らかである。

１匪立左ｊ 以上説明したように本発明は、カウンタ下位部のオーバ
フロー信号またはアンダフロー信号と、外部から入力さ
れる診断カラン１−アップ信号または診断カウントダウ
ン信号とのどちらか一方を選択しカウンタ上位部へのキ
ャリ信号またはボロー信号として出力する選択手段を１
つ、または複数設けることにより、ビット長の長いカウ
ンタ回路でも全ビットのカウント動作の診断を非常に短
い時間で行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるカウンタ回路の構成を示
すブロック図である。 主要部分の符号の説明 １・・・・・・カウンタ下位部 ２・・・・・・カウンタ上位部 ３・・・・・・選択回路

Claims (1)

【特許請求の範囲】
1. （１）Ｎけた（Ｎは２以上の整数）がＭ個（Ｍは正の整
   数かつＭ≦Ｎ）の部分に分割され、そのＭ個の部分の夫
   々が所定信号の入力に応じて計数値が変化するＮけたの
   計数手段と、外部指令に応じて前記Ｍ個の部分の夫々に
   対して前記所定信号を同時に入力せしめる入力手段とを
   有することを特徴とするカウンタ回路。