JPH0225134A - セル順序保存型通話路装置 - Google Patents
セル順序保存型通話路装置Info
- Publication number
- JPH0225134A JPH0225134A JP63174769A JP17476988A JPH0225134A JP H0225134 A JPH0225134 A JP H0225134A JP 63174769 A JP63174769 A JP 63174769A JP 17476988 A JP17476988 A JP 17476988A JP H0225134 A JPH0225134 A JP H0225134A
- Authority
- JP
- Japan
- Prior art keywords
- information
- path
- cell
- last cell
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［目 次］
概要
産業上の利用分野
従来の技術（第５〜７図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作 用（第１図）
実施例（第２〜４図）
発明の効果
［概 要］
入力情報に付加された制御情報に基づき自律的にスイッ
チングしてこの制御情報により指示された出側端子へ入
力情報を送出する自己ルーティング通話路装置に関し、 通話中に通話路パスを変更した場合でも、変更後のセル
が変更前のセルを追い越すことがないようにすることを
目的とし。
チングしてこの制御情報により指示された出側端子へ入
力情報を送出する自己ルーティング通話路装置に関し、 通話中に通話路パスを変更した場合でも、変更後のセル
が変更前のセルを追い越すことがないようにすることを
目的とし。
通話中に通話路パス情報を変更して入力情報に付加する
手段と、変更される前の通話路パス情報に基づくパスに
従いスイッチングされる最後のセルにラストセル情報を
付加する手段と、変更された通話路パス情報に基づくパ
スに従いスイッチングされるセルを一時的に蓄積する手
段とをそれぞれ通話路の入側にそなえ、ラストセル情報
を検出する手段を通話路の出側にそなえ、ラストセル情
報検出手段によってパス変更前の最後のセルが通話路を
通過したことが検出されると、セル一時蓄積手段に蓄積
されたセルを順次送出するセル順序保存用制御手段をそ
なえるように構成する。
手段と、変更される前の通話路パス情報に基づくパスに
従いスイッチングされる最後のセルにラストセル情報を
付加する手段と、変更された通話路パス情報に基づくパ
スに従いスイッチングされるセルを一時的に蓄積する手
段とをそれぞれ通話路の入側にそなえ、ラストセル情報
を検出する手段を通話路の出側にそなえ、ラストセル情
報検出手段によってパス変更前の最後のセルが通話路を
通過したことが検出されると、セル一時蓄積手段に蓄積
されたセルを順次送出するセル順序保存用制御手段をそ
なえるように構成する。
［産業上の利用分野］
本発明は、入力情報に付加された制御情報に基づき自律
的にスイッチングしてこの制御情報により指示された出
側端子へ入力情報を送出する自己ルーティング通話路装
置に関する。
的にスイッチングしてこの制御情報により指示された出
側端子へ入力情報を送出する自己ルーティング通話路装
置に関する。
自己ルーティング通話路装置は、非同期転送モード（Ａ
ＴＭ：＾５ｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）交換のように、セル（非同期転送用ブロック
）毎に異なる出線へ高速にスイッチングする場合にそし
て通話路を外部から集中的にソフトウ・エアで制御する
ことが望ましくない場合に、好適である。かかる自己ル
ーティング通話路装置では、各呼の識別信号とその出線
の番号の対応テーブルをつくり、ある識別番号の呼がく
ると、対応テーブルを引いて出線番号を知り、この呼を
該当する出線へ送り出すという方法で交換を行なう。
ＴＭ：＾５ｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ
Ｍｏｄｅ）交換のように、セル（非同期転送用ブロック
）毎に異なる出線へ高速にスイッチングする場合にそし
て通話路を外部から集中的にソフトウ・エアで制御する
ことが望ましくない場合に、好適である。かかる自己ル
ーティング通話路装置では、各呼の識別信号とその出線
の番号の対応テーブルをつくり、ある識別番号の呼がく
ると、対応テーブルを引いて出線番号を知り、この呼を
該当する出線へ送り出すという方法で交換を行なう。
［従来の技術］
例えば、自己ルーティング通話路装置としては、第５図
に示すような構成のものが提案されている。
に示すような構成のものが提案されている。
この第５図に示す回路では、例えば３×３単位自己ルー
ティングスイッチＳｉｊが入線側、中間、出線側に各３
個あり、１次リンクＬ□Ｉｇ ＬＸ！＃ Ｌ１２は入線
側スイッチＳえ、の３個の出力端を中間スイッチ８２１
〜Ｓ ２３の各１番目の入力端へ接続し、１次リンクＬ
２□〜Ｌ、、、 Ｌ、、〜Ｌ３．もこれに準する。
ティングスイッチＳｉｊが入線側、中間、出線側に各３
個あり、１次リンクＬ□Ｉｇ ＬＸ！＃ Ｌ１２は入線
側スイッチＳえ、の３個の出力端を中間スイッチ８２１
〜Ｓ ２３の各１番目の入力端へ接続し、１次リンクＬ
２□〜Ｌ、、、 Ｌ、、〜Ｌ３．もこれに準する。
２次リンクＭ１１〜Ｍ１．は、中間スイッチｓ２□の３
つの出力端を出線側の３個のスイッチｓ１、〜Ｓ ３３
の各１番目の入力端へ接続し、２次リンクＭ２□〜Ｍ
ｚ ３１ Ｍ ３、〜Ｍ ３２もこれに準する。
つの出力端を出線側の３個のスイッチｓ１、〜Ｓ ３３
の各１番目の入力端へ接続し、２次リンクＭ２□〜Ｍ
ｚ ３１ Ｍ ３、〜Ｍ ３２もこれに準する。
この自己ルーティング通話路１では、最初にｓ□、、ｓ
２、〜ｓ２．．ｓ、、ｔａａｔ、ておくと、ｓ、。
２、〜ｓ２．．ｓ、、ｔａａｔ、ておくと、ｓ、。
とＳ ３２１ Ｓ １３とＳ ３３の設置は成膜部分を
何ら変更することなく、単にＬ２□〜Ｌｉｔａｓ ｔａ
ｘ〜Ｌ ３３を図示のごとく結線するだけで行なうこと
ができる。
何ら変更することなく、単にＬ２□〜Ｌｉｔａｓ ｔａ
ｘ〜Ｌ ３３を図示のごとく結線するだけで行なうこと
ができる。
また、自己ルーティング通話路１の入側には。
各呼の論理チャネル番号ＶＣＮをこの自己ルーティング
通話路用の論理チャネル番号ＶＣＮ ’に変換し、この
論理チャネル番号ＶＣＮ ’に対応する通話路パス情報
としてのルーティング情報ＲＨを付加して出力する付加
回路１００−ｉが設けられており、各付加回路１００−
ｉは、第６図に示すようなテーブル１００ａをもった呼
処理部１０１に接続されている。
通話路用の論理チャネル番号ＶＣＮ ’に変換し、この
論理チャネル番号ＶＣＮ ’に対応する通話路パス情報
としてのルーティング情報ＲＨを付加して出力する付加
回路１００−ｉが設けられており、各付加回路１００−
ｉは、第６図に示すようなテーブル１００ａをもった呼
処理部１０１に接続されている。
なお、各付加回路１００−ｉは、第６図に示すごとく、
バッファ１００ａ−ｉ、セレクタ１００ｂ−ｉを有して
おり、呼処理部１０１はテーブル１０１ａをアクセスす
る等の制御を行なうマイクロプロセッサ１０１ｂを有し
ている。
バッファ１００ａ−ｉ、セレクタ１００ｂ−ｉを有して
おり、呼処理部１０１はテーブル１０１ａをアクセスす
る等の制御を行なうマイクロプロセッサ１０１ｂを有し
ている。
したがって、ある論理チャネル番号ＶＣＮの呼がくると
、対応テーブルを引いて出線番号を知り、この出線番号
へ至る最適なルーティング情報ＲＨを選び、更には論理
チャネル番号ＶＣＮを適宜変換して、その後はセレクタ
１００−ｂを用Ｕλてノベッファ１ｏｏａ−ｉに一時的
番こ保存されてし＼る入力情報に上記の論理チャネル番
号ＶＣＮ’、／レーティング情報ＲＨを付加して自己ル
−ティング通話路１内へ送出するようになってし）る。
、対応テーブルを引いて出線番号を知り、この出線番号
へ至る最適なルーティング情報ＲＨを選び、更には論理
チャネル番号ＶＣＮを適宜変換して、その後はセレクタ
１００−ｂを用Ｕλてノベッファ１ｏｏａ−ｉに一時的
番こ保存されてし＼る入力情報に上記の論理チャネル番
号ＶＣＮ’、／レーティング情報ＲＨを付加して自己ル
−ティング通話路１内へ送出するようになってし）る。
ここで、例えば入線＃９を出線＃３へ導くノ々スを考え
ると、このパスとしては、Ｓ、３とＳ２□とＳ３□、Ｓ
ｔｉとＳ ２２とｓａｔ、Ｓ １３とＳ２３とＳ ｆ
ｆｉの３バスがあるので、Ｓ１ｉと８３１間のトラヒッ
クを８２□〜５２３へ分散させることができ、さら番こ
Ｓ２□にトラヒックが集中していて遅れ力１でるような
場合は、Ｓ２□またはＳ ２３経由のノ（スに変更すれ
１ｆよい。このような制御は呼処理部１０１で適宜ル−
ティング情報ＲＨを変更することしこよ番）？テなわれ
る。
ると、このパスとしては、Ｓ、３とＳ２□とＳ３□、Ｓ
ｔｉとＳ ２２とｓａｔ、Ｓ １３とＳ２３とＳ ｆ
ｆｉの３バスがあるので、Ｓ１ｉと８３１間のトラヒッ
クを８２□〜５２３へ分散させることができ、さら番こ
Ｓ２□にトラヒックが集中していて遅れ力１でるような
場合は、Ｓ２□またはＳ ２３経由のノ（スに変更すれ
１ｆよい。このような制御は呼処理部１０１で適宜ル−
ティング情報ＲＨを変更することしこよ番）？テなわれ
る。
第７図は第５図の３×３単位自己ルーティングスイッチ
の構成例を示す。Ｉｉは制御情報検：Ｂ回路、Ｄｉは情
報遅延回路、ＤＭｉはデマルチプレクサ、ＤＥＣｉは制
御情報デコード回路、 ＦｉｊＬまＦＩＦＯメモリ（バ
ッファメモリ）、５ＬｉＬ±セレクタ、ＤＳｉはＦＩＦ
ＯメモリＦｉｊのリクエスト信号Ｋｉｊを受けてセレク
タＳＬｉの制御を行なう回路である。
の構成例を示す。Ｉｉは制御情報検：Ｂ回路、Ｄｉは情
報遅延回路、ＤＭｉはデマルチプレクサ、ＤＥＣｉは制
御情報デコード回路、 ＦｉｊＬまＦＩＦＯメモリ（バ
ッファメモリ）、５ＬｉＬ±セレクタ、ＤＳｉはＦＩＦ
ＯメモリＦｉｊのリクエスト信号Ｋｉｊを受けてセレク
タＳＬｉの制御を行なう回路である。
入力端＃１〜＃３に入る信号は前述の入力情報子制御情
報の形をしており、検出回路Ｉｉはこの制御情報を抽出
してデコード回路ＤＥＣｉへ送る。
報の形をしており、検出回路Ｉｉはこの制御情報を抽出
してデコード回路ＤＥＣｉへ送る。
制御情報は、自己ルーティング通話路１が３段構成であ
れば１段目用ＲＨよ、２段目用ＲＨ２，３段目用ＲＨ，
の３種あるから、検出回路Ｉｉは当該自己ルーティング
スイッチが第何段目かにより該当する制御情報＋ＲＨを
抽出する。
れば１段目用ＲＨよ、２段目用ＲＨ２，３段目用ＲＨ，
の３種あるから、検出回路Ｉｉは当該自己ルーティング
スイッチが第何段目かにより該当する制御情報＋ＲＨを
抽出する。
デコード回路ＤＥＣｉは入力された制御情報が出力端ｊ
を示すものであれば、デマルチプレクサを操作して当該
ＦＩＦＯメモリＦｉｊに情報を送る。
を示すものであれば、デマルチプレクサを操作して当該
ＦＩＦＯメモリＦｉｊに情報を送る。
例えば、入力＃１の制御情報が出力端＃２を示すもので
あれば、デコード回路ＤＥＣ１はデマルチプレクサＤＭ
工を操作して入力＃１をＦ２□に入力する。
あれば、デコード回路ＤＥＣ１はデマルチプレクサＤＭ
工を操作して入力＃１をＦ２□に入力する。
制御回路ＤＳ工はＦＩＦＯメモリＦ１□〜Ｆ’ｚｉに情
報が入ると、セレクタＳＬよを操作して該情報を出力＃
１へ送出する。他も同様である。
報が入ると、セレクタＳＬよを操作して該情報を出力＃
１へ送出する。他も同様である。
制御回路ＤＳ□は例えばＦＩＦＯメモリＦｊｊからのリ
クエスト信号Ｋｊｊを常時走査しており、リクエスト信
号Ｋｉｊが検出されると当該ＦＩＦＯメモリの内容をセ
レクタＳＬｉを通して出力させるように動作する。ある
いはリクエスト信号Ｋｉｊは割込みとして制御回路ＤＳ
ｉに入力し、割込みが入ると制御回路ＤＳｉは当該ＦＩ
ＦＯメモリの内容をセレクタを通して出力させる。
クエスト信号Ｋｊｊを常時走査しており、リクエスト信
号Ｋｉｊが検出されると当該ＦＩＦＯメモリの内容をセ
レクタＳＬｉを通して出力させるように動作する。ある
いはリクエスト信号Ｋｉｊは割込みとして制御回路ＤＳ
ｉに入力し、割込みが入ると制御回路ＤＳｉは当該ＦＩ
ＦＯメモリの内容をセレクタを通して出力させる。
このようにして、入力情報に付加された制御情報（ルー
ティング情報ＲＨ等）に基づき例えば３段（１カ成の各
自己ルーディングスイッチＳｉｊで自律的にスイッチン
グしてこの制御情報により指示された出側端子へ入力情
報を送出することかできるのである。
ティング情報ＲＨ等）に基づき例えば３段（１カ成の各
自己ルーディングスイッチＳｉｊで自律的にスイッチン
グしてこの制御情報により指示された出側端子へ入力情
報を送出することかできるのである。
［発明が解決しようとする課題］
ところで、このような従来の自己ルーティング通話略装
置では、通話中にバースト性トラヒック等により幅轢が
生じた場合などは、ルーティング情報ＲＨを書き換えて
、通話路パスを変更することが可能であるが、この場合
、自己ルーティング通話路内に依然として情報の蓄積が
あるため、パス切替直後の情報がパス切替直前の情報よ
りも先に出側端子（出側ハイウェイ）へ出力されるおそ
れがある。これでは、情報のシーケンスが逆転してしま
うおそれがあり、好ましくない。
置では、通話中にバースト性トラヒック等により幅轢が
生じた場合などは、ルーティング情報ＲＨを書き換えて
、通話路パスを変更することが可能であるが、この場合
、自己ルーティング通話路内に依然として情報の蓄積が
あるため、パス切替直後の情報がパス切替直前の情報よ
りも先に出側端子（出側ハイウェイ）へ出力されるおそ
れがある。これでは、情報のシーケンスが逆転してしま
うおそれがあり、好ましくない。
本発明は、このような問題点を解決しようとするもので
、通話中に通話路パスを変更した場合でも、変更後のセ
ルが変更前のセルを追い越すことがないようにしたセル
順序保存型自己ルーティング通話路装置を堤供すること
を目的としている。
、通話中に通話路パスを変更した場合でも、変更後のセ
ルが変更前のセルを追い越すことがないようにしたセル
順序保存型自己ルーティング通話路装置を堤供すること
を目的としている。
［課題を解決するための手段］
第１図は本発明の原理ブロック図を示す。
この第１図において、】は自己ルーティング通話路で、
この自己ルーティング通話路１は複数の単位自己ルーテ
ィングスイッチをマトリックス配置し、これらの単位自
己ルーティングスイッチをリンクを介し相互に接続して
なる。
この自己ルーティング通話路１は複数の単位自己ルーテ
ィングスイッチをマトリックス配置し、これらの単位自
己ルーティングスイッチをリンクを介し相互に接続して
なる。
２−ｉはセル順序保存処理回路で、このセル順序保存処
理回路２−ｉは自己ルーティング通話路ｌの入側におい
て入線（入ハイウェイ）の数だけ設けられ、各セル順序
保存処理回路２−ｉは、通話路パス情報変更手段３．ラ
ストセル情報付加手段４．セル一時蓄積手段５．スイッ
チ６．７．セル順序保存用制御手段８を有している。
理回路２−ｉは自己ルーティング通話路ｌの入側におい
て入線（入ハイウェイ）の数だけ設けられ、各セル順序
保存処理回路２−ｉは、通話路パス情報変更手段３．ラ
ストセル情報付加手段４．セル一時蓄積手段５．スイッ
チ６．７．セル順序保存用制御手段８を有している。
ここで、通話路パス情報変更手段３は通話路パス情報を
入力情報に付加するもので、ラストセル情報付加手段４
は通話路パス情報変更手段３によって変更される前の通
話路パス情報に基づくパスに従いスイッチングされる最
後のセルにラストセル情報を付加するものである。
入力情報に付加するもので、ラストセル情報付加手段４
は通話路パス情報変更手段３によって変更される前の通
話路パス情報に基づくパスに従いスイッチングされる最
後のセルにラストセル情報を付加するものである。
セル一時蓄積手段５は通話路パス情報変更手段３によっ
て通話中に変更された通話路パス情報に基づくパスに従
いスイッチングされるセルをスイッチ６を経由して一時
的に蓄積するもので、そのセル送出はスイッチ７を経由
して行なわれる。
て通話中に変更された通話路パス情報に基づくパスに従
いスイッチングされるセルをスイッチ６を経由して一時
的に蓄積するもので、そのセル送出はスイッチ７を経由
して行なわれる。
セル順序保存用制御手段８は、ラストセル情報検出手段
９−１ （後述）によってパス変更前の最後のセルが自
己ルーティング通話路１を通過したことが検出されると
、セル一時菩積手段５およびスイッチ６．７へ制御信号
を出して、セル一時蓄積手段５に蓄積されたセルを順次
送出させるものである。
９−１ （後述）によってパス変更前の最後のセルが自
己ルーティング通話路１を通過したことが検出されると
、セル一時菩積手段５およびスイッチ６．７へ制御信号
を出して、セル一時蓄積手段５に蓄積されたセルを順次
送出させるものである。
また、自己ルーティング通話路１の出側には、ラストセ
ル情報付加手段４によって付加されたラストセル情報を
検出するラストセル情報検出手段９−ｉが自己ルーティ
ング通話路１の出線（出ハイウェイ）の数だけ設けられ
ている。
ル情報付加手段４によって付加されたラストセル情報を
検出するラストセル情報検出手段９−ｉが自己ルーティ
ング通話路１の出線（出ハイウェイ）の数だけ設けられ
ている。
１０は呼処理部で、この呼処理部１０はセル順序保存処
理回路２−ｉへ書替ための制御情報や通話路パス情報を
供給するものである。
理回路２−ｉへ書替ための制御情報や通話路パス情報を
供給するものである。
［作 用］
このような構成により、例えば自己ルーティング通話路
１に輻輪等が生じたため、通話路パスを通話中に変更す
るに際しては１通話路パス情報変更手段３による通話路
パス情報の変更に先行して、ラストセル情報付加手段４
により、通話路パス情報変更手段３によって変更される
前の通話路パス情報に基づくパスに従いスイッチングさ
れる最後のセルにラストセル情報を付加することが行わ
れる。
１に輻輪等が生じたため、通話路パスを通話中に変更す
るに際しては１通話路パス情報変更手段３による通話路
パス情報の変更に先行して、ラストセル情報付加手段４
により、通話路パス情報変更手段３によって変更される
前の通話路パス情報に基づくパスに従いスイッチングさ
れる最後のセルにラストセル情報を付加することが行わ
れる。
その後は、通話路パス情報変更手段３により通話路パス
情報を変更し、この変更された通話路パス情報に基づく
パスに従いスイッチングされるセルを全てスイッチ６を
経由させてセル一時蓄積手段５に一時的に蓄積する。
情報を変更し、この変更された通話路パス情報に基づく
パスに従いスイッチングされるセルを全てスイッチ６を
経由させてセル一時蓄積手段５に一時的に蓄積する。
その後、ラストセル情報検出手段９−ｉにより、ラスト
セル情報が検出されると、この検出情報がセル順序保存
用制御手段８へ入力され、このセル順序保存用制御手段
８が、セル一時蓄積手段５およびスイッチ６．７へ制御
信号を出して、セル一時蓄積手段５に蓄積されたセルを
順次送出していくことが行われる。
セル情報が検出されると、この検出情報がセル順序保存
用制御手段８へ入力され、このセル順序保存用制御手段
８が、セル一時蓄積手段５およびスイッチ６．７へ制御
信号を出して、セル一時蓄積手段５に蓄積されたセルを
順次送出していくことが行われる。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例を示すブロック図であるが、
この第２図に示す自己ルーティング通話路１は、３×３
個の単位自己ルーティングスイッチＳｉｊをマトリック
ス配置し、これらの単位自己ルーティングスイッチを一
次すンクＬｉｊおよび二次リンクＭｉｊを介し相互に接
続してなる。そして、各単位自己ルーティングスイッチ
Ｓｉｊの構成は第７図に示すようになっている。
この第２図に示す自己ルーティング通話路１は、３×３
個の単位自己ルーティングスイッチＳｉｊをマトリック
ス配置し、これらの単位自己ルーティングスイッチを一
次すンクＬｉｊおよび二次リンクＭｉｊを介し相互に接
続してなる。そして、各単位自己ルーティングスイッチ
Ｓｉｊの構成は第７図に示すようになっている。
また、自己ルーティング通話路１の入側には、入線（入
ハイウェイ）の数（この例では９個）だけセル順序保存
処理回路２−ｉが設けられている。
ハイウェイ）の数（この例では９個）だけセル順序保存
処理回路２−ｉが設けられている。
ところで、各セル順序保存処理回路２−ｉは、第３図に
示すごとく、論理チャネル番号変換・通話路パス付加回
路１１．セル一時蓄積手段としてのＦＩＦＯメモリ５．
スイッチ６．７．セル順序保存用制御回路８を有してい
る。
示すごとく、論理チャネル番号変換・通話路パス付加回
路１１．セル一時蓄積手段としてのＦＩＦＯメモリ５．
スイッチ６．７．セル順序保存用制御回路８を有してい
る。
ここで、論理チャネル番号変換・通話路パス付加回路１
１は、通話路パス情報変更手段とラストセル情報付加手
段との機能を有するもので、ｖＣＮＣＮ分路回路１２換
テーブル１３．遅延回路１４、ＶＣＮ’・ＲＨ・ラスト
セル表示付加回路１５．レジスタ１６．ゲート回路１７
．テーブル更新制御部１８をそなえている。
１は、通話路パス情報変更手段とラストセル情報付加手
段との機能を有するもので、ｖＣＮＣＮ分路回路１２換
テーブル１３．遅延回路１４、ＶＣＮ’・ＲＨ・ラスト
セル表示付加回路１５．レジスタ１６．ゲート回路１７
．テーブル更新制御部１８をそなえている。
ＶＣＮ分離回路１２は入ハイウェイからの統計多重され
た情報（この情報は入力情報ＩＮＦ十論理チャネル番号
ＶＣＮというかたちをとる）を入力情報丁ＮＦと論理チ
ャネル番号ＶＣＮとに分離するもので、分離された入力
情報ＩＮＦは遅延回路１４へ入力され、論理チャネル番
号ＶＣＮは変換テーブル１３へ入力される。
た情報（この情報は入力情報ＩＮＦ十論理チャネル番号
ＶＣＮというかたちをとる）を入力情報丁ＮＦと論理チ
ャネル番号ＶＣＮとに分離するもので、分離された入力
情報ＩＮＦは遅延回路１４へ入力され、論理チャネル番
号ＶＣＮは変換テーブル１３へ入力される。
変換テーブル１３は出ハイウエイ上の論理チャネル番号
ＶＣＮ ’と自己ルーティング通話路１用の論理チャネ
ル番号ＶＣＮ’に対応する通話路パス情報としてのルー
ティング情報ＲＨとが書き込まれ、論理チャネル番号Ｖ
ＣＮをＶＣＮ ’に変換してＶＣＮ’・ＲＨ・ラストセ
ル表示付加回路１５へ出力するとともに、ルーティング
情報ＲＨをＶＣＮ ’・ＲＨ・ラストセル表示付加回路
１５へ出力するものである。
ＶＣＮ ’と自己ルーティング通話路１用の論理チャネ
ル番号ＶＣＮ’に対応する通話路パス情報としてのルー
ティング情報ＲＨとが書き込まれ、論理チャネル番号Ｖ
ＣＮをＶＣＮ ’に変換してＶＣＮ’・ＲＨ・ラストセ
ル表示付加回路１５へ出力するとともに、ルーティング
情報ＲＨをＶＣＮ ’・ＲＨ・ラストセル表示付加回路
１５へ出力するものである。
遅延回路１４は入力情報ＩＮＦを変換テーブル１３での
変換に要する時間だけ遅延させるものである。
変換に要する時間だけ遅延させるものである。
ＶＣＮ ’・ＲＨ・ラストセル表示付加回路１５は、入
力情報ＩＮＦに変換後の論理チャネル番号ＶＣＮ’、ル
ーティング情報ＲＨおよびラストセル表示りを付加する
もので、論理チャネル番号ＶＣＮ’、ルーティング情報
ＲＨは変換テーブル１３から入力され、ラストセル表示
しはテーブル更新制御部１８から入力される。
力情報ＩＮＦに変換後の論理チャネル番号ＶＣＮ’、ル
ーティング情報ＲＨおよびラストセル表示りを付加する
もので、論理チャネル番号ＶＣＮ’、ルーティング情報
ＲＨは変換テーブル１３から入力され、ラストセル表示
しはテーブル更新制御部１８から入力される。
１６は呼処理部１０で決定されたルーティング情報ＲＨ
を一旦保持するレジスタで、このレジスタ１６からのル
ーティング情報ＲＨはテーブル更新制御部１８からのイ
ネーブル信号を受けて開くゲート回路１７を介して変換
テーブル１３へ入力される。
を一旦保持するレジスタで、このレジスタ１６からのル
ーティング情報ＲＨはテーブル更新制御部１８からのイ
ネーブル信号を受けて開くゲート回路１７を介して変換
テーブル１３へ入力される。
テーブル更新制御部１８は、ルーティング情報ＲＨの変
更時に変換テーブル１３の更新制御をするもので、上記
のように変更時にゲート回路１７の開閉制御を行ったり
、ラストセル表示りを出力したりするほか、セル順序保
存用制御回路８の蓄積制御部１９へ蓄積要求制御信号を
出力するものである。
更時に変換テーブル１３の更新制御をするもので、上記
のように変更時にゲート回路１７の開閉制御を行ったり
、ラストセル表示りを出力したりするほか、セル順序保
存用制御回路８の蓄積制御部１９へ蓄積要求制御信号を
出力するものである。
また、ＦＩＦＯメモリ５は通話路パス情報変更手段機能
を有する論理チャネル番号変換・通話路パス付加回路１
１によって変更されたルーティング情報ＲＨに基づくパ
スに従いスイッチングされるセルをスイッチ６を経由し
て一時的に蓄積するもので、そのセル送出はスイッチ７
を経由して行なわれる。
を有する論理チャネル番号変換・通話路パス付加回路１
１によって変更されたルーティング情報ＲＨに基づくパ
スに従いスイッチングされるセルをスイッチ６を経由し
て一時的に蓄積するもので、そのセル送出はスイッチ７
を経由して行なわれる。
さらに、セル順序保存用制御回路８は蓄積制御部１９を
有しており、この蓄積制御部１９は、テーブル更新制御
部１８からの更新要求制御信号を受けた状態で、ラスト
セル情報検出回路９−ｉによってパス変更前の最後のセ
ルが自己ルーティング通話路１を通過したことが検出さ
れると、ＦＩ［”Ｏメモリ５およびスイッチ６．７へ制
御信号を出して、ＦＩＦＯメモリ５に蓄積されたセルを
順次送出させるものである。
有しており、この蓄積制御部１９は、テーブル更新制御
部１８からの更新要求制御信号を受けた状態で、ラスト
セル情報検出回路９−ｉによってパス変更前の最後のセ
ルが自己ルーティング通話路１を通過したことが検出さ
れると、ＦＩ［”Ｏメモリ５およびスイッチ６．７へ制
御信号を出して、ＦＩＦＯメモリ５に蓄積されたセルを
順次送出させるものである。
また、自己ルーティング通話路１の出側には、ラストセ
ル表示りを検出するラストセル情報検出回路９−ｉが自
己ルーティング通話路１の出線（出ハイウェイ）の数（
この例では９個）だけ設けられている。
ル表示りを検出するラストセル情報検出回路９−ｉが自
己ルーティング通話路１の出線（出ハイウェイ）の数（
この例では９個）だけ設けられている。
１０は呼処理部で、この呼処理部１０はセル順序保存処
理回路２−ｉへ書替だめの論理チャネル番号ＶＣＮ ’
やルーティング情報ＲＨを供給するものである。
理回路２−ｉへ書替だめの論理チャネル番号ＶＣＮ ’
やルーティング情報ＲＨを供給するものである。
上述の構成により、例えば自己ルーティング通話路１に
輻轢等が生じたため１通話中に例えば第４図に太い実線
で示す通話路パス（Ｓ４、→Ｓ２□→Ｓ３□）から第４
図に太い点線で示す通話路パス（Ｓ１１→Ｓ ｚｚ→Ｓ
、１）へ変更するに際しては、ルーティング情報の変更
に先行して、変更される前のルーティング情報（Ｓ工□
→Ｓ２□→Ｓ、１）に基づくパスに従いスイッチングさ
れる最後のセルにラストセル表示りを付加することが行
われる。
輻轢等が生じたため１通話中に例えば第４図に太い実線
で示す通話路パス（Ｓ４、→Ｓ２□→Ｓ３□）から第４
図に太い点線で示す通話路パス（Ｓ１１→Ｓ ｚｚ→Ｓ
、１）へ変更するに際しては、ルーティング情報の変更
に先行して、変更される前のルーティング情報（Ｓ工□
→Ｓ２□→Ｓ、１）に基づくパスに従いスイッチングさ
れる最後のセルにラストセル表示りを付加することが行
われる。
その後は、ルーティング情報を変更し、この変更された
ルーティング情報ＲＨに基づくパス（Ｓ４、→Ｓ２□→
５３１）に従いスイッチングされるセルを全てスイッチ
６を経由させてＦＩＦＯメモリ５に一時的に蓄積するこ
とが行なりれる。
ルーティング情報ＲＨに基づくパス（Ｓ４、→Ｓ２□→
５３１）に従いスイッチングされるセルを全てスイッチ
６を経由させてＦＩＦＯメモリ５に一時的に蓄積するこ
とが行なりれる。
その後、ラストセル情報検出回路９−１ （この例では
９−１）により、ラストセル表示りが検出されると、こ
の検出情報がセル順序保存用制御回路８の蓄積・制御部
１９八入力され、この蓄積制御部１９が、ＦＩＦＯメモ
リ５およびスイッチ６゜７へ制御信号を出して、ＦＩＦ
Ｏメモリ５にＩＩされたセルを順次送出していくことが
行われる。
９−１）により、ラストセル表示りが検出されると、こ
の検出情報がセル順序保存用制御回路８の蓄積・制御部
１９八入力され、この蓄積制御部１９が、ＦＩＦＯメモ
リ５およびスイッチ６゜７へ制御信号を出して、ＦＩＦ
Ｏメモリ５にＩＩされたセルを順次送出していくことが
行われる。
このとき、ＦＩＦＯメモリ５からの読み出しの開始と同
時に、ルーティング情報変更後の入ハイウェイからの情
報は全てＦＩＦＯメモリ５に書き込まれるが、ＦＩＦＯ
メモリ５が空の状態になると、ＦＩＦＯメモリ５から空
になったという旨の情報が蓄積制御部１９へ入力され、
これにより全ての情報がＦＩＦＯメモリ５をバイパスす
るよう。
時に、ルーティング情報変更後の入ハイウェイからの情
報は全てＦＩＦＯメモリ５に書き込まれるが、ＦＩＦＯ
メモリ５が空の状態になると、ＦＩＦＯメモリ５から空
になったという旨の情報が蓄積制御部１９へ入力され、
これにより全ての情報がＦＩＦＯメモリ５をバイパスす
るよう。
スイッチ６．７が切り替わる。
従って、その後の情報はＦＩＦＯメモリ５を経由するこ
となく自己ルーティング通話路１へ入力される。
となく自己ルーティング通話路１へ入力される。
このように通話路パス切替時に切替前における最後のセ
ルが出ハイウェイに送出されたことを確認してから、新
しいパスを通る情報が通話路に入るため、通話中に通話
路パスを変更しても、セル順序保存することができ、即
ちセルの順番が逆転することがなく、これにより通話路
パス変更後のセルが変更前のセルを追い越すことを確実
に防止することができるものである。
ルが出ハイウェイに送出されたことを確認してから、新
しいパスを通る情報が通話路に入るため、通話中に通話
路パスを変更しても、セル順序保存することができ、即
ちセルの順番が逆転することがなく、これにより通話路
パス変更後のセルが変更前のセルを追い越すことを確実
に防止することができるものである。
［発明の効果］
以上詳述したように、本発明のセル順序保存型自己ルー
ティング通話路装置によれば１通話路パス切替時に切替
前における最後のセルが出ハイウェイに送出されたこと
を確認してから、新しいパスを通る情報が通話路に入る
ように構成されているので、通話中に通話路パスを変更
しても、セル順序保存することができ、これにより通話
路パス変更後のセルが変更前のセルを追い越すことを確
実に防止できる利点がある。
ティング通話路装置によれば１通話路パス切替時に切替
前における最後のセルが出ハイウェイに送出されたこと
を確認してから、新しいパスを通る情報が通話路に入る
ように構成されているので、通話中に通話路パスを変更
しても、セル順序保存することができ、これにより通話
路パス変更後のセルが変更前のセルを追い越すことを確
実に防止できる利点がある。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示すブロック図、第３図は
本発明の一実施例の要部を詳細に示すブロック図。 第４図は輻輪等により通話路パスを変更した場合のブロ
ック図、 第５図は従来例を示すブロック図。 第６図は付加回路および呼処理部のブロック図。 第７図は単位スイッチの構成を示すブロック図である。 図において。 １は自己ルーティング通話路。 ２−ｉはセル順序保存処理回路。 ３は通話路パス情報変更手段。 ４はラストセル情報付加手段、 ５はＦＩＦＯメモリ（セル一時蓄積手段）。 ６．７はスイッチ、 ８はセル順序保存用制御回路（セル順序保存用制御手段
）。 ９−ｉはラストセル情報検出回路（ラストセル情報検出
手段）、 １０は呼処理部、 １１は論理チャネル番号変換・通話路パス付加回路、 １２はＶＣＮ分離回路、 １３は変換テーブル、 １４は遅延回路、 １５はＶＣＮ ’・ＲＨ・ラストセル表示付加回路。 １６はレジスタ。 １７はゲート回路、 １８はテーブル更新制御部。 １９は蓄積制御部である。 ｉｏ＋ −−一呼処理をＰ イ１刀ロ回外お・よきパ呼父１１甲音ｙめブロックレ］
第６図 ５ｉｊ−一〜華イ立Ｂ己ルー狐〉グ°スイー／＋車種ス
イッチω債６を承Ｔプロアク図 篤７図
本発明の一実施例の要部を詳細に示すブロック図。 第４図は輻輪等により通話路パスを変更した場合のブロ
ック図、 第５図は従来例を示すブロック図。 第６図は付加回路および呼処理部のブロック図。 第７図は単位スイッチの構成を示すブロック図である。 図において。 １は自己ルーティング通話路。 ２−ｉはセル順序保存処理回路。 ３は通話路パス情報変更手段。 ４はラストセル情報付加手段、 ５はＦＩＦＯメモリ（セル一時蓄積手段）。 ６．７はスイッチ、 ８はセル順序保存用制御回路（セル順序保存用制御手段
）。 ９−ｉはラストセル情報検出回路（ラストセル情報検出
手段）、 １０は呼処理部、 １１は論理チャネル番号変換・通話路パス付加回路、 １２はＶＣＮ分離回路、 １３は変換テーブル、 １４は遅延回路、 １５はＶＣＮ ’・ＲＨ・ラストセル表示付加回路。 １６はレジスタ。 １７はゲート回路、 １８はテーブル更新制御部。 １９は蓄積制御部である。 ｉｏ＋ −−一呼処理をＰ イ１刀ロ回外お・よきパ呼父１１甲音ｙめブロックレ］
第６図 ５ｉｊ−一〜華イ立Ｂ己ルー狐〉グ°スイー／＋車種ス
イッチω債６を承Ｔプロアク図 篤７図
Claims (1)
- 【特許請求の範囲】 入力情報に付加された制御情報から通話路パス情報を選
択し、該通話路パス情報を該入力情報に付加して、該通
話路パス情報で規定されるパスに従い該入力情報を自律
的にスイッチングして所要の出側端子へ出力する自己ル
ーティング通話路装置において、 通話中に該通話路パス情報を変更して該入力情報に付加
する通話路パス情報変更手段（３）と、該通話路パス情
報変更手段（３）によって変更される前の該通話路パス
情報に基づくパスに従いスイッチングされる最後のセル
にラストセル情報を付加するラストセル情報付加手段（
４）と、該通話路パス情報変更手段（３）によって変更
された該通話路パス情報に基づくパスに従いスイッチン
グされるセルを一時的に蓄積するセル一時蓄積手段（４
）とがそれぞれ通話路（１）の入側に設けられるととも
に、 該ラストセル情報付加手段（４）によって付加された該
ラストセル情報を検出するラストセル情報検出手段（９
−ｉ）が該通話路（１）の出側に設けられて、該ラスト
セル情報検出手段（９−ｉ）によってパス変更前の最後
のセルが該通話路（１）を通過したことが検出されると
、該セル一時蓄積手段（５）に蓄積されたセルを順次送
出するセル順序保存用制御手段（８）が設けられたこと
を 特徴とする、セル順序保存型自己ルーティング通話路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17476988A JP2770908B2 (ja) | 1988-07-13 | 1988-07-13 | セル順序保存型通話路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17476988A JP2770908B2 (ja) | 1988-07-13 | 1988-07-13 | セル順序保存型通話路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225134A true JPH0225134A (ja) | 1990-01-26 |
| JP2770908B2 JP2770908B2 (ja) | 1998-07-02 |
Family
ID=15984348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17476988A Expired - Fee Related JP2770908B2 (ja) | 1988-07-13 | 1988-07-13 | セル順序保存型通話路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770908B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206258A (ja) * | 1989-02-03 | 1990-08-16 | Fujitsu Ltd | Ａｔｍ交換機におけるセル順序保存制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131940A (ja) * | 1984-11-30 | 1986-06-19 | Toshiba Corp | バケツト転送方式 |
| JPS63135039A (ja) * | 1986-11-26 | 1988-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 待ち合わせ形スイツチ網の経路選択制御方法 |
-
1988
- 1988-07-13 JP JP17476988A patent/JP2770908B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131940A (ja) * | 1984-11-30 | 1986-06-19 | Toshiba Corp | バケツト転送方式 |
| JPS63135039A (ja) * | 1986-11-26 | 1988-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 待ち合わせ形スイツチ網の経路選択制御方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206258A (ja) * | 1989-02-03 | 1990-08-16 | Fujitsu Ltd | Ａｔｍ交換機におけるセル順序保存制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2770908B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239537A (en) | Packet-switched network having alternate virtual paths | |
| US6647429B1 (en) | Method and apparatus for interconnecting token ring lans operating in ATM | |
| US20120224473A1 (en) | Header conversion technique | |
| JPH03104451A (ja) | 多段リンク交換システムのルート切替え方式 | |
| JPH07202942A (ja) | パケット交換機 | |
| JPH09116567A5 (ja) | ||
| JPH04176230A (ja) | 通信ネットワークにおける経路切替方式 | |
| JPH0746254A (ja) | Ａｔｍセル交換方式 | |
| US6418115B1 (en) | Exchange for changing a route of a transmission path to bypass a malfunctioning switch | |
| EP0613273B1 (en) | Packet switching system | |
| AU728723B2 (en) | Switching transmission units to an equivalent circuit for the purposes of bidirectional asynchronous cell transfer | |
| EP0888027B1 (en) | Method and apparatus for controlling the switching over of an ATM link | |
| JPH0225134A (ja) | セル順序保存型通話路装置 | |
| JPH02246646A (ja) | 自己ルーチング交換システム | |
| EP1158733A2 (en) | Switchboard having a dual switching system | |
| JP3881716B2 (ja) | 通信信号伝送用の通信ネットワーク | |
| JP2770909B2 (ja) | Ａｔｍ交換機におけるセル順序保存制御装置 | |
| JPH0234060A (ja) | 非同期転送モード交換分配接続方式 | |
| JP3168945B2 (ja) | Ａｔｍ伝送回線切替方式 | |
| JP2747305B2 (ja) | Ａｔｍ交換機 | |
| JP2763073B2 (ja) | 自己ルーティング通話路制御方式 | |
| US6400718B1 (en) | Cell switching device capable of effecting hit-less switching between an active system and a standby system | |
| JPH01148000A (ja) | ハイブリッド交換方式 | |
| JP2614904B2 (ja) | 自己ルーティング通話路装置における輻輳制御装置 | |
| JPH04337935A (ja) | データ切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |