JPH04176230A - 通信ネットワークにおける経路切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 目　　　　次 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作　　　用 実　　施　　例 発明の効果 概要 通信システムにおける経路切替方式に関し、通信装置の
小型化を図ることができると共に、そのコストの低減を
図ることができ、更には、全体の伝送速度を速くするこ
とができる通信ネット＝１４− ワークにおける経路切替方式を提供することを目的とし
、 送信手段と受信手段とが、複数の中継手段を介して複数
の経路で接続されて構成される通信ネットワークにあっ
て、セルによって通信が行われている経路から他の経路
に閉塞なしに経路切替を行う通信ネットワークにおける
経路切替方式において、前記送信手段に、入力セルの方
路振り分けを行って出力するクロスコネクト構成のスイ
ッチ手段と、該セルを記憶する記憶手段と、前記経路切
替時に切替タイミンク゛信号を、該スイッチ手段を介し
て前記受信手段側に出力する切替信号生成手段と、該ス
イッチ手段、該記憶手段及び該切替信号生成手段の動作
制御を行う制御手段とを設け、前記中継手段に、前記ス
イッチ手段と同機能のスイッチ手段及び該スイッチ手段
の動作制御を行う制御手段を設け、前記受信手段に、前
記スイッチ手段と同機能の該スイッチ手段と、前記記憶
手段と同機能の記憶手段と、該スイッチ手段及び該記憶
手段の動作制御を行う制御手段と、該切替信号生成手段
からの切替タイミング信号を検出する切替信号検出手段
とを設け、前記経路切替時に、前記送信手段にあっては
、切替先の新経路に記憶手段を介して該セルが伝送され
るようにスイッチ手゛＼ 段を設定し、かつ切替先の日経路に以後この日経路から
セルが来ないことを示ず該切替タイミング信号の１つで
ある最終セルを切替信号生成手段から該日経路を介して
前記受信手段へ送出し、該受信手段にあっては、記憶手
段に該新経路からのセルが記憶されるようにスイッチ手
段を設定し、切替信号検出手段が該最終セルを検出する
と、該最終セルに続けて該記憶手段のセルを出力するよ
うにした。

産業上の利用分野 本発明は、通信ネットワークにおける経路切替方式に関
する。

近年、広帯域Ｉ　Ｓ　Ｄ　Ｎ（Ｉｎｔｅｇｒａｔｅ＋ｊ
　５ｅｒｖｉｃｅｓ　Ｄｉｇｉｔａｌ　Ｎｅｔｗｏｒｋ
）　　の基盤技術として期待されるＡＴＭ（Ａｓｙｎｃ
ｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ）伝送方
式の研究開発が盛んに行われている。このＡＴＭ伝送方
式（非同期多重化伝送方式）は、情報をセルと呼ばれる
固定長５３バイト（ヘッダ；５バイト、情報フィールド
；４８バイト）のブロックに分割し、高速に多重化／交
換する技術であり、伝送速度２゜４　Ｇｂ／ｓの高速通
信を可能にしている。

このようなＡＴＭ伝送をペースとした通信ネットワーク
は、今後の広帯域ｌ５ＤＮにおける加入者系（都市内網
）への適用が期待されている。また、このような通信ネ
ットワークが構築される場合、網のサバイバビリティが
重要となる。これは、情報化社会において網障害が社会
的に与える影響が非常に大きなものとなるためである。

現在、ＡＴＭ伝送方式をベースとしたネットワーク構築
技術については、ＣＣＩＴＴを初めとする国際標準化委
員会を中心に精力的に、その標準化が進められている状
況に有り、通信ネットワークにおけるＡＴＭ伝送の特徴
を生かした閉塞の無い経路切替方式が求釣られている。

従来の技術 従来の経路切替方式を第１１図及び第１２図を参照して
説明する。

第１１図は、通信ネットワークシステムの一構成例であ
り、送信袋Ｗ１と受信装置２とが同一機能の複数の中継
ノード３，４．５を介して、第１伝送路６及び第２伝送
路７で接続されて構成されている。送信装置１は、スイ
ッチ部８と制御部９とを具備している。スイッチ部８は
、縦にＮ本、横にＮ本の複数の信号ラインを有するＮＸ
Ｎの完全線群構成のクロスコネクト構成となっており、
制御部９の制御によって入力されるセル１１の方路変換
を行い、このセル１１を任意の伝送路６又は７に出力す
るものである。

また、受信装置２はスイッチ部８ａ及び制御部９ａの他
に、第２伝送路７側に接続されたバッファ１０を具備し
て構成されている。このバッファ１０は、経路切替時に
切替経路の遅延差を吸収するものである。例えば、第１
伝送路６側で通信が行われている際に、伝送路６に切断
等の障害が発生するか、或いはトラフィックが増加する
かして、第１伝送路６から第２伝送路７に（図示の経路
ａから経路す側に、経路Ｃから経路ｄ側に）閉塞無しで
経路切替を行ったとすると、送信装置１の出力側では、
第１２図（ａ）に示すように、今までＣ側から出力され
゛ていたセル１１が、ｂ側から出力されるようになる。

また、この経路切替時における受信装置２の入力側では
、第１伝送路６と第２伝送路７との遅延差によって、第
１２図（ｂ）に示すように、Ｃ側とｄ側とに入力される
セル１１が、その切替部分で重なって入力されることに
なる。つまり、これは第２伝送路７の方が第１伝送路６
よりも伝送路の遅延量が少ないた約に、第２伝送路７を
介して受信装置２に到着するセル１１が、第１伝送路６
を介して受信装置２に到着するセル１１よりも速く到着
してしまうことに起因している。このように、セル１１
が重なって入力した場合、その重なり部分ｔ、の情報（
セル）は保証されないことになる。

そこで、その重なり部分ｔ、のセルをバッファ１０に一
旦保持させ、Ｃ側へのセル１１の入力が完全に終了した
時点で、バッファ１０からセルを読み出してスイッチ部
８ａへ出力し、その後は、ｄ側に順次伝送されて来るセ
ル１１をバッファ１０、スイッチ部８ａを介して受信装
置２から順次出力するようにしている。

このようにすれば閉塞なしの経路切替時に、セル１１の
重なりを無くすことができ適正な通信を行うことができ
る。

発明が解決しようとする課題 ところで、上述した経路切替方式においては、セル１１
の重なりをバッファ１０によって吸収しているが、重な
り部分ｔ、のセルを保持させるためには、容最の大きい
バッファが必要となるために、そのバッファ１０を具備
する通信装置全体が大きくなると共に、そのコストが高
くなる問題があった。

また、経路切替後に伝送されるセル１１は、バッファ１
０を通過することになるので、その分、遅延時間がかか
り、全体の伝送速度が遅くなる問題が生じる。

本発明は、このような点に鑑みてなされたものであり、
通信装置の小型化を図ることができると共に、そのコス
トの低減を図ることができ、更には、全体の伝送速度を
速くすることができる通信ネットワークにおける経路切
替方式を提供することを目的としている。

課題を解決するた約の手段 第１図は本発明の原理図である。

この図に示す通信ネットワークは、送信手段２０と、受
信手段２１とが、複数の中継手段２２゜２３を介して複
数の経路２４．２５で接続されて構成されている。

送信手段２０は、入力セルの方路振り分けを行って出力
するクロスコネクト構成のスイッチ手段２６と、セルを
記憶する記憶手段２７と、経路切替時に切替タイミング
信号を、スイッチ手段２６を介して受信手段２１側に出
力する切替信号生成手段２８と、スイッチ手段２６、記
憶手段２７及び切替信号生成手段２８の動作制御を行う
制御手段２９とを具備して構成されている。

中継手段２２．２３は、スイッチ手段２６と同機能のス
イッチ手段３０．３１及びスイッチ手段３０．３１の動
作制御を行う制御手段３２．３３を具備して構成されて
いる。

受信手段２１は、スイッチ手段２６と同機能のスイッチ
手段３４と、記憶手段２７と同機能の記憶手段３５と、
スイッチ手段３４及び記憶手段３５の動作制御を行う制
御手段３６と、切替信号生成手段２８からの切替タイミ
ング信号の１つである最終セルを検出する切替信号検出
手段３７とを具備して構成されている。

また、前記した中継手段２２．２３に前記記憶手段２７
と同機能の記憶手段を設けて構成してもよい。

更に前記した送信手段２０、前記中継手段２２゜２３及
び受信手段２１の各記憶手段に、これら記憶手段から出
力されるセルの送出間隔を任意に設定することができる
セル送出間隔制御手段を設けて構成してもよい。

作　　　用 上述した本発明によれば、例えば経路２４てセルによる
通信が行われている際に、閉塞なしに経路２５に切り替
えを行う場合、送信手段２０にあっては、切替先の新経
路２５に記憶手段２７を介してセルが伝送されるように
スイッチ手段２６が設定され、かつ切替先の旧経路２４
に以後この旧経路２４からセルが来ないことを示す最終
セルが切替信号生成手段２８から旧経路２４を介して受
信手段２１へ送出される。

受信手段２１にあっては、記憶手段３５に新経路２５か
らのセルが記憶されるようにスイッチ手段３４が設定さ
れ、切替信号検出手段３７が最終セルを検出すると、最
終セルに続けて記憶手段３５のセルが出力される。

また、前記した受信手段２１の記憶手段３５にセルが記
憶される場合、経路切替による新経路２５を最初に流れ
るセルであることを示す先頭セルが、切替信号生成手段
２８から新経路２５を介して受信手段２１へ送出され、
そして、受信手段２１の切替信号検出手段３７が先頭セ
ルを検出すると、新経路２５を介して送られてくるセル
が記憶手段３４に記憶され、その後情報となるセルが順
次記憶される。

また、受信手段２１における記憶手段３５からのセル出
力時に、記憶手段３５のセルが無くなると、記憶手段３
５が解放され、新経路２５を介して送られてくるセルが
記憶手段３５を通らず、直接スイッチ手段３７を介して
出力されるようになる。そして、その解放メツセージが
受信手段２１から送信手段２０へ送出される。

解放メツセージを受け取った送信手段２０において、記
憶手段２７のセルが出力されて無くなると、その記憶手
段２７が解放される。

このように送信手段２０及び受信手段２１に記憶手段２
７．３５が設けられているので、セルの記憶容量を分散
させることができ、これによって、各手段２０．２１を
小型にすることができる。また、従来では、経路切替を
行った場合、経路切替終了後もセルが記憶手段を通過す
るようになっていたが、本発明では切替が終了した後は
、新経路２５を伝送するセルが、記憶手段２７．３５を
通過することがないので、セルの伝送速度を速くするこ
とができる。

他の手段として、中継手段２２．２３に記憶手段が設け
られた場合、経路切替時に、送信手段２０から新経路２
５を介して送出されるセルが、中継手段２３の記憶手段
を介して受信手段２１に送出され、中継手段２３に、受
信手段２１からの解放メツセージが出力され、かつ中継
手段２３の記憶手段のセルが無くなるとこの記憶手段が
解放され、この解放メツセージが送信手段２０に送出さ
れる。この場合においては、記憶手段が更に増加したの
で、更にセルの記憶容量を分散することができ、送信手
段２０及び受信手段２１の小型化を図ることができる。

また、送信手段２０．中継手段２２．２３及び受信手段
２１の各記憶手段にセル送出間隔制御手段が設けられた
場合、このセル送出間隔制御手段によって、各記憶手段
に入力されるセルの入力間隔よりも出力間隔が短くなる
ように設定すれば、経路切替時における各記憶手段に記
憶されたセルを速く出力することができる。つまり、こ
の場合、経路切替時の切替を速く行うことができる。

実　　施　　例 以下、図面を参照して本発明の実施例について説明する
。

第２図は本発明の第１実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図である。

この図に示す通信ネットワークシステムは、送信装置２
０ど受信装置２１とが同一機能の中継装置２２．２３を
介して、第１伝送路２４及び第２伝送路２５で接続され
て構成されている。

送信装置２０は、第１１図に示す従来のスイッチ部８，
８ａと同様なスイッチ部２６と、ＲＡＭ又はバッファ等
による記憶部２７と、経路の切替タイミングの信号を生
成する切替信号生成部２８と、スイッチ部２６、記憶部
２７及び切替信号生成部２８を任意に制御する制御部２
８とを具備して構成されている。各中継装置２２．２３
は、スイッチ部２６と同機能のスイッチ部３０．３１と
、各スイッチ部３０．３１のセルの通過を制御する制御
部３２．３３とを具備して構成されている。

また、受信装置２１は、送信装置２０に具備されたもの
と同様なスイッチ部３４、記憶部３５及び制御部３６と
、切替信号を検出する切替信号検出部３７とを具備して
構成されている。

このような構成において無瞬断で閉塞無しに経路を切り
替える場合について説明する。

例えば、第１伝送路２４例の経路で通信が行われている
際に、つまり、送信装置２０に経路ａを介して入力され
るセル１１が、スイッチ部２６−経路Ｃ−中継装置２２
−経路ｇ−スイッチ部３４−経路】を介して、受信装置
２１から出力されている際に、第２伝送路２５側の経路
に切り替える場合の説明を行う。

この場合、まず、送信装置２０において、制御部２９の
制御によってｆ−ｄの経路を設定し、受信装置２１にお
いて、制御部３６の制御によってｈ−ｊの経路を設定す
る。これによって送信装置２０から中継装置２３を介し
て受信装置２１ヘセル１１を伝送する経路が形成される
。

次に、送信装置２０において、制御部２９の制御によっ
てａ、−ｃの経路をａ−ｅの経路に切り替え、切替信号
生成部２８からスイッチ部２６を介して経路Ｃに最終セ
ルを送出すると同時に、生成部２８から経路ｄに先頭セ
ルを送出する。このａ−Ｃの経路をａ−ｅの経路に切り
替えることは、送信装置２０に入力されるセル１１が記
憶部２７を介して第２伝送路２５へ送出されるようにす
ることであり、また、最終セルの送出は、送信装置２０
て経路切替が行われ、その最終セル以後はセルが来ない
ことを受信装置２１に知らし緬るものであり、先頭セル
の送出は、経路切替後に伝送されるセルの先頭を知らし
めるものである。また、先頭セルは受信装置２１の記憶
部３５に記憶される。

次に、受信装置２１の切替信号検出部３７が最終セルを
検出すると、制御部３６の制御によってｇ−１の経路を
に−１の経路に切り替える。これは、経路切替以後、切
替信号検出部３７で最終セルが検出されるまでは、新経
路に伝送されるセルが記憶部３５に順次記憶されるので
、その記憶部３５に記憶されたセルをに−１の経路で出
力するものである。つまり、最終セル検出以後は、記憶
部３５からに−ｉの経路を介して、まず、先頭セルが出
力され、その後、記憶部３５のセルが記憶順に出力され
る。

そして、受信装置２１の記憶部３５が空になると、ｈ−
Ｊとに−ｉとの経路を開放し、ｈ−ｉの経路に切り替え
、この切り替えを行ったことを知らせる解放メツセージ
を、送信装置２０へ送出する。解放メツセージを受け取
った送信装置２０は、受信装置２１と同様に、記憶部２
７のセルが空に−２９−・ なったら、ａ−ｅとｆ−ｄとの経路を解放し、ａ−ｄの
経路に切り替える。これによって、送信装置２０に入力
されるセル１１は、各記憶部２７゜３５を通過すること
なしに伝送される。

以上説明した第１実施例によれば、送信装置２０及び受
信装置２１にそれぞれ記憶部２７．３５を設けたので、
経路を切り替えた際に、切替前の旧経路を伝送するセル
が伝送され終わるまでに、新経路を伝送するセルを、各
記憶部２７．３５に分散して記憶させることができる。

つまり、各記憶部２７．３５の記憶容量が、第１１図に
示す従来の記憶部１０の半分で済むことになるので、各
記憶部２７．３５の大きさは従来のものの半分以下とな
る。即ち、従来に比べて受信装置を小型にすることがで
きる。

また、従来例では、新経路を伝送するセルが記憶部１０
を通過するために、全体の伝送速度が遅くなっていたが
、第１実施例では、記憶部２７゜３５に記憶されたセル
が無くなると、記憶部２７゜３５を通過しない経路に切
り替えるようにしたので、従来よりも伝送速度を速くす
ることができる。

次に、本発明による第２実施例について、第３図を参照
して説明する。但し、この第３図において第２図の第１
実施例に示す各部に対応する部分には同一の符号を付し
、その説明を省略する。また、第３図においては第２実
施例の特徴部分以外は省略しである。

この第２実施例が第１実施例と異なる点は、中継装置２
２．２３にそれぞれ記憶部３８を設け（記憶部３８の図
示は中継装置２３のみ）、セルが切替先の第２伝送路２
５を介して中継装置２３を通過する際に、記憶部３８を
介して通過するようにしたことである。

つまり、この記憶部３８と、第２図で説明した送信装置
２０の記憶部２７と受信装置２１の記憶部３５とによっ
て全体の記憶容量を分散することができるので、各記憶
部２７，３５．３８の大きさを第１実施例よりも更に小
さくすることができ、これによって、送受信装置を更に
小型にすることができる。

また、この第３図に示す構成において、経路切替時には
、中継装置２３内の経路が、経路ａ−ｃ。

記憶部３８、経路ｄ−ｂと接続され、この経路をセルが
伝送していくが、受信装置２１から中継装置２３に解放
メツセージが到着し、その後、記憶部３８のセルが空に
なった時点で、中継装置２３の経路がａ−ｂに切り替え
られる。そして、中継装置２３から送信装置２０へ解放
メツセージが送出される。

このようにすれば、中′ｍ、装置２３に記憶部３８を設
けたとしても、解放メツセージによって記憶部３８が切
り離されるのでセルが記憶部３８を通過することが無く
なり、第１実施例同様、従来よりもセルの伝送速度を速
くすることができる。

次に、本発明による第３実施例について、第４図を参照
して説明する。但し、この第４図において第３図の第２
実施例に示す各部に対応する部分には同一の符号を付し
、その説明を省略する。

この第３実施例が第２実施例と異なる点は、各記憶部２
７，３５．３８に、それぞれセル送出間隔制御部３９を
設けることによって、各記憶部２７．３５．３８のセル
の出力間隔を、入力間隔よりも狭めることにより、記憶
されたセルを速く出力するようにしたことである。

つまり、第４図に示すセル送出間隔制御部３９は、各記
憶部２７．３５．３８のセル入力容量よりもセル出力容
量が多くなるように制御するものである。例えば第１伝
送路２４側から第２伝送路２５側に切り替えを行った際
に、最初は各記憶部２７．３５．３８を介する経路でセ
ルが伝送されるが、この際に、セル送出間隔制御部３９
の制御によって各記憶部２７，３５．３８のセルを速く
出力させることができる。

この結果、各記憶部２７．３５．３８を速く空にするこ
とができるので、第２実施例での記憶部２７．３５．３
８の切り離しよりも短時間で切り離しを行うことができ
る。

次に、本発明による第４実施例について、第５図を参照
して説明する。

この第４実施例における送信装置４０、中継袋置４１．
４２及び受信装置４３の接続構成は、第１〜第３実施例
のものと同様であるが、その特徴とするところは、各送
信装置４０．中継装置４１゜４２及び受信装置４３のス
イッチ部２６，３１゜３４の入力側に接続された入力線
に記憶部４４゜４５．４６．４７を接続して構成したこ
とである。

送信装置４０は、スイッチ部２６と、制御部２９と、記
憶部４４とを具備しており、記憶部４４がスイッチ部２
６の入力側に接続された経路ａ（入力線）に接続されて
構成されている。

中継装置４２　（中継装置４１は４２と同構成なので内
部構成の図示及び説明は省略する。）は、スイッチ部３
１と、制御部３３と、記憶部４５と、切替信号検出部４
８とを具備しており、中継装置４２の入力側の第２伝送
路２５に切替信号検出部４８が接続され、切替信号検出
部４８の出力端とスイッチ部３１の入力側とを接続する
経路ｄに記憶部４５が接続されて構成されている。

受信装置４３は、スイッチ部３４と、制御部３６と、記
憶部４６．４７と、切替信号検出部４９゜−３４＝ ５０とを具備しており、受信装置４３の入力側の第１伝
送路２４に切替信号検出部４９が接続され、第２伝送路
２５に切替信号検出部５０が接続され、また、切替信号
検出部４９の出力端とスイッチ部３４の入力側とを接続
する経路ｆに記憶部４６、切替信号検出部５０の出力端
とスイッチ部３４の入力側とを接続する経路ｇに記憶部
４７が接続されて構成されている。

このような構成において、例えば第１伝送路２４側の経
路から第２伝送路２５側の経路に切り替えが行われた場
合、送信装置４０ては、制御部２９によって、装置４０
に入力されるセル１１が記憶部４４を介してスイッチ部
２６に入力されるように制御される。中継装置４２では
、送信装置４０から最初に送られてくる先頭セルを切替
信号検出部４８が検出すると、制御部３３によって、セ
ルが記憶部４５を介してスイッチ部３１に入力されるよ
うに制御される。また、受信装置４３では、先・頭セル
が切替信号検出部５０で検出されると、制御部３６によ
って、切替信号検出部５０からのセルが記憶部４７に記
憶されるように制御される。

但し、この時、受信装置４３のスイッチ部３４は、第１
伝送路２４側の経路に伝送される残りのセルを、ｆ−ｈ
の経路で出力している。

そして、受信装置４３の切替信号検出部４９が最終セル
を検出すると、制御部３６の制御によってｆ−ｈの経路
をｇ−ｈの経路に切り替える。これによって、記憶部４
７に記憶されたセルがｇ−ｈの経路を介して出力される
。

更に、各装置４０，４２．４３においては、記憶部４４
，４５．４７を介したセルの伝送が継続されるが、各記
憶部４４，４５．４７のセルが空になると、これを各制
御部２９．３３．３６が検知し、記憶部４４，４５．４
７を通過しない経路に変更する。以後、各装置４０．’
４２．４３においては、記憶部４４．４５．４７を通過
しない経路でセルの伝送が行われる。

以上説明した第４実施例によれば、全体の記憶容量を各
記憶部４４．４５．４７によって、分散することができ
るので、各記憶部４４．４５．４７の大きさを小さくす
ることができ、これによって、送受信装置を小型にする
ことができる。また、各記憶部４４，４５．４７に記憶
されたセルが無くなると、それら記憶部４４，４５．４
７を通過しない経路に切り替えるので、従来よりも伝送
速度を速くすることができる。

次に、本発明による第５実施例について、第６図を参照
して説明する。

この第５実施例は、送信装置５０と受信装置５２とが１
つの中継装置５１を介して、第１伝送路２４及び第２伝
送路２５で接続されており、その特徴とするところは、
各送信装置５０、中継装置５１及び受信装置５２に、入
力されるセルを分岐して記憶部へ出力し、かつ記憶部か
らのセルをスイッチ部へ出力する分岐挿入部５３，５４
，５５゜５６．５７を設けたことである。

送信装置５０は、スイッチ部２６と、制御部２９と、分
岐挿入部５３と、記憶部５８とを具備しており、分岐挿
入部５３が装置５０の入力側とスイッチ部２６の入力側
との間に接続され、記憶部５８が分岐挿入部５３に接続
されて構成されている。

中継装置５１は、スイッチ部３１と、制御部３３と、切
替信号検出部４８．４８’　と、分岐挿入部５４．５５
と、記憶部５９とを具備しており、中継装置５１の入力
側の第１伝送路２４に切替信号検出部４８′が接続され
、切替信号検出部４８′の出力端とスイッチ部３１の入
力側との間に分岐挿入部５４が接続されており、第２伝
送路２５に切替信号検出部４８が接続され、切替信号検
出部４８の出力端とスイッチ部３１の入力側との間に分
岐挿入部５５が接続されており、また、各分岐挿入部５
４．５５に記憶部５９が接続されて構成されている。

受信装置５２は、スイッチ部３４と、制御部３６と、切
替信号検出部４９．５０と、分岐挿入部５６．５７と、
記憶部６０とを具備しており、受信装置５２の入力側の
第１伝送路２４に切替信号検出部４９が接続され、切替
信号検出部４９の出力端とスイッチ部３４の入力側との
間に分岐挿入部５６が接続されており、第２伝送路２５
に切替信号検出部５０が接続され、切替信号検出部５０
の出力端とスイッチ部３４の入力側との間に分岐挿入部
５７が接続されており、また、各分岐挿入部５６．５７
に記憶部６０が接続されて構成されている。

このような構成において、例えば第１伝送路２４側の経
路から第２伝送路２５側の経路に切り替えが行われた場
合、送信装置５０では、制御部２９によって、セル１１
が分岐挿入部５３で分岐されて記憶部５８に記憶される
ように制御される。

中継装置５１では、送信装置５０から最初に送られてく
る先頭セルを切替信号検出部４８が検出すると、制御部
３３によって、セルが分岐挿入部５５で分岐されて記憶
部５９に記憶されるように制御される。また、受信装置
５２では、先頭セルが切替信号検出部５０で検出される
と、制御部３６によって、セルが分岐挿入部５７で分岐
されて記憶部６０に記憶されるように制御される。但し
、各記憶部５８．５９．６０へのセルの記憶は、まず、
記憶部６０に先頭セルが最初に記憶された後、順次セル
が記憶されて行き、その記憶領域がセルで満たされると
、次に記憶部５９で記憶され、この記憶領域が満たされ
ると、次に記憶部５８で記憶される。また、このように
セルが記憶部５８〜６０に記憶されている時には、受信
装置５２のスイッチ部３４は、第１伝送路２４側の経路
に伝送される残りのセルを、ｈ−コの経路で出力してい
る。

そして、受信装置５２の切替信号検出部４９が最終セル
を検出すると、制御部３６の制御によってｈ−Ｊの経路
が１−Ｊの経路に切り替えられ、記憶部６０のセルが分
岐挿入部５７を介し、かつ１−Ｊの経路を介して出力さ
れる。記憶部６０のセルが無くなると、次に、記憶部５
９のセルが分岐挿入部５５を介して出力され、次いで、
記憶部５８のセルが分岐挿入部５３を介して出力される
。

また、各記憶部５８〜６０はセルが出力されて空になる
と、各制御部２９，３３．３６の制御によって、セルの
伝送経路から切り離される。

以上説明した第５実施例によれば、全体の記憶容量を各
記憶部５８〜６０によって、分散することができるので
、各記憶部５８〜６０の大きさを小さくすることができ
、これによって、送受信装置を小型にすることができる
。

次に、本発明による第６実施例について、第７図を参照
して説明する。

この第６実施例は、送信装置６１と受信装置６４とが、
中継装置６２を介して第１伝送路２４で接続され、かつ
、中継装置６３を介して第２伝送路２５で接続されてい
る。その特徴とするところは、送信装置６１、中継装置
６２．６３及び受信装置６４の各スイッチ部２６，３１
．３４に、記、　憶部６５，６６．６７を接続し、スイ
ッチ部２６゜３１．３４の経路設定によってセルが記憶
部６５゜６６．６７を通るようにしたことである。

送信装置６１は、スイッチ部２６と、制御部２９と、記
憶部６５とを具備しており、記憶部６５がスイッチ部２
６に接続されて構成されている。

その記憶部６５の接続は、記憶部６５の入力側が一４１
＝ スイッチ部２６の出力端に接続され、記憶部６５の出力
端がスイッチ部２６の入力側に接続されたものである。

中継装置６３　（中継装置６２は６３と同構成なので内
部構成の図示及び説明は省略する。）は、スイッチ部３
１と、制御部３３と、切替信号検出部４８と、記憶部６
６とを具備しており、記憶部６６の入力側がスイッチ部
３１の出力端に接続され、記憶部６６の出力端がスイッ
チ部３１の入力側に接続されて構成されている。

受信装置５２は、スイッチ部３４と、制御部３６と、切
替信号検出部４９．５０と、記憶部６７とを具備してお
り、記憶部６７の入力側がスイッチ部３４の出力端に接
続され、記憶部６７の出力端がスイッチ部３４の入力側
に接続されて構成されている。

このような構成において、例えば第１伝送路２４側の経
路から第２伝送路２５側の経路に切り替えを行う場合、
まず、中継装置６３のスイッチ部３１によってｆ−ｈの
経路を設定する。次に、送信装置６１のスイッチ部２６
によりａ−ｅ及びｂ−ｄの経路を設定して、セル１１が
記憶部６５を通るようにすると共に、中継装置６３のス
イッチ部３１によりｆ−ｉ及びｇ−ｈの経路を設定して
、セルが記憶部６６を通るようにし、また、受信装置６
４のスイッチ部３４によりに−ｎ及び１の経路を設定し
て、セルが記憶部６７に記憶されるようにする。

そして、受信装置６１のスイッチ部２６でａ−Ｃの経路
をａ−ｅに切り替え、セルを流し始める。

受信装置６４では、切替信号検出部４９で最終セルを検
出するとｊ−ｍの経路をｌ　−ｍの経路に切り替え、記
憶部６７に記憶されたセルを出力する。

次に、その記憶部６７のセルが無くなり空になったら］
　−ｍの経路をに−ｍの経路に切り替え、ｋ−ｎの経路
設定を解除する。これによって、以降受信装置６４に入
力されるセルは、記憶部６７を通らない経路で出力され
るようになる。次に、中継装置６３の記憶部６６が空に
なったらｇ−ｈの経路をｆ−ｈに切り替え、ｆ−１の経
路設定を解除する。更に、送信装置６１の記憶部６５が
空になったらａ−ｅの経路をａ−ｄの経路に切り替える
。以上の動作によって、以降第２伝送路２４側の経路を
伝送するセルは、各装置６１，６３．６４の記憶部６５
〜６７を通らない経路で伝送されるようになる。

以上説明した第６実施例によれば、全体の記憶容量を各
記憶部６５〜６７によって、分散することができるので
、各記憶部６５〜６７の大きさを小さくすることができ
、これによって、送受信装置を小型にすることができる
。また、各記憶部６５〜６７に記憶されたセルが無くな
ると、それら記憶部６５〜６７を通らない経路に切り替
えるので、従来よりも伝送速度を速くすることができる
。

また、上述した第１〜第６実施例の各々のｉｉ２１’、
を部を第８図に示すように構成して用いてもよい。

第８図に示す記憶部６８は、タイミング抽出部６９と、
バッファ部７０と、バッファ制御部７１と、バッファモ
ード設定部７２とを具備して構成されており、バッファ
制御部７５は、セレクタ７３と、固定遅延制御部７４と
、ＦＩＦ○（Ｆｉｒｓｔ−１ｎ　Ｆｉｒｓｔ−Ｏｕｔ）
制御部７５とから構成されている。

タイミング抽出部６９は、記憶部６８に入力されるセル
の入力タイミングを検出するものであり、バッファ部７
０はセルを記憶するものである。バッファ制御部７１は
、パンファモード設定部７２の設定制御によって、バッ
ファ部７０を制御するものである。この制御の１つとし
て、例えばタイミング抽出部６９を介してバッファ部７
０に入力されるセルを、その入力順に任意の送出間隔て
出力する制御がある。これは、バッファモード設定部７
２からセレクタ７３を介してＦＩＦＯ制御部７５に、バ
ッファ部７０のセルの入出力順及び送出間隔を制御する
指令が与えられ、そして、タイミング抽出部６９によっ
て検出されたセルの入力タイミングが、バッファ制御部
７１に入力されると、ＦＩＦ○制御部７５が、そのタイ
ミングを計りながら、且つ出力タイミング信号に基づい
て、バッファ部７０ヘセルの入出力順及び送出間隔を制
御する指令を出力することによって行われる。

また、２つ目の制御として、バッファ部７０のセルの遅
延量の制御がある。これは、バッファモード設定部７２
からセレクタ７３を介して固定遅延制御部７４に、バッ
ファ部７０のセル遅延歯を任意に固定制御する指令が与
えられ、この指令を受けた固定遅延制御部７４がバッフ
ァ部７０の遅延量を設定することによって行われる。

このような制御を行うことができる記憶部６８を、第１
〜第６実施例の各々の記憶部に用いれば、記憶部６８を
通るセルの送出間隔及び遅延量を任意に制御できるので
、経路切替時にセルを記憶部を通す場合にセルを速く送
出することができ、切り替えを速く行うことができる。

次に、本発明による第７実施例について、第９　・図を
参照して説明する。

この第７実施例は、送信装置７６と受信装置７９とが、
中継装置７７を介して第１伝送路２４で接続され、かつ
、中継装置７８を介して第２伝送路２５で接続されてい
る。その特徴とするところは、受信装置７９に、記憶部
６７のセル量を監視４６一 するセル量監視部８０と、そのセル量の閾値を任意に設
定する閾値設定部８１と、セル量監視部８０で検出され
たセル量と閾値設定部８１で設定された閾値とを比較す
る比較部８２とを具備して構成したことである。

このような受信装置７９の構成によれば、例えば第１伝
送路２４側の経路から第２伝送路２５側の経路に切り替
えを行った場合、受信装置７９には、スイッチ部３４に
よって、ｆ−ｉ、ｇ−ｊ。

記憶部６７を介するｈの経路が設定される。そして、切
替先の第２伝送路２５から送られてきたセルがｇ−ｊの
経路を通って記憶部６７に順次記憶される。記憶部６７
に記憶されるセル量はセル量監視部８０で常時監視され
ており、そのセル量が比較部８２に出力され、闇値設定
部８１の設定値（閾値）と比較されている。第１伝送路
２４からの最終セルがｆ−ｉの経路を通過したことが検
知されると、ｆ−ｉの経路が解除され、ｈ−ｉの経路が
設定される。そして、記憶部６７のセル量が閾値以上に
なると、比較部８２からその閾値以上になったことを伝
える信号が制御部３６に出力され、制御部３６が記憶部
６７のセルを出力する。

つまり、このような制御によれば、記憶部６７のセルが
任意の量になったところで出力することができるメリッ
トがあり、記憶されたセルを効率良く出力することがで
きる。

また、受信装置７９の構成は、送信装置７６及び中継装
置７７．７８にも適用することができる。

次に、本発明による第８実施例について、第１０図を参
照して説明する。

この第８実施例は、送信装置８３と受信装置８６とが、
中継装置８４を介して第１伝送路２４で接続され、かつ
、中継装置８５を介して第２伝送路２５で接続されてい
る。その特徴とするところは、受信装置８６に、任意に
時間設定が行えるタイマ８７と、タイマ８７に設定され
た時間以上セルが来ない場合に、制御部３６に空きセル
信号を出力する空きセル検出部８８とを具備して構成し
たことである。

このような受信装置８６の構成によれば、例えば第１伝
送路２４側の経路から第２伝送路２５側の経路に切り替
えを行った場合、第１伝送路２４を介して空きセル検出
部８８に入力されるセルが来なくなり、このセルが来な
い時間がタイマ８７に設定された時間を過ぎると、これ
を空きセル検出部８８が検出し、制御部３６に空きセル
信号を出力する。これによって、制御部３６が記憶部６
７及び出力制御部８９を制御して、記憶部３６のセルを
出力する。

つまり、このような制御によれば、今までのように経路
切替時に、送信装置から最終セルを送出しなくとも、第
１伝送路２４を流れる残りのセルが受信装置８６から出
力しきったことが検出でき、この検出によって記憶部６
７に記憶されたセルを出力することができる。

発明の詳細 な説明したように、本発明によれば、通信装置の小型化
を図ることができる効果があると共に、その小型化によ
って、装置コストの低減を図ることができる効果がある
。

また、通信ネットワークシステムにおいて、経路を閉塞
なしに切り替える場合、素早く切り替えを行うことがで
きる効果があり、また、切り替え後に、従来では通過さ
せなければならなかったバッファ等の記憶手段を通過さ
せなくともよくなったので、全体の伝送速度を速くする
ことができる効果がある。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の第１実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図、 第３図は本発明の第２実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図、 第４図は本発明の第３実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図、 第５図は本発明の第４実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図、 第６図は本発明の第５実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図、 第７図は本発明の第６実施例による経路切替方式を説明
するための通信ネットワークシステムの構成図、 第８図は本発明による記憶部の構成図、第９図は本発明
の第７実施例による経路切替方式を説明するだめの通信
ネットワークシステムの構成図、 第１０図は本発明の第８実施例による経路切替方式を説
明するた狛の通信ネットワークシステムの構成図、 第１１図は従来の経路切替方式を説明するための通信ネ
ットワークシステムの構成図、第１２図（ａ）及び（ｂ
）は第１１図において経路切替を行った場合に、送信装
置の出力側のセルの伝送を示すと共に、受信装置に入力
されるセルを示す図である。 ２０・・・送信手段、 ２１・・・受信手段、 ２２．２３・・・中継手段、 ２４．２５・・経路、 ２６．３１．３４・・・スイッチ手段、２７．３５・・
・記憶手段、 ２８・・・切替信号生成手段、 ２９．３３．３６・・・制御手段、 ３７・・・切替信号検出手段。

Claims (1)

1. 【特許請求の範囲】 １、送信手段（２０）と受信手段（２１）とが、複数の
   中継手段（２２、２３）を介して複数の経路（２４、２
   ５）で接続されて構成される通信ネットワークにあって
   、セルによって通信が行われている経路（２４）から他
   の経路（２５）に閉塞なしに経路切替を行う通信ネット
   ワークにおける経路切替方式において、 前記送信手段（２０）に、入力セルの方路振り分けを行
   って出力するクロスコネクト構成のスイッチ手段（２６
   ）と、該セルを記憶する記憶手段（２７）と、前記経路
   切替時に切替タイミング信号を、該スイッチ手段（２６
   ）を介して前記受信手段（２１）側に出力する切替信号
   生成手段（２８）と、該スイッチ手段（２６）、該記憶
   手段（２７）及び該切替信号生成手段（２８）Ｏの動作
   制御を行う制御手段（２９）とを設け、前記中継手段（
   ２２、２３）に、前記スイッチ手段（２６）と同機能の
   スイッチ手段（３０、３１）及び該スイッチ手段（３０
   、３１）の動作制御を行う制御手段（３２、３３）を設
   け、 前記受信手段（２１）に、前記スイッチ手段（２６）と
   同機能の該スイッチ手段（３４）と、前記記憶手段（２
   ７）と同機能の記憶手段（３５）と、該スイッチ手段（
   ３４）及び該記憶手段（３５）の動作制御を行う制御手
   段（３６）と、該切替信号生成手段（２８）からの切替
   タイミング信号を検出する切替信号検出手段（３７）と
   を設け、 前記経路切替時に、前記送信手段（２０）にあっては、
   切替先の新経路（２５）に記憶手段（２７）を介して該
   セルが伝送されるようにスイッチ手段（２６）を設定し
   、かつ切替元の旧経路（２４）に以後この旧経路（２４
   ）からセルが来ないことを示す該切替タイミング信号の
   １つである最終セルを切替信号生成手段（２８）から該
   旧経路（２４）を介して前記受信手段（２１）へ送出し
   、 該受信手段（２１）にあっては、記憶手段（３５）に該
   新経路（２５）からのセルが記憶されるようにスイッチ
   手段（３４）を設定し、切替信号検出手段（３７）が該
   最終セルを検出すると、該最終セルに続けて該記憶手段
   （３５）のセルを出力するようにしたことを特徴とする
   通信ネットワークにおける経路切替方式。 ２、前記受信手段（２１）の記憶手段（３５）にセルを
   記憶する場合、前記経路切替時に、前記新経路（２５）
   を最初に流れるセルであることを示す前記切替タイミン
   グ信号の１つである先頭セルを、前記切替信号生成手段
   （２８）から該新経路（２５）を介して前記受信手段（
   ２１）へ送出し、 該受信手段（２１）において、切替信号検出手段（３７
   ）で該先頭セルを検出すると、該新経路（２５）を介し
   て送られてくるセルを該記憶手段（３４）に記憶するよ
   うにしたことを特徴とする請求項１記載の通信ネットワ
   ークにおける経路切替方式。 ３、前記受信手段（２１）における記憶手段（３５）か
   らのセル出力時に、該記憶手段（３５）のセルが無くな
   ると、前記新経路（２５）を介して送られてくるセルが
   該記憶手段（３５）を通らず、直接前記スイッチ手段（
   ３７）を介して出力されるように該記憶手段（３５）を
   解放し、この解放メッセージを該受信手段（２１）から
   前記送信手段（２０）へ送出し、 該開放メッセージを受け取った該送信手段（２０）が、
   記憶手段（２７）のセルが出力されて無くなると、該受
   信手段（２１）同様に記憶手段（２７）を解放するよう
   にしたことを特徴とする請求項１記載の通信ネットワー
   クにおける経路切替方式。 ４、前記中継手段（２２、２３）に前記記憶手段（２７
   ）と同機能の記憶手段（３８）を設け、前記経路切替時
   に、前記送信手段（２０）から前記新経路（２５）を介
   して送出されるセルが、該中継手段（２３）の記憶手段
   （３８）を介して前記受信手段（２１）に送出されるよ
   うにしたことを特徴とする請求項１記載の通信ネットワ
   ークにおける経路切替方式。 ５、前記新経路（２５）側の中継手段（２３）が、前記
   受信手段（２１）からの解放メッセージを受け取り、か
   つ該中継手段（２３）の記憶手段（３８）のセルが無く
   なると該記憶手段（３８）を解放し、この解放メッセー
   ジを前記送信手段（２０）に送出するようにしたしたこ
   とを特徴とする請求項４記載の通信ネットワークにおけ
   る経路切替方式。 ６、前記送信手段（２０）、前記中継手段（２２、２３
   ）及び前記受信手段（２１）の各記憶手段（２７、３８
   、３５）に、該記憶手段（２７、３８、３５）から出力
   されるセルの送出間隔を任意に設定することができるセ
   ル送出間隔制御手段（３９）を設けたことを特徴とする
   請求項４記載の通信ネットワークにおける経路切替方式
   。 ７、前記セル送出間隔制御手段（３９）によって、前記
   送信手段（２０）、前記中継手段（２２、２３）及び前
   記受信手段（２１）の各記憶手段（２７、３８、３５）
   に入力されるセルの入力間隔よりも出力間隔を短くした
   ことを特徴とする請求項６記載の通信ネットワークにお
   ける経路切替方式。 ８、送信手段（４０）と受信手段（４３）とが、複数の
   中継手段（４１、４２）を介して複数の経路（２４、２
   ５）で接続されて構成される通信ネットワークにあって
   、セルによって通信が行われている経路（２４）から他
   の経路（２５）に閉塞なしに経路切替を行う通信ネット
   ワークにおける経路切替方式において、 前記送信手段（４０）、前記中継手段（４１、４２）及
   び前記受信手段（４３）のそれぞれに、入力セルの方路
   振り分けを行って出力するクロスコネクト構成のスイッ
   チ手段（２６、３１、３４）と、該送信手段（４０）に
   入力されるセルを伝送して該スイッチ手段（２６、３１
   、３４）に入力する入力線に接続され、かつ該セルを記
   憶する記憶手段（４４、４５、４６、４７）と、該スイ
   ッチ手段（２６、３１、３４）及び記憶手段（４４、４
   ５、４６、４７）の動作制御を行う制御手段（２９、３
   ３、３６）とを設け、通常の通信時に、該送信手段（４
   ０）、該中継手段（４１、４２）及び該受信手段（４３
   ）に入力されるセルが該入力線を介して該スイッチ手段
   （２６、３１、３４）に供給されるように制御し、 前記経路切替時に、切替先の新経路（２５）を介して該
   送信手段（４０）、該中継手段（４１、４２）及び該受
   信手段（４３）に入力されるセルが、該記憶手段（４４
   、４５、４７）を介して該スイッチ手段（２６、３１、
   ３４）に供給されるように制御するようにしたことを特
   徴とする通信ネットワークにおける経路切替方式。 ９、送信手段（５０）と受信手段（５２）とが、中継手
   段（５１）を介して複数の経路（２４、２５）で接続さ
   れて構成される通信ネットワークにあって、セルによっ
   て通信が行われている経路（２４）から他の経路（２５
   ）に閉塞なしに経路切替を行う通信ネットワークにおけ
   る経路切替方式において、 前記送信手段（５０）に、入力セルの方路振り分けを行
   って出力するクロスコネクト構成のスイッチ手段（２６
   ）と、該セルを記憶する記憶手段（５８）と、該送信手
   段（５０）に入力されるセルを該スイッチ手段（２６）
   又は該記憶手段（５８）に出力し、かつ該記憶手段（５
   ８）のセルを該スイッチ手段（２６）に出力する分岐挿
   入手段（５３）と、該スイッチ手段（２６）、記憶手段
   （５８）及び分岐挿入手段（５３）の動作制御を行う制
   御手段（２９）とを設け、 前記中継手段（５１）及び前記受信手段（５２）のそれ
   ぞれに、該スイッチ手段（２６）と同機能のスイッチ手
   段（３１、３４）と、該記憶手段（５８）と同機能の記
   憶手段（５９、６０）と、前記複数の経路（２４、２５
   ）を介して該中継手段（５１）に入力されるセルを該ス
   イッチ手段（３１、３４）又は該記憶手段（５９、６０
   ）へ出力し、かつ該記憶手段（５９、６０）のセルを該
   スイッチ手段（３１、３４）へ出力する複数の分岐挿入
   手段（５４、５５、５６、５７）と、該スイッチ手段（
   ３１、３４）、該記憶手段（５９、６０）及び分岐挿入
   手段（５４、５５、５６、５７）の動作制御を行う制御
   手段（３３、３６）とを設け、通常の通信時に、経路（
   ２４）を介して該送信手段（５０）、該中継手段（５１
   ）及び該受信手段（５２）に入力されるセルを該分岐挿
   入手段（５３、５４、５６）によって、該スイッチ手段
   （２６、３１、３４）に供給されるように制御し、 前記経路切替時に、切替先の新経路（２５）を介して該
   送信手段（５０）、該中継手段（５１）及び該受信手段
   （５２）に入力されるセルを、該分岐挿入手段（５３、
   ５５、５７）によって、該記憶手段（５８、５９、６０
   ）へ出力して記憶させ、又、該記憶手段（５８、５９、
   ６０）のセルを読み出して該スイッチ手段（２６、３１
   、３４）へ出力するようにしたことを特徴とする通信ネ
   ットワークにおける経路切替方式。 １０、送信手段（６１）と受信手段（６４）とが、複数
   の中継手段（６２、６３）を介して複数の経路（２４、
   ２５）で接続されて構成される通信ネットワークにあっ
   て、セルによって通信が行われている経路（２４）から
   他の経路（２５）に閉塞なしに経路切替を行う通信ネッ
   トワークにおける経路切替方式において、前記送信手段
   （１６）、前記中継手段（６２、６３）及び前記受信手
   段（６４）のそれぞれに、入力セルの方路振り分けを行
   って出力するクロスコネクト構成のスイッチ手段（２６
   、３１、３４）と、該スイッチ手段（２６、３１、３４
   ）の出力側にその入力側が接続され、該スイッチ手段（
   ２６、３１、３４）の入力側にその出力側が接続され、
   かつ該セルを記憶する記憶手段（６５、６６、６７）と
   、該スイッチ手段（２６、３１、３４）及び記憶手段（
   ６５、６６、６７）の動作制御を行う制御手段（２９、
   ３３、３６）とを設け、 前記経路切替時に、切替先の新経路（２５）を介して該
   送信手段（６１）、該中継手段（６３）及び該受信手段
   （６４）に入力されるセルを、該スイッチ手段（２６、
   ３１、３４）を介して該記憶手段（６５、６６、６７）
   に記憶し、この記憶されたセルを再び該スイッチ手段（
   ２６、３１、３４）を介して該送信手段（６１）、該中
   継手段（６３）及び該受信手段（６４）から出力するよ
   うにしたことを特徴とする通信ネットワークにおける経
   路切替方式。 １１、前記記憶手段を、入力セルの入力タイミングを検
   出するタイミング抽出手段（６９）と、該タイミング抽
   出手段（６９）から出力されるセルを一旦記憶して出力
   するバッファ手段（７０）と、該タイミング抽出手段（
   ６９）によって抽出されたセルの入力タイミング信号に
   基づいて、該バッファ手段（７０）におけるセルの入出
   力順及び出力間隔を制御する入出力制御手段（７５）と
   、該バッファ手段（７０）におけるセルの遅延量を制御
   する固定遅延制御手段（７４）と、該入出力制御手段（
   ７５）によるセルの出力間隔及び、該固定遅延制御手段
   （７４）によるセルの遅延量を任意に設定する設定手段
   （７２）とを設けて構成したことを特徴とする請求項１
   、４、８、９又は１０記載の通信ネットワークにおける
   経路切替方式。 １２、記憶されたセル量を検出するセル量監視手段を、
   前記記憶手段に設けたことを特徴とする請求項１、４、
   ８、９又は１０記載の通信ネットワークにおける経路切
   替方式。 １３、送信手段（７６）と受信手段（７９）とが、複数
   の中継手段（７７、７８）を介して複数の経路（２４、
   ２５）で接続されて構成される通信ネットワークにあっ
   て、セルによって通信が行われている経路（２４）から
   他の経路（２５）に閉塞なしに経路切替を行う通信ネッ
   トワークにおける経路切替方式において、前記送信手段
   （７６）、前記中継手段（７７、７８）及び前記受信手
   段（７９）のそれぞれに、入力セルの方路振り分けを行
   って出力するクロスコネクト構成のスイッチ手段（３４
   ）と、該スイッチ手段（３４）の出力側にその入力側が
   接続され、該スイッチ手段（３４）の入力側にその出力
   側が接続され、かつ該セルを記憶する記憶手段（６７）
   と、該記憶手段（６７）のセル量を検出するセル量監視
   手段（８０）と、該セル量に対応した値を閾値として任
   意に設定する閾値設定手段（８１）と、該セル量監視手
   段（８０）により検出されたセル量と該閾値設定手段（
   ８１）に設定された閾値とを比較し、この比較結果を、
   該スイッチ手段（３４）及び該記憶手段（６７）の動作
   制御を行う制御手段（３６）に出力する比較手段（８２
   ）とを設け、前記経路切替時に、該送信手段（７６）、
   該中継手段（７８）及び該受信手段（７９）に入力され
   るセルが、該スイッチ手段（３４）を介して該記憶手段
   （６７）に記憶されている際に、該記憶手段（６７）の
   セル量が、該閾値設定手段（８１）に設定された閾値を
   越えると、該記憶手段（６７）のセルを出力するように
   したことを特徴とする通信ネットワークにおける経路切
   替方式。 １４、送信手段（８３）と受信手段（６８）とが、複数
   の中継手段（８４）を介して複数の経路（２４、２５）
   で接続されて構成される通信ネットワークにあって、セ
   ルによって通信が行われている経路（２４）から他の経
   路（２５）に閉塞なしに経路切替を行う通信ネットワー
   クにおける経路切替方式において、 前記受信手段（８６）に、入力セルの有無を検出する空
   セル検出手段（８８）と、入力セルの方路振り分けを行
   って出力するクロスコネクト構成のスイッチ手段（３４
   ）と、該スイッチ手段（３４）の出力側にその入力側が
   接続され、該スイッチ手段（３４）の入力側にその出力
   側が接続され、かつ該セルを記憶する記憶手段（６７）
   と、該スイッチ手段（３４）及び該記憶手段（６７）の
   動作制御を行う制御手段（３６）と、任意に時間設定が
   行えるタイマ（８７）とを設け、前記経路切替時に、切
   替先の新経路（２５）を介して該受信手段（８６）に入
   力されるセルが、該スイッチ手段（３４）を介して該記
   憶手段（３６）に記憶されている際に、切替元の旧経路
   （２４）を介して該受信手段（８６）に入力されるセル
   の有無を該空セル検出手段（８８）によって検出し、こ
   の検出によるセル無しの時間が、該タイマ（８７）の設
   定時間を越えると、該制御手段（３６）によって該記憶
   手段（６７）のセルを出力するようにしたことを特徴と
   する通信ネットワークにおける経路切替方式。 １５、前記経路切替時に、前記送信手段、前記中継手段
   及び前記受信手段の記憶手段にセルを記憶する場合、該
   受信手段、該中継手段、該送信手段の順に記憶し、また
   、該記憶手段に記憶されたセルを出力する場合、該受信
   手段、該中継手段、該送信手段の順に出力するようにし
   たことを特徴とする請求項１〜１４の何れかに記載の通
   信ネットワークにおける経路切替方式。