JPH02252043A - 外部転送回路検証方式 - Google Patents
外部転送回路検証方式Info
- Publication number
- JPH02252043A JPH02252043A JP1070669A JP7066989A JPH02252043A JP H02252043 A JPH02252043 A JP H02252043A JP 1070669 A JP1070669 A JP 1070669A JP 7066989 A JP7066989 A JP 7066989A JP H02252043 A JPH02252043 A JP H02252043A
- Authority
- JP
- Japan
- Prior art keywords
- data
- external transfer
- circuit
- expected value
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に外部装置に対してデータ転送を行う外部
転送回路検証方式に関する。
転送回路検証方式に関する。
従来、コンピュータグラフィックスは、日経CG (1
988,6)r共生・補完の時代を抑えるスーパーコン
ピュータとCGJに記載されるように、高速チャネルを
介してデータの送出を行っていた。チャネルには、グラ
フィックスのデイスプレィをするモニタの他に、ディス
ク装置など記憶媒体の接続が可能であるため、データ送
出部分(チャネル)のテストは、−度記憶媒体にデータ
を送出し、再びそのデータを読込んでデータに誤りがな
いかをテストするという方法で行っている。
988,6)r共生・補完の時代を抑えるスーパーコン
ピュータとCGJに記載されるように、高速チャネルを
介してデータの送出を行っていた。チャネルには、グラ
フィックスのデイスプレィをするモニタの他に、ディス
ク装置など記憶媒体の接続が可能であるため、データ送
出部分(チャネル)のテストは、−度記憶媒体にデータ
を送出し、再びそのデータを読込んでデータに誤りがな
いかをテストするという方法で行っている。
上記従来技術では、データの転送はチャネルを介して行
われており、ディスク装置などの接続も可能である。し
かし1本発明で対象としている外部転送回路とは、前述
のチャネルとは異なり、記憶装置内のデータを直接外部
装置に転送するための回路で、転送能力は大きく、ディ
スク装置等の記憶媒体の接続が困難である。
われており、ディスク装置などの接続も可能である。し
かし1本発明で対象としている外部転送回路とは、前述
のチャネルとは異なり、記憶装置内のデータを直接外部
装置に転送するための回路で、転送能力は大きく、ディ
スク装置等の記憶媒体の接続が困難である。
ここで述べる外部装置は、モニタのようなもので、デー
タは画像データになり、データの正誤はモニタの画像を
目視によってチエツクするにとどまる。目視によるチエ
ツクには、自ずと限界があり、検証の正確さに欠け、長
時間のテストも困難である。
タは画像データになり、データの正誤はモニタの画像を
目視によってチエツクするにとどまる。目視によるチエ
ツクには、自ずと限界があり、検証の正確さに欠け、長
時間のテストも困難である。
本発明の目的は、このような外部転送回路のテストを定
量的に行い、かつ、長時間のテストを可能にする外部転
送回路検証方式を提供することにある。
量的に行い、かつ、長時間のテストを可能にする外部転
送回路検証方式を提供することにある。
また、他の目的は、該テストによって外部転送回路の故
障が発見された場合、故障の原因追求に必要な情報を保
持できるようにすることである。
障が発見された場合、故障の原因追求に必要な情報を保
持できるようにすることである。
さらに、他の目的は複数種類のテストを可能にすること
である。
である。
上記目的を達成するために、外部転送回路内に期待値生
成回路と比較回路を設け、記憶装置内には予め期待値生
成回路で生成されるデータパターンを格納しておき、該
データを外部転送回路を介して外部装置に送出し、期待
値生成回路で生成される期待値と比較回路で比較し、不
一致の場合をエラーとして検出する。
成回路と比較回路を設け、記憶装置内には予め期待値生
成回路で生成されるデータパターンを格納しておき、該
データを外部転送回路を介して外部装置に送出し、期待
値生成回路で生成される期待値と比較回路で比較し、不
一致の場合をエラーとして検出する。
また、エラーが検出された場合、エラーになったデータ
、該データに対する期待値、エラーになったデータが格
納されていたバッファのアドレスなどを保持できる。
、該データに対する期待値、エラーになったデータが格
納されていたバッファのアドレスなどを保持できる。
さらに、期待値生成回路では複数種類の期待値を生成す
ることができ、複数のデータパターンのテストを実施し
、外部転送回路の信頼性を高められる。
ることができ、複数のデータパターンのテストを実施し
、外部転送回路の信頼性を高められる。
外部転:jtFrjR路は、記憶装置から読出したデー
タを外部装置に対して非常に高速に転送する1期待値生
成回路は、該外部転送データの送出に合わせて期待値を
生成し、比較回路で外部転送データと期待値の比較が行
われる。従って、外部装置の検証は極めて正確に行われ
る。また、すべてハードウェア、ソフトウェアで行い1
人間の目視チエツクを伴うことがないので、数時間に及
ぶ長時間テストも可能である。
タを外部装置に対して非常に高速に転送する1期待値生
成回路は、該外部転送データの送出に合わせて期待値を
生成し、比較回路で外部転送データと期待値の比較が行
われる。従って、外部装置の検証は極めて正確に行われ
る。また、すべてハードウェア、ソフトウェアで行い1
人間の目視チエツクを伴うことがないので、数時間に及
ぶ長時間テストも可能である。
また、故障発生時のエラーデータ、期待値、エラーデー
タが格納されていたバッファアドレスを知ることができ
るので、故障の原因追求を容易にできる。
タが格納されていたバッファアドレスを知ることができ
るので、故障の原因追求を容易にできる。
さらに1期待値を複数種類生成でき、該テストによる外
部転送回路の信頼性を向上できる。
部転送回路の信頼性を向上できる。
以下、本発明の一実施例を図面により詳細に説明する。
説明にあたり、まず外部転送動作について説明し、次に
本発明の外部転送回路の検証方法について説明する。
本発明の外部転送回路の検証方法について説明する。
外部転送tL外部転送命令の実行によって行われる。外
部転送命令とは、記憶装置2に連続して格納されている
データをある一定のピッチで外部装M4に対して転送す
る命令で、データが格納されている記憶装置!2の先頭
アドレス、および、転送するデータの量を指定する0本
実施例では、外部装置4に対して送出されるデータは4
バイトずつとする。
部転送命令とは、記憶装置2に連続して格納されている
データをある一定のピッチで外部装M4に対して転送す
る命令で、データが格納されている記憶装置!2の先頭
アドレス、および、転送するデータの量を指定する0本
実施例では、外部装置4に対して送出されるデータは4
バイトずつとする。
第1Il!aは、外部転送動作を行うシステムの全体を
表す構成図である。外部転送命令は、命令処理袋[1で
解読され、データを記憶装置2から読出し、外部転送回
路3で一部バッファリングされ、一定のピッチで外部装
置4に転送する。
表す構成図である。外部転送命令は、命令処理袋[1で
解読され、データを記憶装置2から読出し、外部転送回
路3で一部バッファリングされ、一定のピッチで外部装
置4に転送する。
第3図は、記憶装置2の一部について示したものである
。第4図は外部転送回路3、第5図は外部転送制御部3
0を示したものである。
。第4図は外部転送回路3、第5図は外部転送制御部3
0を示したものである。
命令処理装置11で外部転送命令を解読すると、記憶装
置2に対して、外部転送指令を送出して外部転送動作を
起動する。記憶装置2では、外部転送指令によって、外
部転送コマンドレジスタ200を′1′にして、外部転
送開始記憶アドレス、転送量を各々、記憶読出しアドレ
スレジスタ201.残転送量202にセットする。また
、外部転送回路3に対し、外部転送開始信号を送出して
、外部転送制御部30のバッファ書込みアドレスレジス
タ300、バッファ読出しアドレスレジスタ301のイ
ニシャライズを行う。
置2に対して、外部転送指令を送出して外部転送動作を
起動する。記憶装置2では、外部転送指令によって、外
部転送コマンドレジスタ200を′1′にして、外部転
送開始記憶アドレス、転送量を各々、記憶読出しアドレ
スレジスタ201.残転送量202にセットする。また
、外部転送回路3に対し、外部転送開始信号を送出して
、外部転送制御部30のバッファ書込みアドレスレジス
タ300、バッファ読出しアドレスレジスタ301のイ
ニシャライズを行う。
記憶装置2では、外部転送コマンドレジスタ200が1
′になると1サイクルピツチで外部転送回路3に対して
外部転送指示を送出するとともに、記憶読出しアドレス
レジスタ201が示すアドレスのデータを記憶データ部
220から読み出し、バッファ書き込みデータとして外
部転送回路3に送出し、記憶読出しアドレスレジスタ2
01の内容を加算器211で+32.列転送量レジスタ
202の内容を減算器212で−32する。ここで、1
サイクルに送出するバッファ書込みデータの幅を32バ
イトとした。
′になると1サイクルピツチで外部転送回路3に対して
外部転送指示を送出するとともに、記憶読出しアドレス
レジスタ201が示すアドレスのデータを記憶データ部
220から読み出し、バッファ書き込みデータとして外
部転送回路3に送出し、記憶読出しアドレスレジスタ2
01の内容を加算器211で+32.列転送量レジスタ
202の内容を減算器212で−32する。ここで、1
サイクルに送出するバッファ書込みデータの幅を32バ
イトとした。
外部転送回路3では、外部転送指示によって。
外部転送データバッファ31に対して、バッファ書込み
指示、及び、バッファ書込みアドレスを送出し、外部転
送データバッファ31のデータの書込みを行う6外部転
送データバッファ31への書込みはアドレスO番地から
行われ、バッファ書込みデータ幅32バイトずつ書込む
。また、バッファ書込みアドレスレジスタは加算器31
0で+32する。
指示、及び、バッファ書込みアドレスを送出し、外部転
送データバッファ31のデータの書込みを行う6外部転
送データバッファ31への書込みはアドレスO番地から
行われ、バッファ書込みデータ幅32バイトずつ書込む
。また、バッファ書込みアドレスレジスタは加算器31
0で+32する。
上記動作を繰り返し行い、バッファ読出し判定回路32
1である一定量のデータが外部転送データバッファ31
に格納されたことを検出するとバッファ読出し可能レジ
スタ303を1′にする。
1である一定量のデータが外部転送データバッファ31
に格納されたことを検出するとバッファ読出し可能レジ
スタ303を1′にする。
また、外部転送データバッファ31がF ullになる
と、データ量制御320で検出し、バッファFuLL信
号を記憶装置2に対して送出し、外部転送指示の送出を
抑止する。
と、データ量制御320で検出し、バッファFuLL信
号を記憶装置2に対して送出し、外部転送指示の送出を
抑止する。
バッファ読出し可能レジスタ303が1′になるとバッ
ファ読出しピッチ制御322で生成されるピッチ信号に
よってバッファ読出し指示、バッファ読出し指示の送出
を行い、外部転送データバッファ31からデータを4バ
イト読出し、外部転送データレジスタ32にセットする
。また、バッファ読出しアドレス301の内容を加算器
311で+4する。以下、上記動作を繰り返し、外部転
送データレジスタ32にセットされた4バイトのデータ
を、順次、外部装置4に対して送出する。
ファ読出しピッチ制御322で生成されるピッチ信号に
よってバッファ読出し指示、バッファ読出し指示の送出
を行い、外部転送データバッファ31からデータを4バ
イト読出し、外部転送データレジスタ32にセットする
。また、バッファ読出しアドレス301の内容を加算器
311で+4する。以下、上記動作を繰り返し、外部転
送データレジスタ32にセットされた4バイトのデータ
を、順次、外部装置4に対して送出する。
外部装置4に対するデータ送出によって、外部転送デー
タバッファ31に空きが生じたことをデータ量制御32
0で検出するとバッファFuLL信号の送出を止め、外
部転送データバッファ31に対するデータ書込みを再開
する。ここで、外部転送データバッファ31は、読出し
が終わったアドレスから書込まれるので、バッファ書込
みアドレスレジスタ300.バッファ読出しアドレスレ
ジスタ301の内容は0′にラップアラウンドするよう
に制御する。
タバッファ31に空きが生じたことをデータ量制御32
0で検出するとバッファFuLL信号の送出を止め、外
部転送データバッファ31に対するデータ書込みを再開
する。ここで、外部転送データバッファ31は、読出し
が終わったアドレスから書込まれるので、バッファ書込
みアドレスレジスタ300.バッファ読出しアドレスレ
ジスタ301の内容は0′にラップアラウンドするよう
に制御する。
列転送量レジスタ202の内容が10 jになったこと
を終了判定230で検出すると、命令処理装置1.外部
転送回路3に対し、外部転送終了信号を送出する。さら
に、外部転送終了信号を受けた外部転送回路3では、バ
ッファ読出し判定回路321で外一部装置4に対するデ
ータ送出の終了を判定し、バッファ読出し可能レジスタ
303の値を0′にリセットする。以上で、外部転送動
作を終了する。
を終了判定230で検出すると、命令処理装置1.外部
転送回路3に対し、外部転送終了信号を送出する。さら
に、外部転送終了信号を受けた外部転送回路3では、バ
ッファ読出し判定回路321で外一部装置4に対するデ
ータ送出の終了を判定し、バッファ読出し可能レジスタ
303の値を0′にリセットする。以上で、外部転送動
作を終了する。
次に、外部転送回路3の検証方法について説明する。
まず、該テストを行うために用意するハードウェア構成
について説明する。期待値生成回路34は第7図に示す
カウンタa341、カウンタl342.・・・・・・と
テストパターンレジスタ340によって構成される。カ
ウンタa341、カウンタJ342、・・・・・・は異
ったデータパターンを生成し、テストパターンレジスタ
340の値によっていずれかが選択されて期待値データ
レジスタ33にセットする0期待値データレジスタも、
外部転送データと同じ4バイト幅とする。比較回路35
は、外部転送データレジスタ32の内容(外部転送デー
タ)と期待値データレジスタ33の内容(期待値データ
)を比較して、一致している場合は0′、不一致の場合
は1′を出力する。エラーチエツクレジスタ36は比較
回路35の出力結果をエラーチエツク指示によってセッ
トする。最後に、テストモードレジスタ304は、テス
ト実施時のみ11′にセットし、通常外部転送動作実行
時に′0′をセットする。
について説明する。期待値生成回路34は第7図に示す
カウンタa341、カウンタl342.・・・・・・と
テストパターンレジスタ340によって構成される。カ
ウンタa341、カウンタJ342、・・・・・・は異
ったデータパターンを生成し、テストパターンレジスタ
340の値によっていずれかが選択されて期待値データ
レジスタ33にセットする0期待値データレジスタも、
外部転送データと同じ4バイト幅とする。比較回路35
は、外部転送データレジスタ32の内容(外部転送デー
タ)と期待値データレジスタ33の内容(期待値データ
)を比較して、一致している場合は0′、不一致の場合
は1′を出力する。エラーチエツクレジスタ36は比較
回路35の出力結果をエラーチエツク指示によってセッ
トする。最後に、テストモードレジスタ304は、テス
ト実施時のみ11′にセットし、通常外部転送動作実行
時に′0′をセットする。
テスト実施時には、まずテストモードレジスタに′I′
をセットし、さらに、期待値のデータパターンを選択す
るためにテストパターンレジスタ340の値を設定する
。ここでは、カウンタa341で期待値を生成するよう
に設定したものとする。
をセットし、さらに、期待値のデータパターンを選択す
るためにテストパターンレジスタ340の値を設定する
。ここでは、カウンタa341で期待値を生成するよう
に設定したものとする。
カウンタa341で生成される期待値のパターンは確定
しているので、命令処理装置tlで、同一パターンのデ
ータを生成し、記憶装置2に連続して格納しておく。
しているので、命令処理装置tlで、同一パターンのデ
ータを生成し、記憶装置2に連続して格納しておく。
このような状態で外部転送動作を実行する。このときの
外部転送開始記憶アドレスと転送量は、カウンタa34
1で生成される期待値と同一パターンのデータを格納し
た。記憶データ部の先頭アドレス、格納したデータ量に
設定する。
外部転送開始記憶アドレスと転送量は、カウンタa34
1で生成される期待値と同一パターンのデータを格納し
た。記憶データ部の先頭アドレス、格納したデータ量に
設定する。
外部転送動作の起動による外部転送開始信号でバッファ
書込みアドレスレジスタ300、バッファ読出しアドレ
スレジスタ301のイニシャライズと、同時に、期待値
データレジスタ33をイニシャライズする。
書込みアドレスレジスタ300、バッファ読出しアドレ
スレジスタ301のイニシャライズと、同時に、期待値
データレジスタ33をイニシャライズする。
外部転送データバッファ31にデータが書込まれ、バッ
ファ読出し可能レジスタ303の値が′1′になると、
外部転送データバッファ31からのデータ読み出しを行
うとともに、期待値更新指示を送出し、カウンタa34
1の値を期待値データレジスタ33にセットする。また
、外部転送データレジスタ32にセットされた4バイト
データ、期待値データレジスタ33にセットされた4バ
イトデータを比較回路35で比較する。比較結果はエラ
ーチエツク指示によって、エラーチエツクレジスタ36
に格納する。エラーチエツクレジスタ36の値が′1′
になると外部転送制御部30で。
ファ読出し可能レジスタ303の値が′1′になると、
外部転送データバッファ31からのデータ読み出しを行
うとともに、期待値更新指示を送出し、カウンタa34
1の値を期待値データレジスタ33にセットする。また
、外部転送データレジスタ32にセットされた4バイト
データ、期待値データレジスタ33にセットされた4バ
イトデータを比較回路35で比較する。比較結果はエラ
ーチエツク指示によって、エラーチエツクレジスタ36
に格納する。エラーチエツクレジスタ36の値が′1′
になると外部転送制御部30で。
バッファ読出し指示1期待値更新指示、エラーチエツク
指示の送出を抑止する。これによって、外部転送レジス
タ32の値、期待値データレジスタ33の値、バッファ
読出しアドレスレジスタ301の値、エラーチエツクレ
ジスタの値の更新は抑止される。すなわち、エラー発生
時の外部転送データ、期待値、外部転送データバッファ
31のアドレスを知ることができる。
指示の送出を抑止する。これによって、外部転送レジス
タ32の値、期待値データレジスタ33の値、バッファ
読出しアドレスレジスタ301の値、エラーチエツクレ
ジスタの値の更新は抑止される。すなわち、エラー発生
時の外部転送データ、期待値、外部転送データバッファ
31のアドレスを知ることができる。
また、エラーチエツクレジスタ36の値11′によって
エラー報告を記憶袋[12に送出する。記憶装置2では
、該エラー報告によって、外部転送コマンドレジスタ2
00をリセットし、命令処理装置1.外部転送回路3に
対して外部転送の終了を報告する。
エラー報告を記憶袋[12に送出する。記憶装置2では
、該エラー報告によって、外部転送コマンドレジスタ2
00をリセットし、命令処理装置1.外部転送回路3に
対して外部転送の終了を報告する。
実際のシステムでテストを行う場合には、テストモード
レジスタ304、テストパターンレジスタ340の設定
、期待値のデータパターンの記憶装置12への格納、外
部転送命令の発行、命令実行後のエラー発生有無のチエ
ツク、および、エラー発生時の外部転送レジスタ32の
値、期待値データレジスタ33の値、バッファ読出しア
ドレスレジスタの値の読出しをテストプログラムによっ
て行う、該テストによって、外部装置14がモニタなど
の場合でも定量的な検証を行うことができるだけでなく
、長時間テストが可能となり、さらに、外部転送回路3
の故障の原因追求を容易にすることができる。
レジスタ304、テストパターンレジスタ340の設定
、期待値のデータパターンの記憶装置12への格納、外
部転送命令の発行、命令実行後のエラー発生有無のチエ
ツク、および、エラー発生時の外部転送レジスタ32の
値、期待値データレジスタ33の値、バッファ読出しア
ドレスレジスタの値の読出しをテストプログラムによっ
て行う、該テストによって、外部装置14がモニタなど
の場合でも定量的な検証を行うことができるだけでなく
、長時間テストが可能となり、さらに、外部転送回路3
の故障の原因追求を容易にすることができる。
本発明によれば、外部装置にデータを送出してしまうた
めにテストしにくい外部転送回路の動作検証を、テスト
プログラムによって容易に且つ定量的に行うことができ
るという効果がある。また、容易に長時間のテスト(ヒ
ートランテスト)を行うことができ、さらに、エラー発
生の場合、アドレス、データ等の情報を知ることができ
、故障原因の追求を容易にすることができるという効果
がある。
めにテストしにくい外部転送回路の動作検証を、テスト
プログラムによって容易に且つ定量的に行うことができ
るという効果がある。また、容易に長時間のテスト(ヒ
ートランテスト)を行うことができ、さらに、エラー発
生の場合、アドレス、データ等の情報を知ることができ
、故障原因の追求を容易にすることができるという効果
がある。
第1図は本発明の一実施例の全体構成図、第2図は従来
のチャネルを介するデータ転送をするシステムの構成図
、第3図は記憶装置の一部を示した回路図、第4図は外
部転送回路を示した回路図。 第5図は外部転送制御部の詳細を示した回路図、第6図
は期待値生成回路を示した回路図である。 1・・・命令処理装置、2・・・記憶装置、3・・・外
部転送回路、4・・・外部装置、5・・・高速チャネル
、6・・・ディスク装置、200・・・外部転送コマン
ドレジスタ、201・・・記憶読出しアドレスレジスタ
、202・・・列伝送量レジスタ、220・・・記憶デ
ータ部、30・・・外部転送制御部、31・・・外部転
送データバッファ、32・・・外部転送データレジスタ
、33・・・期待値データレジスタ、34・・・期待値
生成回路、35・・・比較回路、36・・・エラーチエ
ツクレジスタ、300・・・バッファ書込みアドレスレ
ジスタ、301・・・バッファ読出しアドレスレジスタ
、302・・・外部転送指示レジスタ、303・・・バ
ッファ読出し可能レジスタ、304・・・テストモード
レジスタ、340・・・テストパターンレジスタ。 見 目 1.5 第4目 晃5目
のチャネルを介するデータ転送をするシステムの構成図
、第3図は記憶装置の一部を示した回路図、第4図は外
部転送回路を示した回路図。 第5図は外部転送制御部の詳細を示した回路図、第6図
は期待値生成回路を示した回路図である。 1・・・命令処理装置、2・・・記憶装置、3・・・外
部転送回路、4・・・外部装置、5・・・高速チャネル
、6・・・ディスク装置、200・・・外部転送コマン
ドレジスタ、201・・・記憶読出しアドレスレジスタ
、202・・・列伝送量レジスタ、220・・・記憶デ
ータ部、30・・・外部転送制御部、31・・・外部転
送データバッファ、32・・・外部転送データレジスタ
、33・・・期待値データレジスタ、34・・・期待値
生成回路、35・・・比較回路、36・・・エラーチエ
ツクレジスタ、300・・・バッファ書込みアドレスレ
ジスタ、301・・・バッファ読出しアドレスレジスタ
、302・・・外部転送指示レジスタ、303・・・バ
ッファ読出し可能レジスタ、304・・・テストモード
レジスタ、340・・・テストパターンレジスタ。 見 目 1.5 第4目 晃5目
Claims (1)
- 【特許請求の範囲】 1、命令の解読および実行、命令の実行に伴うデータ転
送および演算などを行う機能を有する命令処理装置と、
該命令処理装置との間のデータ転送を行い、データの保
持をする記憶装置と、該記憶装置に格納されたデータを
外部装置に対して送出する機能を有する外部転送回路に
おいて、前記外部装置に対して送出するデータと期待値
とを比較する比較回路を設け、前記記憶装置に予め期待
値データパターンを格納しておき、前記外部装置に対し
て送出して、前記比較回路で期待値と比較し、不一致の
場合をエラーとして検出することを特徴とする外部転送
回路検証方式。 2、請求項1記載の外部転送回路で、エラー検出によっ
て、エラーになったデータと、該データに対する期待値
を保持することを特徴とする外部転送回路検証方式。 3、請求項1記載の外部転送回路で期待値生成回路を設
けて複数種類の期待値が生成されることを特徴とする外
部転送回路検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070669A JPH02252043A (ja) | 1989-03-24 | 1989-03-24 | 外部転送回路検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070669A JPH02252043A (ja) | 1989-03-24 | 1989-03-24 | 外部転送回路検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02252043A true JPH02252043A (ja) | 1990-10-09 |
Family
ID=13438304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070669A Pending JPH02252043A (ja) | 1989-03-24 | 1989-03-24 | 外部転送回路検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02252043A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5494854B1 (ja) * | 2013-02-25 | 2014-05-21 | 日本電気株式会社 | 半導体集積回路及びレジスタリード方法 |
| WO2015087684A1 (ja) * | 2013-12-13 | 2015-06-18 | 株式会社東芝 | 情報処理装置、情報処理方法およびプログラム |
-
1989
- 1989-03-24 JP JP1070669A patent/JPH02252043A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5494854B1 (ja) * | 2013-02-25 | 2014-05-21 | 日本電気株式会社 | 半導体集積回路及びレジスタリード方法 |
| WO2015087684A1 (ja) * | 2013-12-13 | 2015-06-18 | 株式会社東芝 | 情報処理装置、情報処理方法およびプログラム |
| JP2015115005A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 情報処理装置、情報処理方法およびプログラム |
| US9952920B2 (en) | 2013-12-13 | 2018-04-24 | Kabushiki Kaisha Toshiba | Information processing device, information processing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101456976B1 (ko) | 메모리 테스트 디바이스 및 메모리 테스트 방법 | |
| CN114610557B (zh) | 设备驱动单元的测试方法及装置 | |
| JP4373615B2 (ja) | 初期不良ブロックのマーキング方法 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| JP2002323993A (ja) | シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム | |
| JPH02252043A (ja) | 外部転送回路検証方式 | |
| JP2812630B2 (ja) | バッファ記憶装置のテスト方法およびテスト装置 | |
| US5533195A (en) | Testing tool for diagnosing defective computer system devices | |
| US5504862A (en) | Logic verification method | |
| KR20100049646A (ko) | 시험 장치 및 시험 방법 | |
| JP3576978B2 (ja) | メモリポート、記憶装置、情報処理システム | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| JPH0283473A (ja) | Ic試験装置 | |
| EP0652568A1 (en) | Memory card tester | |
| JP2536238B2 (ja) | 情報処理装置 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
| JP2670645B2 (ja) | 入出力装置 | |
| JPH0916483A (ja) | アドレスバス試験装置 | |
| JPH05165737A (ja) | メモリ試験方式 | |
| JP3107015B2 (ja) | 間欠障害診断システム | |
| CN120015099A (zh) | 存储设备检验方法、电子设备及存储介质 | |
| JP2004199537A (ja) | 回路検証装置 | |
| KR19990058871A (ko) | 소프트웨어를 이용한 엔 비트 메모리의 끊어진 주소 라인 발견 방법 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 |