JP2004199537A - 回路検証装置 - Google Patents

回路検証装置 Download PDF

Info

Publication number
JP2004199537A
JP2004199537A JP2002369214A JP2002369214A JP2004199537A JP 2004199537 A JP2004199537 A JP 2004199537A JP 2002369214 A JP2002369214 A JP 2002369214A JP 2002369214 A JP2002369214 A JP 2002369214A JP 2004199537 A JP2004199537 A JP 2004199537A
Authority
JP
Japan
Prior art keywords
pld
verification
circuit
program
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002369214A
Other languages
English (en)
Inventor
Takuya Yumoto
拓也 湯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002369214A priority Critical patent/JP2004199537A/ja
Publication of JP2004199537A publication Critical patent/JP2004199537A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】検査回路のハードウェアを変更することなく同一ハードウェア構成で、多品種の回路基板の検査のみならず、他の装置としての活用を可能とする。
【解決手段】コンピュータシステム等からなる制御部1により、少なくとも一部がPLD20化された検証回路部2を制御して回路動作の検証を行う回路検証装置であって、用途に応じて、検証回路部2のPLD20の内容(PLD20aにロードされるPLDプログラム)を変更すると共に、制御部1の制御プログラム10を入れ替える構成とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、多品種の回路基板の機能検査や評価を行う回路検証装置に係わり、特に、同一のハードウェア構成で、エミュレータやモニタ装置等、検査装置とは機能の異なる装置として活用するのに好適な汎用回路検証装置に関するものである。
【0002】
【従来の技術】
開発中の回路のデバッグ、評価、検査等、回路基板の動作を検証する際には、検証に使用する装置を、それぞれの各検証工程で準備し、尚且その回路の品種が変われば、その仕様も変わることが多いため、多大なコストと手間が生じる。
【0003】
このような問題を解決するための従来技術として、例えば、特許文献1および特許文献2等に記載の検査装置が提案されている。
【0004】
これらの特許文献1,2に記載の検査装置は、コンピュータシステム等からなる制御部と検査回路部およびフィクスチャ部からなり、制御部の制御に基づき、検査回路部が、フィクスチャ部を介して被検査回路との信号の送受信を行い、被検査回路の検査を行うものであり、特に、検査回路部の少なくとも一部をPLD(Programable Logic Device)化することにより、PLDの変更だけで被検査回路基板毎の差異に対応できるので、一つの検査装置で、そのハードを変更することなく、多品種の被検査回路基板の検査に対応できる。
【0005】
しかし、このように検査回路部の少なくとも一部をPLD化しても、例えば、検査装置としてだけではなく、モニタ装置、エミュレータ装置等の多くの装置に活用するようなことを考えると、プログラム上、検査装置とは別の機能が必要となる場合が多いため、制御部のプログラム自体も変更となる場合も多く、検査回路の一部をPLD化するだけでは十分ではない。
【0006】
【特許文献1】
特開2002−022806号公報
【特許文献2】
特開2002−181897号公報
【0007】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、検査回路の少なくとも一部をPLD化しているだけであり、制御部のプログラム内容もその用途に応じて変更できなければ、モニタ装置、エミュレータ装置等、検査装置以外の装置として活用することができない点である。
【0008】
本発明の目的は、これら従来技術の課題を解決し、回路検証装置の利用範囲を拡大することである。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明は、コンピュータシステム等からなる制御部(1)により、少なくとも一部がPLD(20)化された検証回路部(2)を制御して回路動作の検証を行う回路検証装置であって、用途に応じて、検証回路部(2)のPLD(20)の内容を変更すると共に、制御部(1)のプログラム(10)を入れ替える構成とすることを特徴とする。例えば、制御部(1a)に、検証回路部(2a)のPLD(20a)にロードされるPLDプログラムを検証回路部(2a)に送信する第1の手段(制御プログラム10a)と、検証回路部(2a)のPLD(20a)にロードされたPLDプログラムを実行させて検証回路部(2a)を制御する制御プログラム(制御プログラム10a)を実行する第2の手段(CPU)とを設け、用途に応じて検証回路部(2a)のPLD(20a)にロードするPLDプログラムの内容を変更し且つ制御部(1a)の制御プログラム(制御プログラム10a)を入れ替えると共に、検証回路部(2a)のPLD(20a)には、このPLD(20a)にロードされたPLDプログラムの用途を識別する情報を保持する第3の手段(被動作検証対象品種通知部21、装置動作通知部22)を設け、また、制御部(1a)には、検証回路部(2a)の第3の手段(被動作検証対象品種通知部21、装置動作通知部22)が保持する情報を読み出してPLD(20a)にロードされたPLDプログラムの用途を識別する第4の手段(品種及び装置動作識別判定部11)を設け、制御部(1a)において、制御プログラム(10a)もしくは他のプログラムにより、第4の手段(品種及び装置動作識別判定部11)の識別結果に基づき、検証回路部(2a)のPLD(20a)にロードしたPLDプログラムが、制御部(1a)で実行する制御プログラム(10a)に対応したものであるか否かを判断することを特徴とする。また、制御部(1b)は、検証回路部(2b)のPLD(20b)にロードする1以上のPLDプログラム(PLDファイル13〜15)を格納する記憶手段(メモリ)と、PLDプログラム(PLDファイル13〜15)を検証回路部(2b)のPLD(20b)にロードするPLDロード(PLDファイルロード手段12)とを有し、第4の手段(品種及び装置動作識別判定部11)の識別結果で、検証回路部(2b)のPLD(20b)にロードしたPLDプログラムが実行する制御プログラム(制御プログラム10b)に対応していなければ、PLDロード手段(PLDファイルロード手段12)により、記憶手段(メモリ)に格納した1以上のPLDプログラムから実行する制御プログラム(制御プログラム10b)に対応するものを選択して検証回路部(2b)のPLD(20b)にロードすることを特徴とする。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【0011】
図1は、本発明に係わる回路検証装置の第1の構成例を示すブロック図であり、図2は、図1における検査回路部の構成例を示すブロック図、図5は、図1における制御部のハードウェア構成例を示すブロック図である。
【0012】
図5において、51はCRT(Cathode Ray Tube)やLCD(Liquid Crystal Display)等からなる表示装置、52はキーボードやマウス等からなる入力装置、53はHDD(Hard Disk Drive)等からなる外部記憶装置、54はCPU(Central Processing Unit)54aや主メモリ54bおよび入出力インタフェース54c等を具備してコンピュータ処理を行なう情報処理装置、55は本発明に係わるプログラムやデータを記録したCD−ROM(Compact Disc-Read Only Memory)もしくはDVD(Digital Video Disc/Digital Versatile Disc)等からなる光ディスク、56は光ディスク55に記録されたプログラムおよびデータを読み出すための駆動装置、57はLAN(Local Area Network)カードやモデム等からなる通信装置である。
【0013】
光ディスク55に格納されたプログラムおよびデータを情報処理装置54により駆動装置56を介して外部記憶装置53内にインストールした後、外部記憶装置53から主メモリ54bに読み込みCPU54aで処理することにより、情報処理装置54内に図1に示す制御部1の機能が実行される。
【0014】
図1における回路検証装置は、基本的には、回路や製品等の電子回路等からなる被動作検証対象3の動作を検証するものであり、図5の構成からなりCPU(Central Processing Unit)およびメモリ等を具備してプログラムに基づく処理を行うコンピュータシステム等からなる制御部1と、この制御部1の制御により被動作検証対象3の動作を検証する少なくとも一部がPLD化された検証回路部2とからなり、図示していないコネクタケーブルやフィクスチャ等で物理的に被動作検証対象3と接続される。
【0015】
検証回路部2は、制御部1と接続され制御される。制御部1はメモリに記憶した制御プログラム(図中「プログラム」と記載)10に基づくコンピュータ処理により、装置全体の制御を行い、被動作検証対象3の検証内容に応じた構成で、検証回路部2を制御する。尚、制御部1は、場合によっては被動作検証対象3も制御する。
【0016】
本例では、制御プログラム10は、検証回路部2のPLDの内容に応じてユーザによって選択される構成とする。しかし、実行プログラムを一つにして、装置動作によりイネーブルとする機能を選択する構成でも良い。
【0017】
検証回路部2は、制御部1からの制御により、被動作検証対象3の検証内容に応じた構成で、被動作検証対象3と信号のやりとりを行う為の信号の入出力タイミング等を生成する。
【0018】
この検証回路部2は、図2に示すように、制御部1と被動作検証対象3との信号の入出力を行わせるPLD20と、データを保管するためのデータ記憶部24、および、PLD20の内容を書き換える書き換え回路部25で構成される。
【0019】
PLD20には、SRAM(Static Random Access Memory)タイプ等のPLDを用いることにより、外部から転送された回路データ(PLDプログラム)に基づき書き換え回路部25でPLDの内部ロジックを任意に書き換えることができ、被動作検証対象3の品種や装置動作に応じてPLD20の内容を書き換えることができる。
【0020】
データ記憶部24は、SDRAM(Synchronous Dynamic Random Access Memory)等のメモリを使用し、検証回路部2から被動作検証対象3へ出力するデータを保管したり、被動作検証対象3からのデータを取り込み保管するためのものである。
【0021】
このような構成とすることで、検証回路部2の書き換え回路部25によるPLD20の内容(PLDプログラム)の変更と、制御部1に実装される制御プログラム10の変更を行うことで、回路品種と装置動作内容に応じた動作を実現することが可能となる。
【0022】
以下に、画像処理基板を被動作検証対象3の例として、本例の回路検証装置を、この画像処理基板の検査装置とした場合について説明する。
【0023】
まず、ユーザは、検証回路部2におけるPLD20を、画像処理基板の検査を行うための所定の内容(PLDプログラム)に書き換え、制御部1において装置動作に対応した制御プログラム10を実行する。
【0024】
制御部1は、検証回路部2と、場合によっては被動作検証対象3とを制御して、被動作検証対象3にデータを入力する。被動作検証対象3は、入力されたデータに画像処理を加え、その結果データを検証回路部2に出力する。
【0025】
検証回路部2は、被動作検証対象3から出力されるデータを取り込みデータ記憶部24に格納する。そして、制御部1または検証回路部2が、これらのデータが、所定のデータとなっているか否かを判定する。
【0026】
このように、本例の回路検証装置では、検証回路部2のPLD20の内容(PLDプログラム)の書き換えと、制御部1の制御プログラム10の選択実行により、画像処理基板としての被動作検証対象3の検査を行うことができる。
【0027】
次に、図1における回路検証装置を、インタフェースバスのモニタとして活用する場合を例に説明する。
【0028】
あるインタフェースバスをモニタするためには、検証回路部2におけるPLD20を所定の内容(PLDプログラム)に書き換え、制御部1においては、モニタとしての装置動作に対応した制御プログラム10を実行する。
【0029】
この制御プログラム10に基づく制御部1の制御により、検証回路部2と、場合によっては被動作検証対象3を制御し、被動作検証対象3のバス信号を、検証回路部2のデータ記憶部24、または、制御部1のデータ記憶部に取り込む。
【0030】
制御部1は、データ記憶部24に取り込まれたデータをリードし、図示していないディスプレイ上に、信号状態を表示する。このようにして、被動作検証対象3のバス信号の遷移を、制御部1によりディスプレイ等に表示させることができるので、本例の回路検証装置をインタフェースバスモニタとして活用することが可能となる。
【0031】
次に、図1における回路検証装置を、スキャナの動作を振舞うエミュレータとして動作させる場合を例に説明する。
【0032】
まず、本例の回路検証装置にスキャナとしてのエミュレータ動作を行わせるために、検証回路部2におけるPLDを所定の内容(PLDプログラム)に書き換え、次に、制御部1において、装置動作に対応した制御プログラム10を実行する。
【0033】
この構成において、装置の動作としては、あたかもスキャナであるかのように振舞う。すなわち、制御部1の制御により、検証回路部2のデータ記憶部24にスキャンデータを蓄積する。さらに、制御部1は、検証回路部2と、場合によっては被動作検証対象3を制御し、検証回路部2のデータ記憶部24に蓄積したスキャンデータを、被動作検証対象3へ転送する。
【0034】
このようにして、本例の回路検証装置は、あたかもスキャナであるかのように振舞えるため、スキャナに接続される機器の評価やデバッグに、本例の回路検証装置を活用することが可能となる。
【0035】
また、必要であれば、被動作検証対象3において、入力したスキャンデータに所定の画像処理等を行わせ、その処理結果を、検証回路部2において、データ記憶部20に取り込み、所定のデータとなっているか否かを判定させることも可能である。
【0036】
このように、本例の回路検証装置は、検証回路部2のPLD20の内容(PLDプログラム)の変更と、制御部1の制御プログラム10の変更で、被動作検証対象3の回路品種の差異だけでなく、装置動作の違いにも対応することができるので、装置としての柔軟性および拡張性が増し、検査装置としてだけでなく、例えば、エミュレータ、モニタ装置等の機能的に異なる装置としても活用することが可能となる。
【0037】
尚、このように、図1における回路検証装置で被動作検証対象3に対する検査を行った後、同じ被動作検証対象3における所定の信号インタフェースをモニタする際には、モニタ用の制御プログラム10に合わせてPLDの内容(PLDプログラム)をモニタ用に変更する必要があるが、このPLDの内容(PLDプログラム)がモニタ用に変更されておらず検査用のままの場合、正しく動作しないばかりか、被動作検証対象3および検証回路部2を破壊してしまう危険性がある。以下、このような問題に対処した回路検証装置の例を、図3と図4を用いて説明する。
【0038】
図3は、本発明に係わる回路検証装置の第2の構成例を示すブロック図、図4は、本発明に係わる回路検証装置の第3の構成例を示すブロック図である。
【0039】
図3に示す回路検証装置では、検証回路部2aのPLD20a内に、検証回路部2aに接続された被動作検証対象3aの種別を示す識別情報および装置動作内容(PLDプログラム)を示す識別情報のそれぞれを保持する被動作検証対象品種通知部21と装置動作通知部22が設けられ、さらに、制御部1aで実行する制御プログラム10aには、検証回路部2aのPLD20a内の被動作検証対象品種通知部21および装置動作通知部22にアクセスして各識別情報から、検証回路部2aに接続された被動作検証対象3aの種別および装置動作内容(PLDプログラム)を識別して判定する品種及び装置動作識別判定部11が設けられている。
【0040】
本例の回路検証装置では、ユーザが、被動作検証回路3aの品種と装置動作内容に対応したPLDファイル(PLDプログラム)を検証回路部2aのPLD20aに書き込む際に、このPLD20aにおける被動作検証対象の品種通知部21と装置動作通知部22で保持する識別情報も書き込まれる。
【0041】
この書き込みの後、制御部1aの制御プログラム10aの実行に先立ち、制御プログラム10aは、品種及び装置動作識別判定部11により、検証回路部2aのPLD20a内の被動作検証対象品種通知部21および装置動作通知部22にアクセスしてそれぞれに保持された各識別情報を読み出し、各識別情報に基づき、検証回路部2aに接続された被動作検証対象3aの種別および装置動作内容(PLDプログラム)を識別して判定することで、検証回路部2aのPLD20aの内容(PLDプログラム)が、実行する制御プログラム10aの回路品種および装置動作に対応しているか否かを判断する。
【0042】
このようにして、制御部1aの制御プログラム10aにおいて、検証回路部2aに設けられたPLD20aの、回路品種だけでなく装置動作に関しても、その正否を、PLD20aの内部回路の書き換え後の装置動作実行に先立って判定することが可能となり、制御プログラム10aの内容と被動作検証対象3aおよび検証回路部2aの内容(PLD20aにロードされたPLDプログラム)との不一致による誤動作を防止することができる。
【0043】
尚、図3に示す回路検証装置において、検証回路部2aのPLD20a内に設けた被動作検証対象品種通知部21と装置動作通知部22のそれぞれにアクセスして検証回路部2aに接続された被動作検証対象3aの種別および装置動作内容(PLD20aにロードされたPLDプログラム)を識別して判定する機能(品種及び装置動作識別判定部11)を有するプログラムとしては、制御部1aで実行する制御プログラム10aに限らず、他のプログラムであっても良い。
【0044】
また、PLD20aをSRAMで構成している場合、装置電源を落とす(OFFする)と、PLD20aの内容が消えてしまうので、装置電源を入れる(ONする)度に制御部1aからPLD20aの書き込み(PLDファイル・プログラムのロード)を行わなければならず、時間がかかってしまう。このロード時間を短縮するために、検証回路部2aに、制御部1aからプログラム可能なEEPROM(Electronically Erasable and Programmable Read Only Memory)等を設け、装置電源がONされると、EEPROMからPLD20aに当該プログラムがロードされるように構成することができる。
【0045】
この場合、本例の回路検証装置のように、回路基板の検査のみならず、モニタ等にも用いる際には、装置電源の投入直後にEEPROMから立ち上がったPLD20aが検査用なのかモニタ用なのかがユーザには分からないが、本例のように、検証回路部2aに被動作検証対象品種通知部21と装置動作通知部22等のPLD20aのプログラム内容を示す機能を設けておくことにより、制御プログラム10a自体が自動的に、PLD20a(ロードされたPLDプログラム)の正否を判定できる。
【0046】
図4に示す回路検証装置では、図3における回路検証装置と同様、検証回路部2bのPLD20b内に被動作検証対象品種通知部21aと装置動作通知部22aが設けられ、制御部1bの制御プログラム10bに品種及び装置動作識別判定部11aが設けられているが、さらに、制御部1bの制御プログラム10bにはPLDファイルロード手段12が設けられ、同制御プログラム10b外に1以上のPLDファイル13〜15が設けられている。
【0047】
本例の回路検証装置では、電源投入時、検証回路部2bにおいて、そのPLD20bに、例えば、予めEEPROM内に書き込まれていたPLDプログラム(PLDファイル)がロードされる。
【0048】
制御部1bは、制御プログラム10bの当該処理の実行開始に先立って、品種及び装置動作識別判定部11aにより、被動作検証対象品種通知部21aおよび装置動作通知部22aを介して、接続された検証回路部2bのPLD20bにEEPROMからロードされたPLDプログラムが、当該制御プログラム10bに合致したものであるか否かを判別する。
【0049】
合致したものであれば、そのまま、制御プログラム10bによる当該処理の実行を開始するが、合致したものでなければ、PLDファイルロード手段12を起動して、PLDファイル13〜15から、制御プログラム10bに対応するPLDファイルを選出して、検証回路部2bのPLD20bにロードする。
【0050】
尚、本例の回路検証装置では、制御部1bにおいて、制御プログラム10bの当該処理の実行開始に先立って、品種及び装置動作識別判定部11aによる検証回路部2bのPLD20bにロードされたPLDプログラムの正否を判別することなく、直ちにPLDファイルロード手段12を起動して、PLDファイル13〜15から、制御プログラム10bに対応するPLDファイルを選出して、検証回路部2bのPLD20bにロードすることでも良い。
【0051】
しかし、上述のように、品種及び装置動作識別判定部11aによりPLD20bのプログラムの正否を判別する手順とすることで、合致した際における、制御プログラム10bによる当該処理の実行を早く開始することができる。
【0052】
このようにして、制御部1bの制御プログラム10bにおいて、装置動作実行に先立って、検証回路部2bに設けられたPLD20bのPLDプログラムを、当該制御プログラム10bに対応したものにすることができ、制御プログラム10bと被動作検証対象3bおよび検証回路部2bとの内容の不一致による誤動作を防止することができる。
【0053】
以上、図1〜図4を用いて説明したように、本例の回路検証装置は、コンピュータシステム等からなる制御部1により、少なくとも一部がPLD20化された検証回路部2を制御して回路動作の検証を行う回路検証装置であって、用途に応じて、検証回路部2のPLD20の内容(PLD20aにロードされるPLDプログラム)を変更すると共に、制御部1の制御プログラム10を入れ替える構成とする。
【0054】
例えば、制御部1aは、制御プログラム10aにより、検証回路部2aのPLD20aにロードされるPLDプログラムを検証回路部2aに送信し、検証回路部2aのPLD20aにロードされたPLDプログラムを実行させて検証回路部2aを制御する。
【0055】
また、検証回路部2aのPLD20aには、このPLD20aにロードされたPLDプログラムの用途を識別する情報を保持する被動作検証対象品種通知部21と装置動作通知部22とを設け、制御部1aには、検証回路部2aの被動作検証対象品種通知部21および装置動作通知部22が保持する情報を読み出してPLD20aにロードされたPLDプログラムの用途を識別する品種及び装置動作識別判定部11を設け、制御部1aにおいて、制御プログラム10aもしくは他のプログラムにより、品種及び装置動作識別判定部11の識別結果に基づき、検証回路部2aのPLD20aにロードしたPLDプログラムが、制御部1aで実行する制御プログラム10aに対応したものであるか否かを判断する。
【0056】
また、制御部1bは、検証回路部2bのPLD20bにロードする1以上のPLDファイル13〜15をメモリ等の記憶装置に格納し、品種及び装置動作識別判定部11の識別結果で、検証回路部2bのPLD20bにロードしたPLDプログラムが、実行する制御プログラム10bに対応していなければ、PLDファイルロード手段12により、PLDファイル13〜15の中から、制御プログラム10bに対応するPLDファイルを選択して、検証回路部2bのPLD20bにロードする。
【0057】
このように、検証回路部2,2a,2b内のPLD20,20a,20bの内容変更と、制御部1,1a,1bに実装される制御プログラム10,10a,10bの変更を行うことで、多品種の回路基板に対応できるだけでなく、機能的に異なる装置にも対応でき、従来の検査だけでなく、例えば、モニタ、エミュレータ等にも、本回路検証装置を活用することができる。
【0058】
また、制御部1a,1bにおいて、品種及び装置動作識別判定部11,11aにより、検証回路部2aに設けた被動作検証対象品種通知部21,21aおよび装置動作通知部22,22aの保持情報に基づき、当該検証回路部2a,2bのPLD20a,20bの内部回路の書き換え後の、装置動作実行に先立ち、被動作検証対象および装置動作と、制御部1a,1bで実行する制御プログラム10a,10bの内容との一致・不一致を判別することにより、不一致による誤動作を防止することができる。
【0059】
また、不一致の際には、制御部1bにおいて、PLDファイルロード手段12により、メモリ等に格納した1以上のPLDファイル13〜15から、実行する制御プログラム10bに対応したものを選択して、検証回路部2bのPLD20bにロードすることにより、不一致による誤動作を防止する。尚、PLDファイル13〜15の検証回路部2bのPLD20bへのロードは、検証回路部2bにおける書き換え可能ROM23を介して行うことでも良い。
【0060】
尚、本発明は、図1〜図4を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、データ記憶部24を検証回路部2に設けたが、制御部1と検証回路部2のインタフェースが、装置上十分な転送速度が実現されているなどすれば、コンピュータシステム等からなる制御部1のメモリやHDD(Hard Disk Drive)等をデータ記憶部として使用しても良い。
【0061】
また、本例の回路検証装置の活用例として、画像処理基板の検査装置、インタフェースバスのモニタ、スキャナのエミュレータを例に説明したが、他の検査システム、バスアナライザ、パターンジェネレータ等にも活用が可能である。
【0062】
また、図4において検証回路部2bに設けた書き換え可能ROM23を、図1および図3に示すそれぞれの回路検証装置における検証回路部2,2aに設けた構成とすることでも良い。
【0063】
また、制御部に関しても、図5に示したコンピュータシステムでの構成に限らず、さらに、コンピュータシステムの構成としても、そのプログラムの記録媒体として、光ディスクの代わりにフレキシブルディスク(FD)等を用いることでも良い。
【0064】
【発明の効果】
本発明によれば、回路動作の検証を行う回路検証装置を構成する検証回路部2のPLDの内容と制御部のプログラムを、用途に応じて変更することができ、同一ハードウェア構成で、多品種の回路基板の検査が可能となるだけでなく、モニタやエミュレータ等の他の装置としても活用可能となり、回路検証装置の利用範囲を拡大することが可能である。
【図面の簡単な説明】
【図1】本発明に係わる回路検証装置の第1の構成例を示すブロック図である。
【図2】図1における検査回路部の構成例を示すブロック図である。
【図3】本発明に係わる回路検証装置の第2の構成例を示すブロック図である。
【図4】本発明に係わる回路検証装置の第3の構成例を示すブロック図である。
【図5】図1における制御部のハードウェア構成例を示すブロック図である。
【符号の説明】
1,1a,1b: 制御部(「コンピュータシステム」)、2,2a,2b:検証回路部、3,3a,3b:被動作検証対象、10,10a,10b:制御部プログラム(「プログラム」)、11,11a:品種及び装置動作識別判定部、12:PLDファイルロード手段、13〜15:PLDファイル、20,20a,20b:PLD、21,21a:被動作検証対象品種通知部、22,22a:装置動作通知部、23:書き換え可能ROM、24:データ記憶部、25:データ書き換え回路部、51:表示装置、52:入力装置、53:外部記憶装置、54:情報処理装置、54a:CPU(Central Processing Unit)、54b:主メモリ、54c:入出力インタフェース、55:光ディスク、56:駆動装置、57:通信装置。

Claims (5)

  1. コンピュータシステム等からなる制御手段により、少なくとも一部がPLD化された検証回路手段を制御して回路動作の検証を行う回路検証装置であって、
    上記制御手段に、上記検証回路手段のPLDにロードされるPLDプログラムを該検証回路手段に送信する手段と、該検証回路手段のPLDにロードされた上記PLDプログラムを実行させて該検証回路手段を制御する制御プログラムを実行する手段とを設け、
    用途に応じて上記検証回路手段のPLDにロードする上記PLDプログラムを変更すると共に上記制御手段で実行する上記制御プログラムを入れ替える
    ことを特徴とする回路検証装置。
  2. コンピュータシステム等からなる制御手段により、少なくとも一部がPLD化された検証回路手段を制御して回路動作の検証を行う回路検証装置であって、
    上記制御手段に、上記検証回路手段のPLDにロードされるPLDプログラムを該検証回路手段に送信する第1の手段と、該検証回路手段のPLDにロードされた上記PLDプログラムを実行させて該検証回路手段を制御する制御プログラムを実行する第2の手段とを設け、
    用途に応じて上記検証回路手段のPLDにロードするPLDプログラムの内容を変更し且つ上記制御手段の制御プログラムを入れ替えると共に、
    上記検証回路手段のPLDには該PLDにロードされたPLDプログラムの用途を識別する情報を保持する第3の手段を設け、
    上記制御手段には上記検証回路手段の上記第3の手段が保持する情報を読み出して上記PLDにロードされたPLDプログラムの用途を識別する第4の手段を設け、
    上記制御手段において、上記第4の手段の識別結果に基づき、上記検証回路手段のPLDにロードしたPLDプログラムが上記制御手段で実行する制御プログラムに対応したものであるか否かを判断することを特徴とする回路検証装置。
  3. 請求項2に記載の回路検証装置であって、
    上記制御手段は、上記制御プログラム、もしくは、新たに設けるプログラムにより、上記第4の手段の識別結果に基づき、上記検証回路手段のPLDにロードしたPLDプログラムが上記制御手段で実行する制御プログラムに対応したものであるか否かを判断することを特徴とする回路検証装置。
  4. 請求項1から請求項3のいずれかに記載の回路検証装置であって、
    上記制御手段は、上記検証回路手段のPLDにロードするPLDプログラムを格納する記憶手段と、
    該PLDプログラムを上記検証回路手段のPLDにロードするPLDロード手段とを有することを特徴とする回路検証装置。
  5. 請求項2、もしくは、請求項3のいずれかに記載の回路検証装置であって、
    上記制御手段は、1以上の上記PLDプログラムを格納する記憶手段と、
    該PLDプログラムを上記検証回路手段のPLDにロードするPLDロード手段とを有し、
    上記第4の手段の識別結果で、上記検証回路手段のPLDにロードしたPLDプログラムが実行する制御プログラムに対応していなければ、上記PLDロード手段により、上記記憶手段に格納した1以上のPLDプログラムから実行する制御プログラムに対応するものを選択して上記検証回路手段のPLDにロードすることを特徴とする回路検証装置。
JP2002369214A 2002-12-20 2002-12-20 回路検証装置 Pending JP2004199537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002369214A JP2004199537A (ja) 2002-12-20 2002-12-20 回路検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002369214A JP2004199537A (ja) 2002-12-20 2002-12-20 回路検証装置

Publications (1)

Publication Number Publication Date
JP2004199537A true JP2004199537A (ja) 2004-07-15

Family

ID=32765496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002369214A Pending JP2004199537A (ja) 2002-12-20 2002-12-20 回路検証装置

Country Status (1)

Country Link
JP (1) JP2004199537A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006162285A (ja) * 2004-12-02 2006-06-22 Innotech Corp 半導体集積回路のテスト装置および方法
JP2009199425A (ja) * 2008-02-22 2009-09-03 Fujitsu Ltd 論理検証装置、論理検証支援装置及び論理検証方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006162285A (ja) * 2004-12-02 2006-06-22 Innotech Corp 半導体集積回路のテスト装置および方法
JP2009199425A (ja) * 2008-02-22 2009-09-03 Fujitsu Ltd 論理検証装置、論理検証支援装置及び論理検証方法

Similar Documents

Publication Publication Date Title
JP4044075B2 (ja) 半導体集積回路の試験回路及び試験方法
JP2002267721A (ja) Cpu内蔵ram混載lsiのテスト装置および方法
IE60444B1 (en) A software verification apparatus
CN100527264C (zh) 修复存储器缺陷的方法和装置以及存储器控制器
CN114610557B (zh) 设备驱动单元的测试方法及装置
US6442725B1 (en) System and method for intelligent analysis probe
US6978406B2 (en) System and method for testing memory arrays
JP2002323993A (ja) シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム
JP2004199537A (ja) 回路検証装置
US8990624B2 (en) Emulator verification system, emulator verification method
US8554522B2 (en) Detection of design redundancy
JP2007200332A (ja) アプリケーション・ソフトウェア及びハードウェア検査を自動化するために仮想入力及び出力を使用する方法
WO2023238262A1 (ja) 情報処理装置、試験方法、及び試験プログラム
JPWO2009122699A1 (ja) 試験モジュール、試験装置および試験方法
US7484147B2 (en) Semiconductor integrated circuit
JP2002244934A (ja) メモリ監視装置および方法
JP3001470B2 (ja) パーソナルコンピュータのブート不良検出システム
JPS605346A (ja) 情報処理装置のテスト制御方式
JP4526985B2 (ja) テストシステム
JP2002288001A (ja) 汎用検査システムとプログラムおよびその検査方法
KR100557918B1 (ko) 조인트 테스트 액세스 그룹을 이용한 오류수정장치
CN119883877A (zh) 故障注入方法、装置、电子设备及存储介质
JPH0399326A (ja) マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム
JP2002022806A (ja) 回路基板検査装置
JPH02252043A (ja) 外部転送回路検証方式