JPH0225251Y2 - - Google Patents
Info
- Publication number
- JPH0225251Y2 JPH0225251Y2 JP1981152743U JP15274381U JPH0225251Y2 JP H0225251 Y2 JPH0225251 Y2 JP H0225251Y2 JP 1981152743 U JP1981152743 U JP 1981152743U JP 15274381 U JP15274381 U JP 15274381U JP H0225251 Y2 JPH0225251 Y2 JP H0225251Y2
- Authority
- JP
- Japan
- Prior art keywords
- land
- bonding
- mounting
- wire
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【考案の詳細な説明】
この考案は混成集積回路に関し、特に混成集積
回路で用いられるセラミツクの絶縁体の基板上に
ペレツト状の電子部品をマウント、ワイヤーボン
デイングする為の導体ランドを設けた厚膜印刷基
板に関する。[Detailed description of the invention] This invention relates to hybrid integrated circuits, and in particular, to mounting pellet-shaped electronic components on a ceramic insulating substrate used in hybrid integrated circuits, and using a thick film with conductive lands for wire bonding. Regarding printed circuit boards.
従来の絶縁基板上に印刷して形成する厚膜印刷
基板を有する混成集積回路では、その厚膜印刷基
板にペレツト状の電子部品を搭載し電気的接続を
行う場合、通常は金、金シリコン等のハードソル
ダーを用いシリコンと共晶させてマウントする方
法や、銀ペーストを印刷後ペレツトをマウントし
温度をかけて固着させる方法がある。電気的接続
については、金線等を用いてワイヤーボンデイン
グする方法等がある。 In a hybrid integrated circuit having a thick-film printed circuit board that is formed by printing on a conventional insulating substrate, when electronic components in the form of pellets are mounted on the thick-film printed circuit board and electrical connections are made, gold, gold-silicon, etc. are usually used. There are two methods: one method is to eutecticize the silver paste with silicon using a hard solder, and the other method is to print silver paste and then mount the pellet and apply heat to fix it. For electrical connection, there is a method of wire bonding using gold wire or the like.
第１図は、従来の厚膜印刷基板の導体ランドに
ペレツトをマウントしワイヤーボンデイングした
平面図及びＡ−A′間の断面図である。セラミツ
ク基板１の導体ランド２に例えばICペレツト５
がハードソルダー４によりマウントされ、金線３
によりワイヤーボンデイングされている。特に金
線３は導体ランド２とペレツト５上の電極とを接
続している。このように、マウントランドとボン
デイングランドとがとなりあつて形成されている
場合、ペレツトマウント用のソルダー又は銀ペー
スト４がボンデイングランド内に流れ込んでボン
デイングランドをせばめる要因となり、ボンデイ
ング作業が困難となつたり、ひいてはボンデイン
グ不着につながることにもなりかねないという欠
点があつた。 FIG. 1 is a plan view and a sectional view taken along line A-A' of a conventional thick film printed circuit board in which pellets are mounted on conductor lands and wire bonded. For example, an IC pellet 5 is placed on the conductor land 2 of the ceramic substrate 1.
is mounted with hard solder 4, and gold wire 3
wire bonded. In particular, the gold wire 3 connects the conductive land 2 and the electrode on the pellet 5. In this way, when the mounting land and the bonding land are formed next to each other, the solder or silver paste 4 for pellet mounting flows into the bonding land and causes the bonding land to narrow, making the bonding work difficult. The drawback was that it could lead to fatigue and even failure to bond.
本考案の目的はマウントエリアとボンデイング
エリアが同じ導体ランドパターンを用いる場合ソ
ルダー等の流れ込みを防止出来るようにした印刷
基板を有する混成集積回路を提供することにあ
る。 An object of the present invention is to provide a hybrid integrated circuit having a printed circuit board that can prevent solder from flowing in when the mounting area and bonding area use the same conductor land pattern.
本考案による混成集積回路では、セラミツク基
板上の一部にマウント用ランドが設けられ、前記
マウント用ランドの一部からボンデイング用ラン
ドが前記セラミツク基板上に突出して形成され、
前記ボンデイング用ランドの一部を横切つて前記
セラミツク基板の一部にのみ延在するガラス層が
限定的に設けられ、前記マウント用ランドに半導
体素子が導電性接着材を介して接着され、前記ガ
ラス層をまたぐワイヤーにより前記半導体素子の
電極と前記ボンデイング用ランドとが接続されて
いることを特徴としている。 In the hybrid integrated circuit according to the present invention, a mounting land is provided on a part of the ceramic substrate, and a bonding land is formed so as to protrude from a part of the mounting land onto the ceramic substrate,
A glass layer extending only to a part of the ceramic substrate across a part of the bonding land is provided in a limited manner, and a semiconductor element is bonded to the mounting land via a conductive adhesive. It is characterized in that the electrode of the semiconductor element and the bonding land are connected by a wire that straddles the glass layer.
以下、図面により本考案の実施例を詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第２図ａ，ｂは本考案の一実施例による混成集
積回路の要部平面図とそのＢ−B′における断面
図である。第２図ａ，ｂにおいて１１はセラミツ
クの絶縁基板で基板１１の上面にペレツトマウン
ト用及びワイヤーボンデイング用の導体ランド１
２が形成される。導体ランド１２のうちのペレツ
ト用ランドには例えばICチツプ１５がソルダー
１４でマウントされ、金線１３でワイヤーボンデ
イングされている。導体ランド１２のボンデイン
グ用ランドとICチツプ１５の一つの電極とは金
線１３で互いに接続されている。このためにおき
る上述した欠点を防止するため、ペレツトマウン
ト用ランドから突出したボンデイング用ランドの
一部を横切つて基板の一部にのみ延在するガラス
層１６が限定的に設けられている。このような厚
膜印刷基板を有する混成集積回路において、ペレ
ツト１５を所定の場所にマウントした時に、ソル
ダー１４のボンデイングエリアへの流れ込みを、
その両ランド間にある保護ガラス層１６が防止す
る役割りを果し、ボンデイング不良率を低減出来
る。しかも、マウント用ランドに接着されるIC
チツプ１５の電極をそのマウント用ランドに連続
して形成したボンデイング用ランドにワイヤ１３
で接続しているので、ICチツプ１５のその電極
にマウント用ランドの電位を与えることができ
（あるいは、同電極の電位をマウント用ランドを
介して半導体素子の基板に与えることができ）、
余分なランドや配線導体を不要とすることができ
る。ワイヤ１３の長さも短かくなるので、ワイヤ
１３とICチツプ１５との接触が防止され、同時
に接着材の流れ防止構成により、ワイヤの確実、
信頼性のある接続が実現される。さらにまた、ガ
ラス１６をソルダー１４の流れ防止用ダムに用
い、かつガラス１６をボンデイング用ランドの一
部分を横切つて基板１１の一部にのみ限定的に形
成しており、ガラス１６は容易にかつ安価に入手
でき、また、限定形成によつてガラス１６と導体
ランド１２との熱膨張の差にもとづく導体ランド
１６の剥れ、およびガラス１６とセラミツク基板
１１との熱膨張の差にもとずく基板への亀裂発生
を両方とも防止することができる。 FIGS. 2a and 2b are a plan view of a main part of a hybrid integrated circuit according to an embodiment of the present invention and a cross-sectional view thereof taken along line BB'. In Figures 2a and 2b, reference numeral 11 denotes a ceramic insulating substrate, and conductive lands 1 for pellet mounting and wire bonding are provided on the upper surface of the substrate 11.
2 is formed. For example, an IC chip 15 is mounted on a pellet land of the conductor lands 12 with a solder 14 and wire-bonded with a gold wire 13. The bonding land of the conductor land 12 and one electrode of the IC chip 15 are connected to each other by a gold wire 13. In order to prevent the above-mentioned drawbacks caused by this, a glass layer 16 is provided in a limited manner, extending across only a portion of the substrate across a portion of the bonding land protruding from the pellet mounting land. . In a hybrid integrated circuit having such a thick film printed substrate, when the pellet 15 is mounted at a predetermined location, the flow of the solder 14 into the bonding area is
The protective glass layer 16 between the two lands plays a protective role and can reduce the bonding defect rate. Moreover, the IC is glued to the mounting land.
The wire 13 is attached to a bonding land formed continuously with the electrode of the chip 15 to the mounting land.
Since the mounting land potential can be applied to that electrode of the IC chip 15 (or the potential of the same electrode can be applied to the substrate of the semiconductor element via the mounting land),
Extra lands and wiring conductors can be eliminated. Since the length of the wire 13 is also shortened, contact between the wire 13 and the IC chip 15 is prevented, and at the same time, the structure that prevents the adhesive from flowing ensures that the wire is securely connected.
A reliable connection is achieved. Furthermore, the glass 16 is used as a dam for preventing the solder 14 from flowing, and the glass 16 is formed only on a part of the substrate 11 across a part of the bonding land, so that the glass 16 can be easily and It can be obtained at low cost, and due to limited formation, the conductor land 16 will not peel off due to the difference in thermal expansion between the glass 16 and the conductor land 12, and the difference in thermal expansion between the glass 16 and the ceramic substrate 11. Both types of cracks can be prevented from occurring in the substrate.
第１図ａ，ｂは従来の厚膜印刷基板の一例の平
面図とそのＡ−A′断面図、第２図ａ，ｂは本考
案の一実施例の平面図とそのＢ−B′断面図であ
る。
１，１１……セラミツク絶縁基板、２，１２…
…導体ランド、３，１３……金線、４，１４……
ソルダー、５，１５……ICペレツト、１６……
ガラス保護膜。
Figures 1a and b are a plan view of an example of a conventional thick-film printed circuit board and its A-A' cross-section, and Figures 2 a and b are a plan view and its B-B' cross-section of an embodiment of the present invention. It is a diagram. 1, 11... Ceramic insulating substrate, 2, 12...
...Conductor land, 3,13...Gold wire, 4,14...
Solder, 5, 15...IC pellet, 16...
Glass protective film.
Claims (1)
設けられ、前記マウント用ランドの一部からボン
デイング用ランドが前記セラミツク基板上に突出
して形成され、前記ボンデイング用ランドの一部
を横切つて前記セラミツク基板の一部にのみ延在
するガラス層が設けられ、前記マウント用ランド
に半導体素子が導電性接着材を介して接着され、
前記ガラス層をまたぐワイヤーにより前記半導体
素子の電極と前記ボンデイング用ランドとが接続
されていることを特徴とする混成集積回路。 A mounting land is provided on a part of the ceramic substrate, and a bonding land is formed so as to protrude from a part of the mounting land onto the ceramic substrate, and a bonding land is formed on the ceramic substrate by crossing a part of the bonding land. A glass layer extending only over a part of the mounting land is provided, and a semiconductor element is bonded to the mounting land via a conductive adhesive,
A hybrid integrated circuit characterized in that the electrode of the semiconductor element and the bonding land are connected by a wire that straddles the glass layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15274381U JPS5858374U (en) | 1981-10-14 | 1981-10-14 | printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15274381U JPS5858374U (en) | 1981-10-14 | 1981-10-14 | printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858374U JPS5858374U (en) | 1983-04-20 |
| JPH0225251Y2 true JPH0225251Y2 (en) | 1990-07-11 |
Family
ID=29945385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15274381U Granted JPS5858374U (en) | 1981-10-14 | 1981-10-14 | printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858374U (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548700B2 (en) * | 1973-01-30 | 1980-12-08 | ||
| JPS5077862A (en) * | 1973-11-14 | 1975-06-25 | ||
| JPS5520285U (en) * | 1978-07-26 | 1980-02-08 |
-
1981
- 1981-10-14 JP JP15274381U patent/JPS5858374U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5858374U (en) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012658B1 (en) | Semiconductor chip mounting method and substrate structure | |
| TW200532750A (en) | Circuit device and method for making same | |
| JP2770820B2 (en) | Semiconductor device mounting structure | |
| US5406119A (en) | Lead frame | |
| JPS60260192A (en) | Method of producing hybrid integrated circuit | |
| JPH11233531A (en) | Electronic component mounting structure and mounting method | |
| JPH0864635A (en) | Semiconductor device | |
| JP3529507B2 (en) | Semiconductor device | |
| JP2002324873A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04273464A (en) | Mounting of semiconductor chip | |
| JP2756791B2 (en) | Resin-sealed semiconductor device | |
| JP3331146B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP2541494B2 (en) | Semiconductor device | |
| JP2830221B2 (en) | Mounting structure of hybrid integrated circuit | |
| JP2743157B2 (en) | Resin-sealed semiconductor device | |
| JPH0837204A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS5930551Y2 (en) | Wiring board with lines for wiring repair | |
| JPH0236278Y2 (en) | ||
| JP2822446B2 (en) | Hybrid integrated circuit device | |
| JPS6334281Y2 (en) | ||
| JP2775262B2 (en) | Electronic component mounting board and electronic component mounting device | |
| JP2505359Y2 (en) | Semiconductor mounting board | |
| JP2784209B2 (en) | Semiconductor device | |
| JP2674394B2 (en) | Tape carrier package mounting device | |
| JP2542227B2 (en) | Hybrid IC board device |