JPH0225251Y2 - - Google Patents
Info
- Publication number
- JPH0225251Y2 JPH0225251Y2 JP1981152743U JP15274381U JPH0225251Y2 JP H0225251 Y2 JPH0225251 Y2 JP H0225251Y2 JP 1981152743 U JP1981152743 U JP 1981152743U JP 15274381 U JP15274381 U JP 15274381U JP H0225251 Y2 JPH0225251 Y2 JP H0225251Y2
- Authority
- JP
- Japan
- Prior art keywords
- land
- bonding
- mounting
- wire
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【考案の詳細な説明】
この考案は混成集積回路に関し、特に混成集積
回路で用いられるセラミツクの絶縁体の基板上に
ペレツト状の電子部品をマウント、ワイヤーボン
デイングする為の導体ランドを設けた厚膜印刷基
板に関する。
回路で用いられるセラミツクの絶縁体の基板上に
ペレツト状の電子部品をマウント、ワイヤーボン
デイングする為の導体ランドを設けた厚膜印刷基
板に関する。
従来の絶縁基板上に印刷して形成する厚膜印刷
基板を有する混成集積回路では、その厚膜印刷基
板にペレツト状の電子部品を搭載し電気的接続を
行う場合、通常は金、金シリコン等のハードソル
ダーを用いシリコンと共晶させてマウントする方
法や、銀ペーストを印刷後ペレツトをマウントし
温度をかけて固着させる方法がある。電気的接続
については、金線等を用いてワイヤーボンデイン
グする方法等がある。
基板を有する混成集積回路では、その厚膜印刷基
板にペレツト状の電子部品を搭載し電気的接続を
行う場合、通常は金、金シリコン等のハードソル
ダーを用いシリコンと共晶させてマウントする方
法や、銀ペーストを印刷後ペレツトをマウントし
温度をかけて固着させる方法がある。電気的接続
については、金線等を用いてワイヤーボンデイン
グする方法等がある。
第１図は、従来の厚膜印刷基板の導体ランドに
ペレツトをマウントしワイヤーボンデイングした
平面図及びＡ−A′間の断面図である。セラミツ
ク基板１の導体ランド２に例えばICペレツト５
がハードソルダー４によりマウントされ、金線３
によりワイヤーボンデイングされている。特に金
線３は導体ランド２とペレツト５上の電極とを接
続している。このように、マウントランドとボン
デイングランドとがとなりあつて形成されている
場合、ペレツトマウント用のソルダー又は銀ペー
スト４がボンデイングランド内に流れ込んでボン
デイングランドをせばめる要因となり、ボンデイ
ング作業が困難となつたり、ひいてはボンデイン
グ不着につながることにもなりかねないという欠
点があつた。
ペレツトをマウントしワイヤーボンデイングした
平面図及びＡ−A′間の断面図である。セラミツ
ク基板１の導体ランド２に例えばICペレツト５
がハードソルダー４によりマウントされ、金線３
によりワイヤーボンデイングされている。特に金
線３は導体ランド２とペレツト５上の電極とを接
続している。このように、マウントランドとボン
デイングランドとがとなりあつて形成されている
場合、ペレツトマウント用のソルダー又は銀ペー
スト４がボンデイングランド内に流れ込んでボン
デイングランドをせばめる要因となり、ボンデイ
ング作業が困難となつたり、ひいてはボンデイン
グ不着につながることにもなりかねないという欠
点があつた。
本考案の目的はマウントエリアとボンデイング
エリアが同じ導体ランドパターンを用いる場合ソ
ルダー等の流れ込みを防止出来るようにした印刷
基板を有する混成集積回路を提供することにあ
る。
エリアが同じ導体ランドパターンを用いる場合ソ
ルダー等の流れ込みを防止出来るようにした印刷
基板を有する混成集積回路を提供することにあ
る。
本考案による混成集積回路では、セラミツク基
板上の一部にマウント用ランドが設けられ、前記
マウント用ランドの一部からボンデイング用ラン
ドが前記セラミツク基板上に突出して形成され、
前記ボンデイング用ランドの一部を横切つて前記
セラミツク基板の一部にのみ延在するガラス層が
限定的に設けられ、前記マウント用ランドに半導
体素子が導電性接着材を介して接着され、前記ガ
ラス層をまたぐワイヤーにより前記半導体素子の
電極と前記ボンデイング用ランドとが接続されて
いることを特徴としている。
板上の一部にマウント用ランドが設けられ、前記
マウント用ランドの一部からボンデイング用ラン
ドが前記セラミツク基板上に突出して形成され、
前記ボンデイング用ランドの一部を横切つて前記
セラミツク基板の一部にのみ延在するガラス層が
限定的に設けられ、前記マウント用ランドに半導
体素子が導電性接着材を介して接着され、前記ガ
ラス層をまたぐワイヤーにより前記半導体素子の
電極と前記ボンデイング用ランドとが接続されて
いることを特徴としている。
以下、図面により本考案の実施例を詳述する。
第２図ａ，ｂは本考案の一実施例による混成集
積回路の要部平面図とそのＢ−B′における断面
図である。第２図ａ，ｂにおいて１１はセラミツ
クの絶縁基板で基板１１の上面にペレツトマウン
ト用及びワイヤーボンデイング用の導体ランド１
２が形成される。導体ランド１２のうちのペレツ
ト用ランドには例えばICチツプ１５がソルダー
１４でマウントされ、金線１３でワイヤーボンデ
イングされている。導体ランド１２のボンデイン
グ用ランドとICチツプ１５の一つの電極とは金
線１３で互いに接続されている。このためにおき
る上述した欠点を防止するため、ペレツトマウン
ト用ランドから突出したボンデイング用ランドの
一部を横切つて基板の一部にのみ延在するガラス
層１６が限定的に設けられている。このような厚
膜印刷基板を有する混成集積回路において、ペレ
ツト１５を所定の場所にマウントした時に、ソル
ダー１４のボンデイングエリアへの流れ込みを、
その両ランド間にある保護ガラス層１６が防止す
る役割りを果し、ボンデイング不良率を低減出来
る。しかも、マウント用ランドに接着されるIC
チツプ１５の電極をそのマウント用ランドに連続
して形成したボンデイング用ランドにワイヤ１３
で接続しているので、ICチツプ１５のその電極
にマウント用ランドの電位を与えることができ
（あるいは、同電極の電位をマウント用ランドを
介して半導体素子の基板に与えることができ）、
余分なランドや配線導体を不要とすることができ
る。ワイヤ１３の長さも短かくなるので、ワイヤ
１３とICチツプ１５との接触が防止され、同時
に接着材の流れ防止構成により、ワイヤの確実、
信頼性のある接続が実現される。さらにまた、ガ
ラス１６をソルダー１４の流れ防止用ダムに用
い、かつガラス１６をボンデイング用ランドの一
部分を横切つて基板１１の一部にのみ限定的に形
成しており、ガラス１６は容易にかつ安価に入手
でき、また、限定形成によつてガラス１６と導体
ランド１２との熱膨張の差にもとづく導体ランド
１６の剥れ、およびガラス１６とセラミツク基板
１１との熱膨張の差にもとずく基板への亀裂発生
を両方とも防止することができる。
積回路の要部平面図とそのＢ−B′における断面
図である。第２図ａ，ｂにおいて１１はセラミツ
クの絶縁基板で基板１１の上面にペレツトマウン
ト用及びワイヤーボンデイング用の導体ランド１
２が形成される。導体ランド１２のうちのペレツ
ト用ランドには例えばICチツプ１５がソルダー
１４でマウントされ、金線１３でワイヤーボンデ
イングされている。導体ランド１２のボンデイン
グ用ランドとICチツプ１５の一つの電極とは金
線１３で互いに接続されている。このためにおき
る上述した欠点を防止するため、ペレツトマウン
ト用ランドから突出したボンデイング用ランドの
一部を横切つて基板の一部にのみ延在するガラス
層１６が限定的に設けられている。このような厚
膜印刷基板を有する混成集積回路において、ペレ
ツト１５を所定の場所にマウントした時に、ソル
ダー１４のボンデイングエリアへの流れ込みを、
その両ランド間にある保護ガラス層１６が防止す
る役割りを果し、ボンデイング不良率を低減出来
る。しかも、マウント用ランドに接着されるIC
チツプ１５の電極をそのマウント用ランドに連続
して形成したボンデイング用ランドにワイヤ１３
で接続しているので、ICチツプ１５のその電極
にマウント用ランドの電位を与えることができ
（あるいは、同電極の電位をマウント用ランドを
介して半導体素子の基板に与えることができ）、
余分なランドや配線導体を不要とすることができ
る。ワイヤ１３の長さも短かくなるので、ワイヤ
１３とICチツプ１５との接触が防止され、同時
に接着材の流れ防止構成により、ワイヤの確実、
信頼性のある接続が実現される。さらにまた、ガ
ラス１６をソルダー１４の流れ防止用ダムに用
い、かつガラス１６をボンデイング用ランドの一
部分を横切つて基板１１の一部にのみ限定的に形
成しており、ガラス１６は容易にかつ安価に入手
でき、また、限定形成によつてガラス１６と導体
ランド１２との熱膨張の差にもとづく導体ランド
１６の剥れ、およびガラス１６とセラミツク基板
１１との熱膨張の差にもとずく基板への亀裂発生
を両方とも防止することができる。
第１図ａ，ｂは従来の厚膜印刷基板の一例の平
面図とそのＡ−A′断面図、第２図ａ，ｂは本考
案の一実施例の平面図とそのＢ−B′断面図であ
る。 １，１１……セラミツク絶縁基板、２，１２…
…導体ランド、３，１３……金線、４，１４……
ソルダー、５，１５……ICペレツト、１６……
ガラス保護膜。
面図とそのＡ−A′断面図、第２図ａ，ｂは本考
案の一実施例の平面図とそのＢ−B′断面図であ
る。 １，１１……セラミツク絶縁基板、２，１２…
…導体ランド、３，１３……金線、４，１４……
ソルダー、５，１５……ICペレツト、１６……
ガラス保護膜。
Claims (1)
- セラミツク基板上の一部にマウント用ランドが
設けられ、前記マウント用ランドの一部からボン
デイング用ランドが前記セラミツク基板上に突出
して形成され、前記ボンデイング用ランドの一部
を横切つて前記セラミツク基板の一部にのみ延在
するガラス層が設けられ、前記マウント用ランド
に半導体素子が導電性接着材を介して接着され、
前記ガラス層をまたぐワイヤーにより前記半導体
素子の電極と前記ボンデイング用ランドとが接続
されていることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15274381U JPS5858374U (ja) | 1981-10-14 | 1981-10-14 | 印刷基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15274381U JPS5858374U (ja) | 1981-10-14 | 1981-10-14 | 印刷基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858374U JPS5858374U (ja) | 1983-04-20 |
| JPH0225251Y2 true JPH0225251Y2 (ja) | 1990-07-11 |
Family
ID=29945385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15274381U Granted JPS5858374U (ja) | 1981-10-14 | 1981-10-14 | 印刷基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858374U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548700B2 (ja) * | 1973-01-30 | 1980-12-08 | ||
| JPS5077862A (ja) * | 1973-11-14 | 1975-06-25 | ||
| JPS5520285U (ja) * | 1978-07-26 | 1980-02-08 |
-
1981
- 1981-10-14 JP JP15274381U patent/JPS5858374U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5858374U (ja) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200532750A (en) | Circuit device and method for making same | |
| JP2770820B2 (ja) | 半導体装置の実装構造 | |
| US5406119A (en) | Lead frame | |
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH0225251Y2 (ja) | ||
| JP3529507B2 (ja) | 半導体装置 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH04273464A (ja) | 半導体チップのマウント方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5930551Y2 (ja) | 配線補修用ラインを持った配線板 | |
| JPH0236278Y2 (ja) | ||
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPS6334281Y2 (ja) | ||
| JP2775262B2 (ja) | 電子部品搭載用基板及び電子部品搭載装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 |