JPH0225309B2 - - Google Patents
Info
- Publication number
- JPH0225309B2 JPH0225309B2 JP61252148A JP25214886A JPH0225309B2 JP H0225309 B2 JPH0225309 B2 JP H0225309B2 JP 61252148 A JP61252148 A JP 61252148A JP 25214886 A JP25214886 A JP 25214886A JP H0225309 B2 JPH0225309 B2 JP H0225309B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- control voltage
- vco
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 16
- 230000008929 regeneration Effects 0.000 claims 2
- 238000011069 regeneration method Methods 0.000 claims 2
- 238000011084 recovery Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は復調器及びVCOと制御電圧発生部と
から成るクロツク再生回路を備えたデジタル無線
系の復調回路において非許容状態の捕捉引込状態
を阻止するようにしたQAM信号からの搬送波再
生用捕捉引込回路に関する。
から成るクロツク再生回路を備えたデジタル無線
系の復調回路において非許容状態の捕捉引込状態
を阻止するようにしたQAM信号からの搬送波再
生用捕捉引込回路に関する。
従来の技術
送信側、受信側装置を有する斯種無線系の一般
的構成は論文“140−Mbit／ｓ−Modem fu¨r
Digital−Richtfunksysteme mit 16QAM”H.
Barth及びJ.A.Nossek著述、（telcom report6
（1983）第５巻、第271−276頁）に記載されてい
る。その場合、復調に必要な直交搬送波は
140MHZ発振器と90゜分岐とにより発生され、そ
の際、発振器信号の位相が、クロツク制御される
制御ループを用いて追従制御される。
的構成は論文“140−Mbit／ｓ−Modem fu¨r
Digital−Richtfunksysteme mit 16QAM”H.
Barth及びJ.A.Nossek著述、（telcom report6
（1983）第５巻、第271−276頁）に記載されてい
る。その場合、復調に必要な直交搬送波は
140MHZ発振器と90゜分岐とにより発生され、そ
の際、発振器信号の位相が、クロツク制御される
制御ループを用いて追従制御される。
直交振幅変調（QAM）（された）信号用の復
調回路では搬送波信号とQAM信号との位相状態
の同期がとられることが必要である。QAM信号
の中断（遮断）の後入力信号の搬送周波とVCO
周波との差（周波数偏移）が存在し得る。その原
因は変調器にて発生された搬送周波の許容偏差、
指向性無線チヤネル上の変換エラー、VCOの許
容偏差又は制御電圧発生部のオフセツトであり、
その際、それらのエラー等は通常の周囲温度変動
及び給電電圧変動の影響を受け得る。
調回路では搬送波信号とQAM信号との位相状態
の同期がとられることが必要である。QAM信号
の中断（遮断）の後入力信号の搬送周波とVCO
周波との差（周波数偏移）が存在し得る。その原
因は変調器にて発生された搬送周波の許容偏差、
指向性無線チヤネル上の変換エラー、VCOの許
容偏差又は制御電圧発生部のオフセツトであり、
その際、それらのエラー等は通常の周囲温度変動
及び給電電圧変動の影響を受け得る。
上述の周波数偏移と、制御ループの、当該周波
数偏移に比してわずかな、帯域幅とのため（十分
にジツタのない搬送波信号の再生のための必要性
から）屡々、VCOの掃引を行なわせる捕捉引込
（同期）回路が設けられなければならない。
数偏移に比してわずかな、帯域幅とのため（十分
にジツタのない搬送波信号の再生のための必要性
から）屡々、VCOの掃引を行なわせる捕捉引込
（同期）回路が設けられなければならない。
QAM信号の回復後、所定の周波数偏移の際、
非許容の捕捉引込状態が生じることが起こり得
る。
非許容の捕捉引込状態が生じることが起こり得
る。
発明の目的
本発明の目的、課題とするところはそのような
非許容の捕捉引込状態を阻止又は除去する捕捉引
込回路を提供することにある。
非許容の捕捉引込状態を阻止又は除去する捕捉引
込回路を提供することにある。
発明の構成
上記の課題の解決のため本発明によれば復調回
路に入力レベル監視回路と、出力側に接続され
た、ビツトエラーレートの監視回とが設けられて
おり、前記監視回路はロジツク回路に接続されて
おり、該ロジツク回路を介してエラー限界値以下
に入力レベルの低下の際第１のスイツチが制御さ
れ、該スイツチの制御により制御電圧発生部から
零に対して対称的な制御電圧が発生されるように
構成されており、さらに前記ロジツク回路を介し
て、ビツトエラー監視回路により第２スイツチの
導通接続が行なわれてそれにより、同期状態の不
発生のためビツトエラーレートが過度に大である
間、掃引発振器の掃引電圧がVCOへ達するよう
に構成されており、更に前記ロジツク回路を介し
て掃引発振器はその出力電圧の値に依存してやは
り第１スイツチを制御し該制御により制御電圧発
生部から零に対称的な掃引電圧が送出されるよう
に構成されているのである。本発明の実施例は請
求の範囲２，３に記載されている。
路に入力レベル監視回路と、出力側に接続され
た、ビツトエラーレートの監視回とが設けられて
おり、前記監視回路はロジツク回路に接続されて
おり、該ロジツク回路を介してエラー限界値以下
に入力レベルの低下の際第１のスイツチが制御さ
れ、該スイツチの制御により制御電圧発生部から
零に対して対称的な制御電圧が発生されるように
構成されており、さらに前記ロジツク回路を介し
て、ビツトエラー監視回路により第２スイツチの
導通接続が行なわれてそれにより、同期状態の不
発生のためビツトエラーレートが過度に大である
間、掃引発振器の掃引電圧がVCOへ達するよう
に構成されており、更に前記ロジツク回路を介し
て掃引発振器はその出力電圧の値に依存してやは
り第１スイツチを制御し該制御により制御電圧発
生部から零に対称的な掃引電圧が送出されるよう
に構成されているのである。本発明の実施例は請
求の範囲２，３に記載されている。
実施例
次に図示の実施例を用いて本発明を詳述する。
第１図には伝送路中に設けられた復調器Ｄ、及
びVCOと制御電圧発生部TRとから成る搬送波再
生回路を有する復調回路が示されている。復調器
Ｄの前に入力レベル監視部Ｐが接続され出力側に
はビツトエラーレートの監視回路Ｆ（アイ開口、
コードエラー等の監視）が接続されている。入力
レベル監視部Ｐ及びビツトエラー監視回路Ｆはロ
ジツク回路Ｌに接続されており、このロジツク回
路は２つの電子スイツチＳ１，Ｓ２を介して制御
電圧発生（装置部TRと接続されている。さら
に、掃引発振器Ｗが設けられており、この発振器
はロジツク回路Ｌにも電子スイツチＳ２にも接続
されている。
びVCOと制御電圧発生部TRとから成る搬送波再
生回路を有する復調回路が示されている。復調器
Ｄの前に入力レベル監視部Ｐが接続され出力側に
はビツトエラーレートの監視回路Ｆ（アイ開口、
コードエラー等の監視）が接続されている。入力
レベル監視部Ｐ及びビツトエラー監視回路Ｆはロ
ジツク回路Ｌに接続されており、このロジツク回
路は２つの電子スイツチＳ１，Ｓ２を介して制御
電圧発生（装置部TRと接続されている。さら
に、掃引発振器Ｗが設けられており、この発振器
はロジツク回路Ｌにも電子スイツチＳ２にも接続
されている。
次に第２図をも用いて、捕捉（同期）引込回路
の動作を説明する。第２図の回路構成例では
VCO入力側における電圧と時間との関係が示し
てある。そこにはオフセツト（周波数偏移）の存
在する際の掃引電圧の経過（数値のときの
UW〓）及びオフセツトが存在していない場合にお
けるそれ（数値ＩのときのUWI）が示してある。
は同期が行なわれ得る制御電圧の値であり得
る。△ｔ２はオフセツト零の際制御ループが遮断
状態におかれている時間領域である。この時間領
域においてVCO入力側における電圧が、夫々掃
引電圧経過UWIに追従する。その場合UWIから
UW〓への移行の際の電圧経過と、値との交点は
同期点Ｔを形成する。
の動作を説明する。第２図の回路構成例では
VCO入力側における電圧と時間との関係が示し
てある。そこにはオフセツト（周波数偏移）の存
在する際の掃引電圧の経過（数値のときの
UW〓）及びオフセツトが存在していない場合にお
けるそれ（数値ＩのときのUWI）が示してある。
は同期が行なわれ得る制御電圧の値であり得
る。△ｔ２はオフセツト零の際制御ループが遮断
状態におかれている時間領域である。この時間領
域においてVCO入力側における電圧が、夫々掃
引電圧経過UWIに追従する。その場合UWIから
UW〓への移行の際の電圧経過と、値との交点は
同期点Ｔを形成する。
捕捉引込回路は次のように動作する、すなわち
エラー限界値以下に入力レベルが低下するとロジ
ツク回路ＬがスイツチＳ１を制御しその際制御電
圧発生（装置）部TRからは零に対して対称的な
掃引電圧又は選択的に制御電圧零が送出されるよ
うに上記スイツチ制御はなされる。その結果入力
レベルの回復の際周波数偏移ができるだけ小さく
なる。ビツトエラー監視回路Ｆはロジツク回路Ｌ
を介してスイツチＳ２の導通接続を行なわせ、そ
の結果、ビツトエラーレートが過度である間、換
言すれば同期がとられていない間、掃引発振器Ｗ
の掃引電圧がVCO入力側まで達する。誤つた捕
捉引込状態が生じる場合、監視回路はさらにアラ
ーム状態におかれ、掃引電圧は導通状態に保たれ
る。誤捕捉引込状態の解消のため、掃引電圧の最
小値、最大値の度ごとに、ロジツク回路によつて
スイツチＳ１は次のように制御される、即ち制御
ループが遮断されVCO制御電圧のオフセツトが
取除かれるように制御される。但し掃引電圧は作
用状態におかれる。上記過程は適正な同期化の行
なわれる迄周期的に繰返される。
エラー限界値以下に入力レベルが低下するとロジ
ツク回路ＬがスイツチＳ１を制御しその際制御電
圧発生（装置）部TRからは零に対して対称的な
掃引電圧又は選択的に制御電圧零が送出されるよ
うに上記スイツチ制御はなされる。その結果入力
レベルの回復の際周波数偏移ができるだけ小さく
なる。ビツトエラー監視回路Ｆはロジツク回路Ｌ
を介してスイツチＳ２の導通接続を行なわせ、そ
の結果、ビツトエラーレートが過度である間、換
言すれば同期がとられていない間、掃引発振器Ｗ
の掃引電圧がVCO入力側まで達する。誤つた捕
捉引込状態が生じる場合、監視回路はさらにアラ
ーム状態におかれ、掃引電圧は導通状態に保たれ
る。誤捕捉引込状態の解消のため、掃引電圧の最
小値、最大値の度ごとに、ロジツク回路によつて
スイツチＳ１は次のように制御される、即ち制御
ループが遮断されVCO制御電圧のオフセツトが
取除かれるように制御される。但し掃引電圧は作
用状態におかれる。上記過程は適正な同期化の行
なわれる迄周期的に繰返される。
要するに本発明の回路では再生された搬送波
（キヤリヤ）信号をQAM信号と同期化させ得る
ため用いられる掃引電圧によつて、それの最大
値、最小値の際（搬送波信号発生部に対する）
VCOのオフセツトずれ及び制御ループの遮断が
行なわれる（適正な捕捉状態が生じていない間）。
更にQAM信号欠除の際VCOの周波数偏移が可及
的小に保たれる。当該回路は同期化動作試行の回
数に対するカウンタを備えることもできる。上記
カウンタによつて、そのたびの新たな同期化動作
試行を、変更した回路調整状態、例えば変更した
VCO−オフセツトを以て開始することが可能に
なる。
（キヤリヤ）信号をQAM信号と同期化させ得る
ため用いられる掃引電圧によつて、それの最大
値、最小値の際（搬送波信号発生部に対する）
VCOのオフセツトずれ及び制御ループの遮断が
行なわれる（適正な捕捉状態が生じていない間）。
更にQAM信号欠除の際VCOの周波数偏移が可及
的小に保たれる。当該回路は同期化動作試行の回
数に対するカウンタを備えることもできる。上記
カウンタによつて、そのたびの新たな同期化動作
試行を、変更した回路調整状態、例えば変更した
VCO−オフセツトを以て開始することが可能に
なる。
発明の効果
本発明によれば従来技術における、非許容の捕
捉引込状態を阻止又は除去する捕捉引込回路を実
現できるという効果が奏される。
捉引込状態を阻止又は除去する捕捉引込回路を実
現できるという効果が奏される。
第１図は本発明の実施例のブロツク接続図、第
２図はVCO入力側における電圧と時間との関係
を示す波形図である。 Ｄ…復調器、Ｆ…ビツトエラーレート監視回
路、Ｌ…ロジツク回路、Ｐ…入力レベル監視回
路。
２図はVCO入力側における電圧と時間との関係
を示す波形図である。 Ｄ…復調器、Ｆ…ビツトエラーレート監視回
路、Ｌ…ロジツク回路、Ｐ…入力レベル監視回
路。
Claims (1)
- 【特許請求の範囲】 １ 復調器及びVCOと制御電圧発生部とから成
るクロツク再生回路を備えたデジタル無線系の復
調回路において非許容状態の捕捉引込状態を阻止
するようにしたQAM信号からの搬送波再生用捕
捉引込回路において復調回路に入力レベル監視回
路と、出力側に接続された、ビツトエラーレート
の監視回路とが設けられており、前記監視回路は
ロジツク回路に接続されており、該ロジツク回路
を介して、エラー限界値以下に入力レベルの低下
の際第１のスイツチが制御され、該スイツチの制
御により制御電圧発生部から零に対して対称的な
制御電圧が発生されるように構成されており、さ
らに前記ロジツク回路を介して、ビツトエラー監
視回路により第２スイツチの導通接続が行なわれ
てそれにより、同期化状態の不発生のためビツト
エラーレートが過度に大である間、掃引発振器の
掃引電圧がVCOへ達するように構成されており、
更に前記ロジツク回路を介して掃引発振器はその
出力電圧の値に依存してやはり第１スイツチを制
御し該制御により制御電圧発生部から零に対称的
な掃引電圧が送出されるように構成されているこ
とを特徴とするQAM信号からの搬送波再生用捕
捉引込回路。 ２ エラー限界値以下に入力レベルが低下すると
VCO制御電圧が零に制御される特許請求の範囲
第１項記載の回路。 ３ 同期化動作試行の回数を求めるためのカウン
タが設けられている特許請求の範囲第１項又は第
２項記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3538032.2 | 1985-10-25 | ||
| DE3538032 | 1985-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102648A JPS62102648A (ja) | 1987-05-13 |
| JPH0225309B2 true JPH0225309B2 (ja) | 1990-06-01 |
Family
ID=6284471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61252148A Granted JPS62102648A (ja) | 1985-10-25 | 1986-10-24 | Ｑａｍ信号からの搬送波再生用捕捉引込回路 |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP0219863B1 (ja) |
| JP (1) | JPS62102648A (ja) |
| AR (1) | AR241213A1 (ja) |
| AT (1) | ATE71481T1 (ja) |
| AU (1) | AU569199B2 (ja) |
| BR (1) | BR8605201A (ja) |
| DE (1) | DE3683346D1 (ja) |
| FI (1) | FI85927C (ja) |
| MX (1) | MX161448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721444U (ja) * | 1993-09-29 | 1995-04-18 | 株式会社芋谷工業 | 自動車の座席シ−ト用テ−ブル付き収納ケ−ス |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810879B2 (ja) * | 1986-02-20 | 1996-01-31 | 富士通株式会社 | 復調装置 |
| EP0257625B1 (de) * | 1986-08-28 | 1991-12-27 | Siemens Aktiengesellschaft | Fangschaltung für die Trägerrückgewinnung aus einem QAM-Signal |
| JPH0626353B2 (ja) * | 1987-05-19 | 1994-04-06 | 日本電気株式会社 | 復調装置 |
| DE3880961T2 (de) * | 1987-11-06 | 1993-09-09 | Victor Company Of Japan | Kassette fuer druckeranordnung. |
| JPH04105974A (ja) * | 1990-08-24 | 1992-04-07 | Sony Corp | 記録装置 |
| DE4216156C1 (ja) * | 1992-05-15 | 1993-08-19 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
| GB2303278B (en) * | 1995-07-11 | 2000-04-26 | Remo Giovanni Andrea Marzolini | Improvements to demodulation systems |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU538047B2 (en) * | 1980-08-29 | 1984-07-26 | Plessey Overseas Ltd. | Zero-crossing threshold comparator |
| JPS58221548A (ja) * | 1982-06-18 | 1983-12-23 | Fujitsu Ltd | 位相同期回路 |
-
1986
- 1986-10-08 AR AR86305516A patent/AR241213A1/es active
- 1986-10-22 EP EP86114682A patent/EP0219863B1/de not_active Expired - Lifetime
- 1986-10-22 AT AT86114682T patent/ATE71481T1/de active
- 1986-10-22 MX MX4109A patent/MX161448A/es unknown
- 1986-10-22 DE DE8686114682T patent/DE3683346D1/de not_active Expired - Lifetime
- 1986-10-24 JP JP61252148A patent/JPS62102648A/ja active Granted
- 1986-10-24 FI FI864317A patent/FI85927C/fi not_active IP Right Cessation
- 1986-10-24 AU AU64365/86A patent/AU569199B2/en not_active Ceased
- 1986-10-24 BR BR8605201A patent/BR8605201A/pt not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721444U (ja) * | 1993-09-29 | 1995-04-18 | 株式会社芋谷工業 | 自動車の座席シ−ト用テ−ブル付き収納ケ−ス |
Also Published As
| Publication number | Publication date |
|---|---|
| FI85927B (fi) | 1992-02-28 |
| ATE71481T1 (de) | 1992-01-15 |
| EP0219863A2 (de) | 1987-04-29 |
| EP0219863A3 (en) | 1989-03-01 |
| EP0219863B1 (de) | 1992-01-08 |
| MX161448A (es) | 1990-09-27 |
| AU569199B2 (en) | 1988-01-21 |
| AU6436586A (en) | 1987-05-28 |
| BR8605201A (pt) | 1987-07-28 |
| FI864317A0 (fi) | 1986-10-24 |
| FI864317A7 (fi) | 1987-04-26 |
| DE3683346D1 (de) | 1992-02-20 |
| AR241213A1 (es) | 1992-01-31 |
| FI85927C (fi) | 1992-06-10 |
| JPS62102648A (ja) | 1987-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gardner | Hangup in phase-lock loops | |
| CA1113545A (en) | Simulcast transmission system having phase-locked remote transmitters | |
| US4301537A (en) | Means and method for maintaining synchronization of a spread spectrum or other receiver clock | |
| EP0315970B1 (en) | Channel switching system | |
| US4281412A (en) | Method of and apparatus for transmitting and recovering offset QPSK modulated data | |
| JPH0642663B2 (ja) | ディジタル通信方式の中間中継局 | |
| AU6896191A (en) | Method and apparatus for clock recovery in digital communication systems | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| US4135166A (en) | Master timing generator | |
| CA1157112A (en) | Quadriphase differential demodulator | |
| US4330854A (en) | Apparatus for generating an exchange pulse train for use in a telecommunications system | |
| JPS62102648A (ja) | Ｑａｍ信号からの搬送波再生用捕捉引込回路 | |
| US5809096A (en) | Digital transmission system comprising decision means for changing the synchronization mode | |
| JP3518743B2 (ja) | 多値ディジタル復調システム | |
| US6081550A (en) | Method of testing clock paths and network elements for carrying out the method | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| AU588479B2 (en) | A capture circuit for restoring the carrier from a qam-signal | |
| JPH0447837A (ja) | 自動周波数制御方式 | |
| JP2788795B2 (ja) | 搬送波再生回路 | |
| JP3458893B2 (ja) | 回線切り替え器及び回線切り替え方法 | |
| JPH01314447A (ja) | ヒットレス切替制御回路 | |
| JPH0728252B2 (ja) | 冗長切替装置 | |
| KR100343929B1 (ko) | 기준 클럭 감시 장치 | |
| JP2001077873A (ja) | 復調装置 |