JPH0810879B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPH0810879B2 JPH0810879B2 JP61033965A JP3396586A JPH0810879B2 JP H0810879 B2 JPH0810879 B2 JP H0810879B2 JP 61033965 A JP61033965 A JP 61033965A JP 3396586 A JP3396586 A JP 3396586A JP H0810879 B2 JPH0810879 B2 JP H0810879B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- signal
- sweep
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔概要〕 位相変調された受信信号を復調する為の搬送波を、受
信信号に位相同期引き込みを行わせる掃引を行い、位相
同期状態となった時には、受信信号周波数の変動に追尾
させて復調する復調装置に於いて、復調信号の誤り訂正
回路等に於ける誤り検出機能を利用し、その誤り検出機
能によって得られる余り訂正頻度，誤り訂正同期状態，
位相不確定除去情報等の情報を基に、再生搬送波の掃引
開始又は掃引停止を判断して制御し、最適位相への引き
込みを迅速化し、安定な復調を行わせる。
信信号に位相同期引き込みを行わせる掃引を行い、位相
同期状態となった時には、受信信号周波数の変動に追尾
させて復調する復調装置に於いて、復調信号の誤り訂正
回路等に於ける誤り検出機能を利用し、その誤り検出機
能によって得られる余り訂正頻度，誤り訂正同期状態，
位相不確定除去情報等の情報を基に、再生搬送波の掃引
開始又は掃引停止を判断して制御し、最適位相への引き
込みを迅速化し、安定な復調を行わせる。
本発明は、位相変調された受信信号を安定に復調する
復調装置に関する。
復調装置に関する。
衛星通信に於いては、伝送能率の点からPSK（位相シ
トキーイング）変調方式が比較的多く採用されている。
この変調方式による変調信号を復調する場合に、搬送波
を再生して位相検波することになり、変調相数をｎとす
ると、360度の位相範囲内でｎ個の安定点を有する位相
検波特性となる。従って、最適位相へ再生搬送波を引き
込むように制御する必要があり、信号対雑音比が悪い回
線状態でも安定に最適位相へ引き込むことがてきる構成
が要望されている。
トキーイング）変調方式が比較的多く採用されている。
この変調方式による変調信号を復調する場合に、搬送波
を再生して位相検波することになり、変調相数をｎとす
ると、360度の位相範囲内でｎ個の安定点を有する位相
検波特性となる。従って、最適位相へ再生搬送波を引き
込むように制御する必要があり、信号対雑音比が悪い回
線状態でも安定に最適位相へ引き込むことがてきる構成
が要望されている。
PSK変調方式やQAM（直交振幅変調）方式に於いては、
搬送波を再生して受信信号を位相検波するもので、受信
信号の位相に同期化した搬送波を再生する為に、受信信
号を逓倍して分周する逓倍分周方式、復調信号により受
信信号を変調する逆変調方式、ベースバンド帯で位相誤
差を算出するコスタスループ方式等があり、コスタスル
ープ方式が比較的多く採用されている。
搬送波を再生して受信信号を位相検波するもので、受信
信号の位相に同期化した搬送波を再生する為に、受信信
号を逓倍して分周する逓倍分周方式、復調信号により受
信信号を変調する逆変調方式、ベースバンド帯で位相誤
差を算出するコスタスループ方式等があり、コスタスル
ープ方式が比較的多く採用されている。
これらの各方式に於いても、変調相数をｎとすると、
ｎ個の引き込み位相の安定点があるから、最適位相へ引
き込む為の制御が必要となる。又一旦最適位相へ引き込
んでも、信号対雑音比が劣化している場合は、雑音成分
によって引き込み安定点の遷移が生じる。これは、サイ
クルスキップと称されるものであり、このサイクルスキ
ップが発生すると、符号誤り特性が著しく劣化すること
になる。このサイクルスキップを抑制する為に、搬送波
を再生する為の位相同期回路の帯域幅を狭くする必要が
ある。
ｎ個の引き込み位相の安定点があるから、最適位相へ引
き込む為の制御が必要となる。又一旦最適位相へ引き込
んでも、信号対雑音比が劣化している場合は、雑音成分
によって引き込み安定点の遷移が生じる。これは、サイ
クルスキップと称されるものであり、このサイクルスキ
ップが発生すると、符号誤り特性が著しく劣化すること
になる。このサイクルスキップを抑制する為に、搬送波
を再生する為の位相同期回路の帯域幅を狭くする必要が
ある。
又衛星通信に於いては、送受信装置或いは衛生トラン
スポンダの局部発振器の周波数変動等により、受信装置
の復調回路入力周波数が大幅に変動することがある。こ
のような入力周波数の変動に追尾して位相同期状態を維
持する為には、搬送波を再生する為の位相同期回路の帯
域幅を広くする必要がある。
スポンダの局部発振器の周波数変動等により、受信装置
の復調回路入力周波数が大幅に変動することがある。こ
のような入力周波数の変動に追尾して位相同期状態を維
持する為には、搬送波を再生する為の位相同期回路の帯
域幅を広くする必要がある。
このように、搬送波再生用の位相同期回路に於いて
は、相反する要求に対して、AFC（自動周波数制御）回
路を併用した構成、或いはスイープトラック型の位相同
期回路が用いられていた。
は、相反する要求に対して、AFC（自動周波数制御）回
路を併用した構成、或いはスイープトラック型の位相同
期回路が用いられていた。
第７図は従来例のAFC回路を併用した構成のブロック
図であり、周波数変換器71と、電圧制御発振器72と、ル
ープフィルタ73と、周波数弁別器74とにより、AFC回路
が構成され、受信信号の周波数が変動しても、復調装置
75に入力される周波数を一定に維持するものである。こ
のAFC回路に於ける周波数弁別器74は、広帯域特性を有
するものであるから、PSK変調信号に線スペクトラムが
含まれていなくても、平均周波数を弁別出力することが
可能となり、受信信号の周波数変動を抑圧して、復調装
置75に入力させることができる。
図であり、周波数変換器71と、電圧制御発振器72と、ル
ープフィルタ73と、周波数弁別器74とにより、AFC回路
が構成され、受信信号の周波数が変動しても、復調装置
75に入力される周波数を一定に維持するものである。こ
のAFC回路に於ける周波数弁別器74は、広帯域特性を有
するものであるから、PSK変調信号に線スペクトラムが
含まれていなくても、平均周波数を弁別出力することが
可能となり、受信信号の周波数変動を抑圧して、復調装
置75に入力させることができる。
又受信信号中のパイロット信号を抽出し、このパイロ
ット信号を用いて電圧制御発振器72を制御することによ
り、復調装置75への入力周波数を安定化する構成も知ら
れている。
ット信号を用いて電圧制御発振器72を制御することによ
り、復調装置75への入力周波数を安定化する構成も知ら
れている。
又復調装置75に直接的に受信信号を入力する場合に、
位相誤差信号が閾値以上の時に、位相同期外れと判断
し、位相同期引き込みの為に、搬送波再生用の位相同期
回路の電圧制御発振器の制御電圧として掃引信号を加
え、再生搬送波周波数を掃引して等価的に引き込み範囲
を拡大し、位相同期状態では、掃引を停止させるスイー
プトラック型の位相同期回路も知られている。
位相誤差信号が閾値以上の時に、位相同期外れと判断
し、位相同期引き込みの為に、搬送波再生用の位相同期
回路の電圧制御発振器の制御電圧として掃引信号を加
え、再生搬送波周波数を掃引して等価的に引き込み範囲
を拡大し、位相同期状態では、掃引を停止させるスイー
プトラック型の位相同期回路も知られている。
AFC回路をを併用した従来例に於いては、衛星通信の
ように、信号対雑音比が悪い回線の場合、受信信号の周
波数変動に充分に追尾することが困難となる欠点があ
り、且つ回路規模が大きくなる欠点がある。
ように、信号対雑音比が悪い回線の場合、受信信号の周
波数変動に充分に追尾することが困難となる欠点があ
り、且つ回路規模が大きくなる欠点がある。
又スイープトラック型の位相同期回路を用いた従来例
の復調装置に於いては、再生搬送波を最適位相に同期化
させた状態で、入力信号に大きい雑音成分が含まれてい
ると、位相同期外れと判断されて掃引が開始される場合
がある。このように位相同期状態で掃引が開始される
と、符号誤り特性がむしろ劣化する。即ち、従来例の位
相同期回路に於いては、掃引の開始と停止とを的確に判
断できないことにより、前述のような問題が生じる欠点
があった。
の復調装置に於いては、再生搬送波を最適位相に同期化
させた状態で、入力信号に大きい雑音成分が含まれてい
ると、位相同期外れと判断されて掃引が開始される場合
がある。このように位相同期状態で掃引が開始される
と、符号誤り特性がむしろ劣化する。即ち、従来例の位
相同期回路に於いては、掃引の開始と停止とを的確に判
断できないことにより、前述のような問題が生じる欠点
があった。
又最近の衛星通信に於いては、強力な誤り訂正技術を
導入して、受信信号の信号対雑音比が0dB以下でも正常
に動作することが要求されている。この誤り訂正技術
は、今後更に進歩することが期待されているので、復調
装置としては、更に、低信号対雑音比でも安定に動作す
ることが要求されることになる。
導入して、受信信号の信号対雑音比が0dB以下でも正常
に動作することが要求されている。この誤り訂正技術
は、今後更に進歩することが期待されているので、復調
装置としては、更に、低信号対雑音比でも安定に動作す
ることが要求されることになる。
本発明は、スイープトラック型の位相同期回路を用い
た復調装置に於いて、掃引の開始と停止とを効果的に判
断して、安定な復調動作を可能とすることを目的とす
る。
た復調装置に於いて、掃引の開始と停止とを効果的に判
断して、安定な復調動作を可能とすることを目的とす
る。
本発明の復調装置は、第１図を参照して説明すると、
PSK変調方式又はQAM変調方式に於ける受信信号を再生搬
送波によって復調する復調回路１と、この復調回路１か
らの位相誤差信号に応じて出力の再生搬送波の位相を制
御する電圧制御発振器２と、掃引信号を発生して電圧抑
制発振器２に印加し、この電圧制御発振器２の発振周波
数を掃引する掃引信号発生回路３と、復調回路１からの
復調信号を、シンドロームが形成され、誤りビット訂正
を示すシンドロームの誤り訂正回数，又はビタビ復号器
を用いた時の畳み込み符号の状態遷移のパスメトリック
の正規化の回数，又は位相不確定除去回路に於いて受信
信号が正しい位相で復調されないことを判定した回数の
少なくとも何れか一つを一定時間計数した誤り検出情報
を出力する符号誤り検出機能を有する処理回路４と、こ
の処理回路４からの誤り検出情報が所定値を超えた時に
掃引信号発生回路３の掃引動作を開始させ、誤り検出情
報が所定値以下の時に掃引信号発生回路３の掃引動作を
停止させる掃引追尾制御部５とを備え、復調回路１から
の位相誤差信号を掃引信号発生回路３からの掃引信号と
を加算器６を介して電圧制御発振器２の制御電圧とす
る。
PSK変調方式又はQAM変調方式に於ける受信信号を再生搬
送波によって復調する復調回路１と、この復調回路１か
らの位相誤差信号に応じて出力の再生搬送波の位相を制
御する電圧制御発振器２と、掃引信号を発生して電圧抑
制発振器２に印加し、この電圧制御発振器２の発振周波
数を掃引する掃引信号発生回路３と、復調回路１からの
復調信号を、シンドロームが形成され、誤りビット訂正
を示すシンドロームの誤り訂正回数，又はビタビ復号器
を用いた時の畳み込み符号の状態遷移のパスメトリック
の正規化の回数，又は位相不確定除去回路に於いて受信
信号が正しい位相で復調されないことを判定した回数の
少なくとも何れか一つを一定時間計数した誤り検出情報
を出力する符号誤り検出機能を有する処理回路４と、こ
の処理回路４からの誤り検出情報が所定値を超えた時に
掃引信号発生回路３の掃引動作を開始させ、誤り検出情
報が所定値以下の時に掃引信号発生回路３の掃引動作を
停止させる掃引追尾制御部５とを備え、復調回路１から
の位相誤差信号を掃引信号発生回路３からの掃引信号と
を加算器６を介して電圧制御発振器２の制御電圧とす
る。
処理回路４の符号誤り検出機能による誤り検出情報を
基に、掃引追尾制御部５に於いて掃引開始又は掃引停止
を判断して掃引信号発生回路３を制御するものであり、
誤り検出情報としては、誤りビット訂正を示すシンドロ
ームの誤り訂正回数，又はビタビ復号器を用いた時の畳
み込み符号の状態遷移のパスメトリックの正規化の回
数，又は位相不確定除去回路に於いて受信信号が正しい
位相で復調されないことを判定した回数の少なくとも何
れか一つを一定時間計数したものを使用することができ
る。即ち、再生搬送波が最適位相に同期引き込みされて
いる場合は、信号対雑音比が悪い場合でも、復調信号の
符号誤りが少なくなるものであり、従って、誤り検出情
報を用いて掃引の開始，停止を判断することにより、安
定な復調が可能となる。
基に、掃引追尾制御部５に於いて掃引開始又は掃引停止
を判断して掃引信号発生回路３を制御するものであり、
誤り検出情報としては、誤りビット訂正を示すシンドロ
ームの誤り訂正回数，又はビタビ復号器を用いた時の畳
み込み符号の状態遷移のパスメトリックの正規化の回
数，又は位相不確定除去回路に於いて受信信号が正しい
位相で復調されないことを判定した回数の少なくとも何
れか一つを一定時間計数したものを使用することができ
る。即ち、再生搬送波が最適位相に同期引き込みされて
いる場合は、信号対雑音比が悪い場合でも、復調信号の
符号誤りが少なくなるものであり、従って、誤り検出情
報を用いて掃引の開始，停止を判断することにより、安
定な復調が可能となる。
第２図は本発明の一実施例のブロック図であり、４相
位相変調信号を復調する場合について示す。同図に於い
て、11,12は位相検波器、13は電圧制御発振器、14は90
度移相器、15はベースバンド処理回路、16はループフィ
ルタ、17は加算器、18,19は識別器、20は誤り訂正回
路、21は掃引追尾回路、22は掃引信号発生回路であり、
位相検波器11,12と、90度移相器14と、ベースバンド処
理回路15と、ループフィルタ16と、識別器18,19は、第
１図の復調回路１に相当し、電圧制御発振器13は第１図
の電圧制御発振器２に相当し、掃引信号発生回路22は第
１図の掃引信号発生回路３に相当し、掃引追尾制御回路
21は第１図の掃引追尾制御部５に相当し、誤り訂正回路
20は第１図の処理回路４に相当する。
位相変調信号を復調する場合について示す。同図に於い
て、11,12は位相検波器、13は電圧制御発振器、14は90
度移相器、15はベースバンド処理回路、16はループフィ
ルタ、17は加算器、18,19は識別器、20は誤り訂正回
路、21は掃引追尾回路、22は掃引信号発生回路であり、
位相検波器11,12と、90度移相器14と、ベースバンド処
理回路15と、ループフィルタ16と、識別器18,19は、第
１図の復調回路１に相当し、電圧制御発振器13は第１図
の電圧制御発振器２に相当し、掃引信号発生回路22は第
１図の掃引信号発生回路３に相当し、掃引追尾制御回路
21は第１図の掃引追尾制御部５に相当し、誤り訂正回路
20は第１図の処理回路４に相当する。
位相検波器11,12は、電圧制御発振器13からの再生搬
送波が直接及び90度移相器14を介して加えられ、受信信
号を90度の位相差の搬送波によって位相検波して復調す
る。復調信号は、ベースバンド処理回路15に加えられ、
位相誤差信号はループフィルタ16から加算器17を介して
電圧制御発振器13の制御電圧となり、入力信号の周波数
変動に追尾して再生搬送波の位相が制御される。
送波が直接及び90度移相器14を介して加えられ、受信信
号を90度の位相差の搬送波によって位相検波して復調す
る。復調信号は、ベースバンド処理回路15に加えられ、
位相誤差信号はループフィルタ16から加算器17を介して
電圧制御発振器13の制御電圧となり、入力信号の周波数
変動に追尾して再生搬送波の位相が制御される。
第８図はベースバンド処理回路の要部説明図であり、
第２図と同一符号は同一部分を示し、81は加算回路、82
は減算回路、83,84,85は乗算回路であり、４相位相復調
装置用のコスタスループ方式の搬送波再生回路を示す。
又復調信号の変調位相をθ、電圧制御発振器13の再生搬
送波の位相誤差をφとし、位相検波器11,12の出力信号
A,Bを、Ａ＝cos（θ−φ）,B＝sin（θ−φ）とする
と、加算回路81の出力信号Ｃは、Ｃ＝Ａ＋Ｂ、減算回路
82の出力信号Ｄは、Ｄ＝Ａ−Ｂとなる。又乗算回路84の
出力信号Ｆは、1/2の係数を無視すると、Ｆ＝Ａ・Ｂ≒s
in2（θ−φ）、乗算回路83の出力信号Ｅは、Ｅ＝Ｃ・
Ｄ≒cos2（θ−φ）となる。又乗算回路85の出力信号Ｇ
は、Ｇ＝Ｅ・Ｆ≒sin（−４φ）となる。即ち、変調位
相θの成分を含まず、位相誤差φの成分のみを含む信号
を得ることができ、これをループフィルタ16を介して電
圧制御発振器13の制御電圧とし、位相誤差φが零となる
ように制御することができる。
第２図と同一符号は同一部分を示し、81は加算回路、82
は減算回路、83,84,85は乗算回路であり、４相位相復調
装置用のコスタスループ方式の搬送波再生回路を示す。
又復調信号の変調位相をθ、電圧制御発振器13の再生搬
送波の位相誤差をφとし、位相検波器11,12の出力信号
A,Bを、Ａ＝cos（θ−φ）,B＝sin（θ−φ）とする
と、加算回路81の出力信号Ｃは、Ｃ＝Ａ＋Ｂ、減算回路
82の出力信号Ｄは、Ｄ＝Ａ−Ｂとなる。又乗算回路84の
出力信号Ｆは、1/2の係数を無視すると、Ｆ＝Ａ・Ｂ≒s
in2（θ−φ）、乗算回路83の出力信号Ｅは、Ｅ＝Ｃ・
Ｄ≒cos2（θ−φ）となる。又乗算回路85の出力信号Ｇ
は、Ｇ＝Ｅ・Ｆ≒sin（−４φ）となる。即ち、変調位
相θの成分を含まず、位相誤差φの成分のみを含む信号
を得ることができ、これをループフィルタ16を介して電
圧制御発振器13の制御電圧とし、位相誤差φが零となる
ように制御することができる。
第９図は位相誤差成分の説明図であり、前述の乗算回
路85の出力信号Ｇの変化を示し、４相位相変調信号であ
るから、Ｇ＝０の４個のπ/4,3π/4,5π/4,7π/4の位置
が安定点となる。この時、例えば、最適位相をπ/4とす
ると、大きな雑音が入力されて例えば３π/4の安定点に
引き込み位相が移動することがある。これが前述のサイ
クルスキップであり、再生搬送波位相が90度変化するか
ら、位相検波器11,12による復調出力信号の極性が変化
し、符号誤りが増加する。
路85の出力信号Ｇの変化を示し、４相位相変調信号であ
るから、Ｇ＝０の４個のπ/4,3π/4,5π/4,7π/4の位置
が安定点となる。この時、例えば、最適位相をπ/4とす
ると、大きな雑音が入力されて例えば３π/4の安定点に
引き込み位相が移動することがある。これが前述のサイ
クルスキップであり、再生搬送波位相が90度変化するか
ら、位相検波器11,12による復調出力信号の極性が変化
し、符号誤りが増加する。
又復調信号は、識別器18,19（第２図参照）に於いて
識別タイミングでレベル識別され、誤り訂正回路20に加
えられる。誤り訂正回路20は、ブロック符号，畳み込み
符号等の受信信号の符号化形式に対応して符号誤り訂正
を行う構成を有し、符号誤りを訂正するものであるか
ら、符号誤り検出機能を有することになる。例えば、ブ
ロック符号を用いた場合には、誤り訂正用の冗長ビット
が付加されているから、これを用いて誤り訂正を行うこ
とになり、復調信号からシンドロームが形成されて誤り
ビットが訂正され、この誤り訂正頻度を一定時間毎に計
数して誤り訂正頻度情報を形成することができる。
識別タイミングでレベル識別され、誤り訂正回路20に加
えられる。誤り訂正回路20は、ブロック符号，畳み込み
符号等の受信信号の符号化形式に対応して符号誤り訂正
を行う構成を有し、符号誤りを訂正するものであるか
ら、符号誤り検出機能を有することになる。例えば、ブ
ロック符号を用いた場合には、誤り訂正用の冗長ビット
が付加されているから、これを用いて誤り訂正を行うこ
とになり、復調信号からシンドロームが形成されて誤り
ビットが訂正され、この誤り訂正頻度を一定時間毎に計
数して誤り訂正頻度情報を形成することができる。
ブロック符号は、情報ビットをｋビット毎に分割し、
（ｎ−ｋ）ビットの冗長ビットを付加して１ブロックｎ
ビットとして送信する符号であり、ハミング符号，サイ
クリック符号,BCH符号，ゴーレイ符号，ファイヤ符号，
リード・ソロモン符号等が知られている。
（ｎ−ｋ）ビットの冗長ビットを付加して１ブロックｎ
ビットとして送信する符号であり、ハミング符号，サイ
クリック符号,BCH符号，ゴーレイ符号，ファイヤ符号，
リード・ソロモン符号等が知られている。
例えば、符号器への入力を、ｋビットからなる行ベク
トルＸとすると、出力符号Ｙは、単位行列Ik及び行列P
k,n-kからなる生成行列Ｇとの積 Ｙ＝Ｘ〔Ik，Pk,n-k〕＝XG で表される。受信側では、出力符号Ｙに誤りが加わった
受信信号列Ｚを受信することになり、行列Ｇからパリテ
ィチェック行列Ｈを生成し、シンドロームベクトルＳを Ｓ＝ZH として求める。
トルＸとすると、出力符号Ｙは、単位行列Ik及び行列P
k,n-kからなる生成行列Ｇとの積 Ｙ＝Ｘ〔Ik，Pk,n-k〕＝XG で表される。受信側では、出力符号Ｙに誤りが加わった
受信信号列Ｚを受信することになり、行列Ｇからパリテ
ィチェック行列Ｈを生成し、シンドロームベクトルＳを Ｓ＝ZH として求める。
受信側の誤りベクトルＥは、モジュロ２（mod2）の加
算を（＋）で表すと、 Ｅ＝Ｙ（＋）Ｚ となる。即ち、誤りベクトルＥは、送信符号と受信符号
との不一致ビットを示し、その誤りビット位置を“1"で
示すものとなる。従って、前述のシンドロームベクトル
Ｓは、 Ｓ＝（Ｙ（＋）Ｅ）Ｈ＝YH（＋）EH と表すことができる。又行列Y,Hの積は常に零であるこ
とが判るから、シンドロームベクトルＳは、 Ｓ＝EH で表される。従って、誤りベクトルＥは、 Ｅ＝SH-1 により得られるから、誤りビット位置を特定して誤り訂
正を行うことができる。即ち、シンドロームを形成する
ことにより、誤り訂正が可能となり、その誤り訂正頻度
を一定時間計数し、誤り頻度情報を形成することができ
る。
算を（＋）で表すと、 Ｅ＝Ｙ（＋）Ｚ となる。即ち、誤りベクトルＥは、送信符号と受信符号
との不一致ビットを示し、その誤りビット位置を“1"で
示すものとなる。従って、前述のシンドロームベクトル
Ｓは、 Ｓ＝（Ｙ（＋）Ｅ）Ｈ＝YH（＋）EH と表すことができる。又行列Y,Hの積は常に零であるこ
とが判るから、シンドロームベクトルＳは、 Ｓ＝EH で表される。従って、誤りベクトルＥは、 Ｅ＝SH-1 により得られるから、誤りビット位置を特定して誤り訂
正を行うことができる。即ち、シンドロームを形成する
ことにより、誤り訂正が可能となり、その誤り訂正頻度
を一定時間計数し、誤り頻度情報を形成することができ
る。
この誤り訂正頻度情報が異常に大きい値を示す場合
は、復調装置として非同期状態であると判定することが
できる。このような判定を掃引追尾制御回路21が行っ
て、掃引信号発生回路22を起動し、掃引信号を加算器17
を介して電圧制御発振器13に加えることにより、再生搬
送波の周波数を掃引して、再同期引き込みを行わせるこ
とになる。又誤り訂正頻度情報が小さい値を示す場合
は、復調装置として同期状態であると判定することがで
きるから、掃引追尾制御回路21は、掃引信号発生回路22
の動作を停止させる。それによって、加算器17の出力信
号は、ループフィルタ16を介した位相誤差信号のみとな
り、受信信号の周波数の変動に追尾して電圧制御発振器
13が制御される。
は、復調装置として非同期状態であると判定することが
できる。このような判定を掃引追尾制御回路21が行っ
て、掃引信号発生回路22を起動し、掃引信号を加算器17
を介して電圧制御発振器13に加えることにより、再生搬
送波の周波数を掃引して、再同期引き込みを行わせるこ
とになる。又誤り訂正頻度情報が小さい値を示す場合
は、復調装置として同期状態であると判定することがで
きるから、掃引追尾制御回路21は、掃引信号発生回路22
の動作を停止させる。それによって、加算器17の出力信
号は、ループフィルタ16を介した位相誤差信号のみとな
り、受信信号の周波数の変動に追尾して電圧制御発振器
13が制御される。
又畳み込み符号を用いた場合は、誤り訂正回路20とし
て、ビタビ（Viterbi）復号器やシーケンシャル復号器
が用いることができる。ビタビ復号器を用いた場合、符
号誤り率が大きいと、パスメトリックの増加率が大きく
なり、演算回路のオーバーフローを防止する為に、パス
メトリックの正規化を行うことになる。そこで、この正
規化信号を一定時間毎に計数することにより、誤り検出
情報を形成することができる。
て、ビタビ（Viterbi）復号器やシーケンシャル復号器
が用いることができる。ビタビ復号器を用いた場合、符
号誤り率が大きいと、パスメトリックの増加率が大きく
なり、演算回路のオーバーフローを防止する為に、パス
メトリックの正規化を行うことになる。そこで、この正
規化信号を一定時間毎に計数することにより、誤り検出
情報を形成することができる。
第10図は畳み符号の符号器の説明図であり、符号化率
Ｒ＝1/2、拘束長Ｋ＝３の場合を示し、３ビットのシフ
トレジスタ92の各段の出力を加えるmod2の加算器93と、
初段と終段との出力を加えるmod2の加算器94とを備え、
入力端子91からの入力シンボルは、シフトレジスタ92に
より順次シフトされ、１シンボル入力毎に、加算器93,9
4からそれぞれ出力され、選択器95により交互に加算器9
3,94が選択されて、出力端子96から畳み込み符号化され
て出力される。例えば、入力端子91に“1001"が入力さ
れると、出力端子96から“11101111"が出力される。
Ｒ＝1/2、拘束長Ｋ＝３の場合を示し、３ビットのシフ
トレジスタ92の各段の出力を加えるmod2の加算器93と、
初段と終段との出力を加えるmod2の加算器94とを備え、
入力端子91からの入力シンボルは、シフトレジスタ92に
より順次シフトされ、１シンボル入力毎に、加算器93,9
4からそれぞれ出力され、選択器95により交互に加算器9
3,94が選択されて、出力端子96から畳み込み符号化され
て出力される。例えば、入力端子91に“1001"が入力さ
れると、出力端子96から“11101111"が出力される。
第11図はビタビ復号器の要部説明図であり、100は分
配器、101a〜101nはACS（Ａdd−Ｃompare−Ｓelect）回
路であり、加算器（ADD）102,103と、比較器（CMP）104
と、セレクタ（SEL）105とを含むものである。又106は
正規化用加算器（ADD）、107はメトリックメモリ（ME
M）、108はパスメモリ（図示せず）にパス選択情報を転
送する信号線、109はパスメトリック値をパスメモリ
（図示せず）及び他のACS回路へ転送する為の出力線で
ある。
配器、101a〜101nはACS（Ａdd−Ｃompare−Ｓelect）回
路であり、加算器（ADD）102,103と、比較器（CMP）104
と、セレクタ（SEL）105とを含むものである。又106は
正規化用加算器（ADD）、107はメトリックメモリ（ME
M）、108はパスメモリ（図示せず）にパス選択情報を転
送する信号線、109はパスメトリック値をパスメモリ
（図示せず）及び他のACS回路へ転送する為の出力線で
ある。
このACS回路101a〜101nは、畳み込み符号の拘束長を
Ｋとすると、2K-1個設けるものである。前述の場合、Ｋ
＝３であるから、ACS回路は４個設けることになる。又1
10は最大メトリック選択回路、111は正規化判定回路で
ある。
Ｋとすると、2K-1個設けるものである。前述の場合、Ｋ
＝３であるから、ACS回路は４個設けることになる。又1
10は最大メトリック選択回路、111は正規化判定回路で
ある。
分配器100は、識別器18,19（第２図参照）による軟判
定出力信号を基にブランチメトリックを算出してACS回
路に分配し、加算器102,103に於いて他のACS回路からの
パスメトリック値と加算され、比較器104により何れが
小さいかを比較し、小さい方をセレクタ105から出力す
るように制御して、その時の選択情報を信号線108を介
してパスメモリ（図示せず）へ転送する。
定出力信号を基にブランチメトリックを算出してACS回
路に分配し、加算器102,103に於いて他のACS回路からの
パスメトリック値と加算され、比較器104により何れが
小さいかを比較し、小さい方をセレクタ105から出力す
るように制御して、その時の選択情報を信号線108を介
してパスメモリ（図示せず）へ転送する。
セレクタ105の出力のパスメトリック値は、正規化用
加算器106に加えられ、修正値（補数）と加算されて正
規化され、メトリックメモリ107に加えられる。このメ
トリックメモリ107から出力線109を介してパスメトリッ
ク値が出力される。又最大メトリック選択回路110は、
各ACS回路のセレクタからのパスメトリック値の最大の
パスメトリック値を正規化判定回路111に加えて、ACS回
路から選択出力されるパスメトリック値の中の最大値を
選択し、この最大値が演算に於けるオーバーフローに近
い値となると、正規化判定回路111は、正規化信号を発
生し、各ACS回路の正規化用加算器106に修正値（補数）
を加えることにより、パスメトリック値の正規化を行
う。
加算器106に加えられ、修正値（補数）と加算されて正
規化され、メトリックメモリ107に加えられる。このメ
トリックメモリ107から出力線109を介してパスメトリッ
ク値が出力される。又最大メトリック選択回路110は、
各ACS回路のセレクタからのパスメトリック値の最大の
パスメトリック値を正規化判定回路111に加えて、ACS回
路から選択出力されるパスメトリック値の中の最大値を
選択し、この最大値が演算に於けるオーバーフローに近
い値となると、正規化判定回路111は、正規化信号を発
生し、各ACS回路の正規化用加算器106に修正値（補数）
を加えることにより、パスメトリック値の正規化を行
う。
このビタビ復号器に於ける各復号ステップで選択され
た最適パスが連続しているか否かに着目して、符号ブロ
ックの区切りが送信側と受信側とで一致しているか否か
を示す同期情報を得ることができる。例えば、同期状態
で且つ伝送路雑音がない場合、実際の送信符号系列に対
応するパスが復号過程に於ける最適パスとして必ず選択
されるが、非同期状態の場合、或いは伝送路雑音が多い
場合には、各復号ステップで連続していない全く独立な
パスが最適パスとして選択される確率が高くなる。従っ
て、連続する二つの復号ステップの各々に於ける最適パ
スがトレリス上で連続しているか否かを観測することに
より同期情報を得ることができる。
た最適パスが連続しているか否かに着目して、符号ブロ
ックの区切りが送信側と受信側とで一致しているか否か
を示す同期情報を得ることができる。例えば、同期状態
で且つ伝送路雑音がない場合、実際の送信符号系列に対
応するパスが復号過程に於ける最適パスとして必ず選択
されるが、非同期状態の場合、或いは伝送路雑音が多い
場合には、各復号ステップで連続していない全く独立な
パスが最適パスとして選択される確率が高くなる。従っ
て、連続する二つの復号ステップの各々に於ける最適パ
スがトレリス上で連続しているか否かを観測することに
より同期情報を得ることができる。
又符号誤り率が大きい場合、前述のパスメトリック値
の増加率が大きくなる。そして、パスメトリック値が増
加してACS回路に於ける演算ビット数を超える値となる
と、復号処理ができないことになる。そこで、パスメト
リック値を或る値に低減する為の正規化処理を行うこと
になる。この正規化処理を必要とするか否かを前述の正
規化判定回路111に於いて判定するものであり、符号誤
り率が大きい場合には、正規化処理を行う回数が多くな
る。従って、この正規化判定回路111からの正規か信号
を計数することにより、誤り検出情報を形成することが
できる。
の増加率が大きくなる。そして、パスメトリック値が増
加してACS回路に於ける演算ビット数を超える値となる
と、復号処理ができないことになる。そこで、パスメト
リック値を或る値に低減する為の正規化処理を行うこと
になる。この正規化処理を必要とするか否かを前述の正
規化判定回路111に於いて判定するものであり、符号誤
り率が大きい場合には、正規化処理を行う回数が多くな
る。従って、この正規化判定回路111からの正規か信号
を計数することにより、誤り検出情報を形成することが
できる。
又４相位相変調信号を復調する場合の再生搬送波は、
第９図に示すように、４個の安定点を有することにな
り、最適位相以外の安定点に位相同期引き込みを行った
時は、復調信号の反転や入れ換えを行う必要が生じる。
その為に位相不確定除去回路が設けられている。この位
相不確定除去回路を制御する位相不確定除去情報を、後
述のように、カウンタによりカウントすることによっ
て、誤り検出情報とすることができるから、この誤り検
出情報を掃引追尾制御回路21に加えて、掃引信号発生回
路22を制御する構成とすることもできる。
第９図に示すように、４個の安定点を有することにな
り、最適位相以外の安定点に位相同期引き込みを行った
時は、復調信号の反転や入れ換えを行う必要が生じる。
その為に位相不確定除去回路が設けられている。この位
相不確定除去回路を制御する位相不確定除去情報を、後
述のように、カウンタによりカウントすることによっ
て、誤り検出情報とすることができるから、この誤り検
出情報を掃引追尾制御回路21に加えて、掃引信号発生回
路22を制御する構成とすることもできる。
又位相不確定除去情報は、前述の誤り訂正頻度情報や
ビタビ復号器に於ける正規化信号の計数情報等から形成
するものの外に、第３図の（ａ）に示すように、メッセ
ージ開始信号SOM（Start of Message）と、データDATA
とからなる受信信号のフォーマットに於けるメッセージ
開始信号SOMを利用することができる。このメッセージ
開始信号SOMは、送信側のデータ中に一定周期で固定パ
ターンのデータを挿入したものである。受信側では、位
相不確定によって起こるこの既知パターンの反転，入れ
替わりに対して総ての参照パターンを準備し、これらの
何れのパターンと一致するかによって復調位相を判別
し、位相不確定の除去を行うことができる。第３図の
（ｂ）は、受信側でメッセージ開始信号SOMが一致し、
フレーム同期が確立している状態のタイミングを示した
ものである。このように、メッセージ開始信号SOMを利
用して同期，非同期の判別ができるから、これを掃引追
尾の制御信号として利用することができる。
ビタビ復号器に於ける正規化信号の計数情報等から形成
するものの外に、第３図の（ａ）に示すように、メッセ
ージ開始信号SOM（Start of Message）と、データDATA
とからなる受信信号のフォーマットに於けるメッセージ
開始信号SOMを利用することができる。このメッセージ
開始信号SOMは、送信側のデータ中に一定周期で固定パ
ターンのデータを挿入したものである。受信側では、位
相不確定によって起こるこの既知パターンの反転，入れ
替わりに対して総ての参照パターンを準備し、これらの
何れのパターンと一致するかによって復調位相を判別
し、位相不確定の除去を行うことができる。第３図の
（ｂ）は、受信側でメッセージ開始信号SOMが一致し、
フレーム同期が確立している状態のタイミングを示した
ものである。このように、メッセージ開始信号SOMを利
用して同期，非同期の判別ができるから、これを掃引追
尾の制御信号として利用することができる。
又誤り訂正回路20を、復調信号の誤り検出回路とし
て、誤り検出情報によって掃引の開始，停止の判定を、
掃引追尾制御回路21に於いて行わせることもできる。こ
のように、復調信号の誤りビット訂正を示すシンドロー
ムを一定時間毎に計数した誤り訂正頻度情報等の誤り検
出情報，又はビタビ復号器に於けるメトリック値の正規
化信号を一定時間毎に計数した誤り検出情報，又は位相
不確定除去情報から得られる誤り検出情報が、掃引追尾
制御回路21に加えられて、その誤り検出情報が所定値を
超える状態の時は、復調装置として非同期状態であると
判定し、掃引信号発生回路22の動作を開始させ、又誤り
検出情報が所定値以下の時は、復調装置として位相同期
引き込み状態と判定し、掃引信号発生回路22の動作を停
止させる。
て、誤り検出情報によって掃引の開始，停止の判定を、
掃引追尾制御回路21に於いて行わせることもできる。こ
のように、復調信号の誤りビット訂正を示すシンドロー
ムを一定時間毎に計数した誤り訂正頻度情報等の誤り検
出情報，又はビタビ復号器に於けるメトリック値の正規
化信号を一定時間毎に計数した誤り検出情報，又は位相
不確定除去情報から得られる誤り検出情報が、掃引追尾
制御回路21に加えられて、その誤り検出情報が所定値を
超える状態の時は、復調装置として非同期状態であると
判定し、掃引信号発生回路22の動作を開始させ、又誤り
検出情報が所定値以下の時は、復調装置として位相同期
引き込み状態と判定し、掃引信号発生回路22の動作を停
止させる。
第４図は本発明の他の実施例のブロック図であり、畳
み込み符号による符号化が行われた受信信号を復調し、
その復調信号の誤り訂正を行って復号するビタビ復号器
を、第１図の処理回路４として用いた場合を示す。同図
に於いて、31は復調回路、32は電圧制御発振器、33はル
ープフィルタ、34は加算器、35は掃引信号発生回路、36
は位相切替回路、37はビタビ復号器、38は位相不確定除
去回路、39は状態変化検出回路、40は前方保護カウン
タ、41は後方保護カウンタ、42はフリップフロップであ
り、第１図の掃引追尾制御部５を、状態変化検出回路39
と前方保護カウンタ40と後方保護カウンタ41とフリップ
フロップ42とにより構成した場合を示す。
み込み符号による符号化が行われた受信信号を復調し、
その復調信号の誤り訂正を行って復号するビタビ復号器
を、第１図の処理回路４として用いた場合を示す。同図
に於いて、31は復調回路、32は電圧制御発振器、33はル
ープフィルタ、34は加算器、35は掃引信号発生回路、36
は位相切替回路、37はビタビ復号器、38は位相不確定除
去回路、39は状態変化検出回路、40は前方保護カウン
タ、41は後方保護カウンタ、42はフリップフロップであ
り、第１図の掃引追尾制御部５を、状態変化検出回路39
と前方保護カウンタ40と後方保護カウンタ41とフリップ
フロップ42とにより構成した場合を示す。
電圧制御発振器32からの再生搬送波によって受信信号
は復調回路31により復調され、I,Qチャネルの復調デー
タが得られる。この時、前述のコスタスループ方式等に
よる位相誤差信号Ｅは、ループフィルタ33から加算器34
を介して電圧制御発振器32の制御電圧として加えられ、
受信信号の周波数変動に追尾して電圧制御発振器32から
の再生搬送波の周波数が制御される。
は復調回路31により復調され、I,Qチャネルの復調デー
タが得られる。この時、前述のコスタスループ方式等に
よる位相誤差信号Ｅは、ループフィルタ33から加算器34
を介して電圧制御発振器32の制御電圧として加えられ、
受信信号の周波数変動に追尾して電圧制御発振器32から
の再生搬送波の周波数が制御される。
４相位相変調信号を復調する場合、再生搬送波の安定
点は、第９図に示すように、90度毎に４個存在するか
ら、送信側のI,Qチャネルのデータを受信復調した時
に、再生搬送波位相に応じて、（I,Q），（Q,
），（,I），（，）の４通りの復調データ
のうちの一つが得られる。なお、，は、I,Qチャネ
ルのデータが反転されていることを示す。
点は、第９図に示すように、90度毎に４個存在するか
ら、送信側のI,Qチャネルのデータを受信復調した時
に、再生搬送波位相に応じて、（I,Q），（Q,
），（,I），（，）の４通りの復調データ
のうちの一つが得られる。なお、，は、I,Qチャネ
ルのデータが反転されていることを示す。
一般には、の（I,Q）の復調データが得られる再生
搬送波の位相を最適位相とするものであり、再生搬送波
の引き込み位相が最適位相と異なる場合は、〜の何
れかの復調データとなり、例えば、の場合、送信側の
Ｉチャネルのデータが受信側ではＱチャネルのデータと
して、且つ“1"が“0"に、“0"が“1"に反転出力され、
又送信側のＱチャネルのデータが受信側ではＩチャネル
のデータとして出力される。従って、I,Qチャネルのデ
ータが入れ換えられていると共に、“1",“0"の反転に
より誤り率が増大する。位相不確定除去回路38は、この
ような誤り率増大等によって最適位相に引き込まれてい
るか否かを判定して、位相切替回路36を制御し、I,Qチ
ャネルの入れ換えや、データの反転を行い、ビタビ復号
器37には常に最適位相で復調したの状態の復調データ
を入力される。
搬送波の位相を最適位相とするものであり、再生搬送波
の引き込み位相が最適位相と異なる場合は、〜の何
れかの復調データとなり、例えば、の場合、送信側の
Ｉチャネルのデータが受信側ではＱチャネルのデータと
して、且つ“1"が“0"に、“0"が“1"に反転出力され、
又送信側のＱチャネルのデータが受信側ではＩチャネル
のデータとして出力される。従って、I,Qチャネルのデ
ータが入れ換えられていると共に、“1",“0"の反転に
より誤り率が増大する。位相不確定除去回路38は、この
ような誤り率増大等によって最適位相に引き込まれてい
るか否かを判定して、位相切替回路36を制御し、I,Qチ
ャネルの入れ換えや、データの反転を行い、ビタビ復号
器37には常に最適位相で復調したの状態の復調データ
を入力される。
この位相切替回路36は、再生搬送波の位相遷移（サイ
クルスキップ）が生じた時に切替制御され、又復調回路
31が非同期状態の時に、復調信号が雑音的となることに
より、切替えが頻繁に行われることになる。従って、状
態変化検出回路39は、位相切替回路36を切替制御する制
御信号の変化を検出し、その検出信号を前方保護カウン
タ40と後方保護カウンタ41とによりカウントさせる。
クルスキップ）が生じた時に切替制御され、又復調回路
31が非同期状態の時に、復調信号が雑音的となることに
より、切替えが頻繁に行われることになる。従って、状
態変化検出回路39は、位相切替回路36を切替制御する制
御信号の変化を検出し、その検出信号を前方保護カウン
タ40と後方保護カウンタ41とによりカウントさせる。
前方保護カウンタ40は、一定時間内のカウント内容が
所定値以下となると、フリップフロップ42のリセット端
子Ｒにリセット信号を加えてリセットさせ、又後方保護
カウンタ41は、一定時間内のカウント内容が所定値を超
えると、フリップフロップ42のセット端子Ｓにセット信
号を加えてセットさせる。フリップフロップ42がセット
されると、そのＱ端子出力信号が掃引信号発生回路35の
起動信号となる。この場合の前方保護カウンタ40からリ
セット信号を出力するカウント値と、後方保護カウンタ
41からセット信号を出力するカウント値とは、所望の前
方保護と後方保護とが得られるように選定するものであ
る。
所定値以下となると、フリップフロップ42のリセット端
子Ｒにリセット信号を加えてリセットさせ、又後方保護
カウンタ41は、一定時間内のカウント内容が所定値を超
えると、フリップフロップ42のセット端子Ｓにセット信
号を加えてセットさせる。フリップフロップ42がセット
されると、そのＱ端子出力信号が掃引信号発生回路35の
起動信号となる。この場合の前方保護カウンタ40からリ
セット信号を出力するカウント値と、後方保護カウンタ
41からセット信号を出力するカウント値とは、所望の前
方保護と後方保護とが得られるように選定するものであ
る。
位相切替回路36を一定時間内に頻繁に切替制御を行う
場合は、復調回路31が非同期状態であり、前方保護カウ
ンタ40と後方保護カウンタ41とのカウント値が大きくな
り、後方保護カウンタ41のカウント値が所定値を超える
ことになり、従って、セット信号が出力されてフリップ
フロップ42のセット端子Ｓに加えられ、フリップフロッ
プ42はセットされるから、掃引信号発生回路35は起動さ
れて掃引信号を発生する。この掃引信号は加算器34を介
して電圧制御発振器32の制御電圧となるから、再生搬送
波の周波数掃引が行われる。
場合は、復調回路31が非同期状態であり、前方保護カウ
ンタ40と後方保護カウンタ41とのカウント値が大きくな
り、後方保護カウンタ41のカウント値が所定値を超える
ことになり、従って、セット信号が出力されてフリップ
フロップ42のセット端子Ｓに加えられ、フリップフロッ
プ42はセットされるから、掃引信号発生回路35は起動さ
れて掃引信号を発生する。この掃引信号は加算器34を介
して電圧制御発振器32の制御電圧となるから、再生搬送
波の周波数掃引が行われる。
又復調回路31が同期状態となると、位相切替回路36を
一定時間内に切替制御する回数は零又は非常に少なくな
るから、前方保護カウンタ40と後方保護カウンタ41との
カウント値は小さくなり、前方保護カウンタ40のカウン
ト値が所定値以下となる。それによって、リセット信号
が出力されてフリップフロップ42のリセット端子Ｒに加
えられ、フリップフロップ42はリセットされるから、掃
引信号発生回路35の動作が停止され、電圧制御発振器32
は、受信信号の周波数変動に追尾するように制御され
る。
一定時間内に切替制御する回数は零又は非常に少なくな
るから、前方保護カウンタ40と後方保護カウンタ41との
カウント値は小さくなり、前方保護カウンタ40のカウン
ト値が所定値以下となる。それによって、リセット信号
が出力されてフリップフロップ42のリセット端子Ｒに加
えられ、フリップフロップ42はリセットされるから、掃
引信号発生回路35の動作が停止され、電圧制御発振器32
は、受信信号の周波数変動に追尾するように制御され
る。
第５図は位相不確定除去回路のブロック図であり、3
6,37は第４図に於ける位相切替回路及びビタビ復号器に
相当し、45は位相切替回路、46はビタビ復号器、47,49,
50はカウンタ、48はデコーダ、51〜54はレジスタ、55〜
58はアンド回路、59は遅延回路、60は比較切替制御回路
である。
6,37は第４図に於ける位相切替回路及びビタビ復号器に
相当し、45は位相切替回路、46はビタビ復号器、47,49,
50はカウンタ、48はデコーダ、51〜54はレジスタ、55〜
58はアンド回路、59は遅延回路、60は比較切替制御回路
である。
I,Qチャネルの復調データは、位相切替回路36を介し
て符号誤り訂正用のビタビ復号器37に入力され、又位相
切替回路45を介して位相不確定除去用のビタビ復号器46
に入力される。又カウンタ47は、４相位相変調信号の場
合に４進カウンタを用いるものであり、カウント内容に
従ってI,Qチャネルの復調データの組合せを位相切替回
路45により切替えるように制御し、又デコーダ48によっ
てカウント内容をデコードしてアンド回路55〜58の何れ
か一つを順次選択する。
て符号誤り訂正用のビタビ復号器37に入力され、又位相
切替回路45を介して位相不確定除去用のビタビ復号器46
に入力される。又カウンタ47は、４相位相変調信号の場
合に４進カウンタを用いるものであり、カウント内容に
従ってI,Qチャネルの復調データの組合せを位相切替回
路45により切替えるように制御し、又デコーダ48によっ
てカウント内容をデコードしてアンド回路55〜58の何れ
か一つを順次選択する。
又カウンタ49は、ビタビ復号器46からの同期情報をカ
ウントしてレジスタ51〜54に加えるものであり、カウン
タ50は、このカウンタ49のカウント期間を定める周期毎
に信号を出力し、カウンタ49にはクリア信号として加
え、又アンド回路55〜58及び遅延回路59を介して比較切
替制御回路60に加える。アンド回路55〜58は、カウンタ
50からの信号と、デコーダ48のデコード出力信号とのア
ンド条件によるロード信号をレジスタ51〜54に加え、こ
のロード信号によってカウンタ49のカウント内容がレジ
スタ51〜54の何れか一つにセットされて、カウンタ49は
クリア信号によってクリアされる。
ウントしてレジスタ51〜54に加えるものであり、カウン
タ50は、このカウンタ49のカウント期間を定める周期毎
に信号を出力し、カウンタ49にはクリア信号として加
え、又アンド回路55〜58及び遅延回路59を介して比較切
替制御回路60に加える。アンド回路55〜58は、カウンタ
50からの信号と、デコーダ48のデコード出力信号とのア
ンド条件によるロード信号をレジスタ51〜54に加え、こ
のロード信号によってカウンタ49のカウント内容がレジ
スタ51〜54の何れか一つにセットされて、カウンタ49は
クリア信号によってクリアされる。
ビタビ復号器46は、一定周期でI,Qチャネルの復調デ
ータが位相切替回路45により切替えられて入力される。
即ち（I,Q），（Q,），（,I）、（，）の４通
りのうちの何れか一つの復調データとなるように、一定
期間毎に順次切替えられて入力される。又ビタビ復号器
46から、例えば、前述のように、パスメトリック値の演
算に於けるオーバーフローを防止する為の或る値に低減
する正規化処理の回数を同期情報として出力することが
できる。カウンタ49は、この同期情報をカウントするも
ので、従って、組合せが正しい位相を示す復調データが
ビタビ復号器46に切替入力された時のカウント値が小さ
くなり、正しい位相でない復調データがビタビ復号器46
に切替入力された時のカウント値は大きくなる。
ータが位相切替回路45により切替えられて入力される。
即ち（I,Q），（Q,），（,I）、（，）の４通
りのうちの何れか一つの復調データとなるように、一定
期間毎に順次切替えられて入力される。又ビタビ復号器
46から、例えば、前述のように、パスメトリック値の演
算に於けるオーバーフローを防止する為の或る値に低減
する正規化処理の回数を同期情報として出力することが
できる。カウンタ49は、この同期情報をカウントするも
ので、従って、組合せが正しい位相を示す復調データが
ビタビ復号器46に切替入力された時のカウント値が小さ
くなり、正しい位相でない復調データがビタビ復号器46
に切替入力された時のカウント値は大きくなる。
このカウンタ49のカウント値は、位相切替回路45に於
ける復調データの切替えに対応したレジスタ51〜54にセ
ットされることになる。例えば、位相切替回路45によ
り、復調データが（I,Q）として出力された時のカウン
タ49のカウント値が、アンド回路55からのロード信号に
よってレジスタ51にセットされ、次の（Q,）として復
調データが切替出力された時のカウンタ49のカウント値
が、アンド回路56からのロード信号によってレジスタ52
にセットされ、次の（,I）として復調データが切替出
力された時のカウンタ49のカウント値が、アンド回路57
からのロード信号によってレジスタ53にセットされ、次
の（，）として復調データが切替出力された時のカ
ウンタ49のカウント値が、アンド回路58からのロード信
号によってレジスタ54にセットされる。
ける復調データの切替えに対応したレジスタ51〜54にセ
ットされることになる。例えば、位相切替回路45によ
り、復調データが（I,Q）として出力された時のカウン
タ49のカウント値が、アンド回路55からのロード信号に
よってレジスタ51にセットされ、次の（Q,）として復
調データが切替出力された時のカウンタ49のカウント値
が、アンド回路56からのロード信号によってレジスタ52
にセットされ、次の（,I）として復調データが切替出
力された時のカウンタ49のカウント値が、アンド回路57
からのロード信号によってレジスタ53にセットされ、次
の（，）として復調データが切替出力された時のカ
ウンタ49のカウント値が、アンド回路58からのロード信
号によってレジスタ54にセットされる。
従って、比較切替制御回路60は、レジスタ51〜54の内
容を比較する。前述のように、組合せが正しい位相を示
す復調データがビタビ復号器46に切替入力された時のカ
ウンタ49のカウント値が最小となるから、この最小値を
示すレジスタ対応の位相切替回路45に於ける復調データ
の切替出力状態が最適位相を示すことが判る。そこで、
比較切替制御回路60は、最小値を示すレジスタを比較判
定し、最小値のレジスタに対応して位相切替回路36を制
御する。
容を比較する。前述のように、組合せが正しい位相を示
す復調データがビタビ復号器46に切替入力された時のカ
ウンタ49のカウント値が最小となるから、この最小値を
示すレジスタ対応の位相切替回路45に於ける復調データ
の切替出力状態が最適位相を示すことが判る。そこで、
比較切替制御回路60は、最小値を示すレジスタを比較判
定し、最小値のレジスタに対応して位相切替回路36を制
御する。
例えば、レジスタ51の内容が最小の場合、位相切替回
路45による（I,Q）としての復調データの切替出力時が
最適位相に相当するから、この最適位相の（I,Q）の組
合せの復調データがビタビ復号器37に入力されるよう
に、位相切替制御回路60は位相切替回路36を制御する。
又レジスタ52の内容が最小の場合、（Q,）としての復
調データの切替出力時が最適位相に相当するから、この
最適位相の（Q,）の組合せの復調データがビタビ復号
器37に入力されるように、位相切替制御回路60は位相切
替回路36を制御する。即ち、位相切替回路36は、Ｉチャ
ネルの復調データを反転してとし、これをＱチャネル
側へ出力し、又Ｑチャネルの復調データをＩチャネル側
へ出力し、ビタビ復号器37への入力の（Ｉチャネルのデ
ータ,Qチャネルのデータ）の組合せが（Q,）として示
すものとなるように、復調データを切替出力する。
路45による（I,Q）としての復調データの切替出力時が
最適位相に相当するから、この最適位相の（I,Q）の組
合せの復調データがビタビ復号器37に入力されるよう
に、位相切替制御回路60は位相切替回路36を制御する。
又レジスタ52の内容が最小の場合、（Q,）としての復
調データの切替出力時が最適位相に相当するから、この
最適位相の（Q,）の組合せの復調データがビタビ復号
器37に入力されるように、位相切替制御回路60は位相切
替回路36を制御する。即ち、位相切替回路36は、Ｉチャ
ネルの復調データを反転してとし、これをＱチャネル
側へ出力し、又Ｑチャネルの復調データをＩチャネル側
へ出力し、ビタビ復号器37への入力の（Ｉチャネルのデ
ータ,Qチャネルのデータ）の組合せが（Q,）として示
すものとなるように、復調データを切替出力する。
ビタビ復号器46の前述の同期情報は、例えば、昭和60
年度電子通信学会情報・システム部門全国大会論文集
「Ｋ＝４ビタビ復号を用いた４相PSK復調器の位相不確
定除去方式の検討」にも示されているように、パスメト
リックの増加率に対応して、演算回路のオーバーフロー
を防止する正規化を行う時の信号を同期情報とすること
ができる。例えば、第11図の正規化判定回路111からの
正規化信号を同期情報とすることができる。
年度電子通信学会情報・システム部門全国大会論文集
「Ｋ＝４ビタビ復号を用いた４相PSK復調器の位相不確
定除去方式の検討」にも示されているように、パスメト
リックの増加率に対応して、演算回路のオーバーフロー
を防止する正規化を行う時の信号を同期情報とすること
ができる。例えば、第11図の正規化判定回路111からの
正規化信号を同期情報とすることができる。
第６図は位相不確定除去回路の動作タイムチャートを
示し（ａ）はカウンタ50の出力信号であり、CFは計数周
期を示す。又（ｂ）はカウンタ47の出力信号を示し、４
進カウンタであって、計数周期CF毎に歩進して０〜３の
出力信号となる。又（ｃ）はカウンタ49の計数内容を示
し、（I,Q），（Q,），（,I），（，）は、位
相切替回路45による計数期間CF毎の復調データの組合せ
を示す。又（ｄ）〜（ｇ）はそれぞレジスタ51〜54の内
容を示し、矢印で示すように、カウンタ49のカウント値
がセットされる。又（ｈ）は比較切替制御回路60に於け
るレジスタ51〜54の内容の比較出力を示し、最小の値の
レジスタに対応して、（ｉ）に示す切替制御信号が出力
されて、位相切替回路36に加えられる。このようにレジ
スタ51〜54の内容を比較して位相不確定除去を行う方式
を、比較判定方式と称するものである。
示し（ａ）はカウンタ50の出力信号であり、CFは計数周
期を示す。又（ｂ）はカウンタ47の出力信号を示し、４
進カウンタであって、計数周期CF毎に歩進して０〜３の
出力信号となる。又（ｃ）はカウンタ49の計数内容を示
し、（I,Q），（Q,），（,I），（，）は、位
相切替回路45による計数期間CF毎の復調データの組合せ
を示す。又（ｄ）〜（ｇ）はそれぞレジスタ51〜54の内
容を示し、矢印で示すように、カウンタ49のカウント値
がセットされる。又（ｈ）は比較切替制御回路60に於け
るレジスタ51〜54の内容の比較出力を示し、最小の値の
レジスタに対応して、（ｉ）に示す切替制御信号が出力
されて、位相切替回路36に加えられる。このようにレジ
スタ51〜54の内容を比較して位相不確定除去を行う方式
を、比較判定方式と称するものである。
又ビタビ復号器37により復号されたデータを畳み込み
符号に再符号化し、入力された復調データとの相関を求
めることにより、符号誤り率を得ることができる。従っ
て、この符号誤り率を基に、掃引追尾制御回路により掃
引信号発生回路を制御して、再生搬送波位相を最適位相
に引き込ませることができる。
符号に再符号化し、入力された復調データとの相関を求
めることにより、符号誤り率を得ることができる。従っ
て、この符号誤り率を基に、掃引追尾制御回路により掃
引信号発生回路を制御して、再生搬送波位相を最適位相
に引き込ませることができる。
以上説明したように、本発明は、符号誤り検出機能を
有する処理回路４により、誤りビット訂正を示すシンド
ロームの誤り訂正回数，ビタビ復号器を用いた時のパス
メトリックの正規化の回数，位相不確定除去回路に於け
る位相不確定除去情報の回数の少なくとも何れか一つを
一定時間計数した誤り検出情報を求め、掃引追尾制御部
５により、この誤り検出情報が所定値を超えた時に掃引
信号発生回路３を動作させて、電圧制御発振器２の発振
周波数を掃引し、又誤り検出情報が所定値以下となった
時に掃引信号発生回路３の動作を停止させて、復調回路
１からの位相誤差信号に従った再生搬送波の出力位相を
制御するものであり、符号誤りが多い復調信号となる状
態では、電圧制御発振器２の発振周波数の掃引により位
相同期引き込みが開始され、符号誤りが少ない復調信号
となる状態では、掃引が停止されて受信信号位相に追尾
することになる。
有する処理回路４により、誤りビット訂正を示すシンド
ロームの誤り訂正回数，ビタビ復号器を用いた時のパス
メトリックの正規化の回数，位相不確定除去回路に於け
る位相不確定除去情報の回数の少なくとも何れか一つを
一定時間計数した誤り検出情報を求め、掃引追尾制御部
５により、この誤り検出情報が所定値を超えた時に掃引
信号発生回路３を動作させて、電圧制御発振器２の発振
周波数を掃引し、又誤り検出情報が所定値以下となった
時に掃引信号発生回路３の動作を停止させて、復調回路
１からの位相誤差信号に従った再生搬送波の出力位相を
制御するものであり、符号誤りが多い復調信号となる状
態では、電圧制御発振器２の発振周波数の掃引により位
相同期引き込みが開始され、符号誤りが少ない復調信号
となる状態では、掃引が停止されて受信信号位相に追尾
することになる。
従って、信号対雑音比が低い受信信号に対しても、従
来例のような位相誤差信号のみを基に掃引の開始を判定
する場合に比較して、掃引の開始，停止の判定を的確に
行うことが可能となり、安定な復調処理が可能となる利
点がある。又誤り訂正技術の進歩により、更に劣悪な信
号対雑音の受信信号の復調を行う場合にも充分に適用す
ることが可能となる。
来例のような位相誤差信号のみを基に掃引の開始を判定
する場合に比較して、掃引の開始，停止の判定を的確に
行うことが可能となり、安定な復調処理が可能となる利
点がある。又誤り訂正技術の進歩により、更に劣悪な信
号対雑音の受信信号の復調を行う場合にも充分に適用す
ることが可能となる。
第１図は本発明の原理ブロック図、第２図は本発明の一
実施例のブロック図、第３図は受信信号説明図、第４図
は本発明の他の実施例のブロック図、第５図は位相不確
定除去回路のブロック図、第６図は位相不確定除去回路
の動作タイムチャート、第７図は従来例のブロック図、
第８図はベースバンド処理回路の要部説明図、第９図は
位相誤差成分の説明図、第10図は畳み込み符号の符号器
の説明図、第11図はビタビ復号器の要部説明図である。 １は復調回路、２は電圧制御発振器、３は掃引信号発生
回路、４は処理回路、５は掃引追尾制御部、６は加算
器、11,12は位相検波器、13は電圧制御発振器、14は90
度移相器、15はベースバンド処理回路、16はループフィ
ルタ、17は加算器、18,19は識別器、20は誤り訂正回
路、21は掃引追尾制御回路、22は掃引信号発生回路、31
は復調回路、32は電圧制御発振器、33はループフィル
タ、34は加算器、35は掃引信号発生回路、36は位相切替
回路、37はビタビ復号器、38は位相不確定除去回路、39
は状態変化検出回路、40は前方保護カウンタ、41は後方
保護カウンタ、42はフリップフロップである。
実施例のブロック図、第３図は受信信号説明図、第４図
は本発明の他の実施例のブロック図、第５図は位相不確
定除去回路のブロック図、第６図は位相不確定除去回路
の動作タイムチャート、第７図は従来例のブロック図、
第８図はベースバンド処理回路の要部説明図、第９図は
位相誤差成分の説明図、第10図は畳み込み符号の符号器
の説明図、第11図はビタビ復号器の要部説明図である。 １は復調回路、２は電圧制御発振器、３は掃引信号発生
回路、４は処理回路、５は掃引追尾制御部、６は加算
器、11,12は位相検波器、13は電圧制御発振器、14は90
度移相器、15はベースバンド処理回路、16はループフィ
ルタ、17は加算器、18,19は識別器、20は誤り訂正回
路、21は掃引追尾制御回路、22は掃引信号発生回路、31
は復調回路、32は電圧制御発振器、33はループフィル
タ、34は加算器、35は掃引信号発生回路、36は位相切替
回路、37はビタビ復号器、38は位相不確定除去回路、39
は状態変化検出回路、40は前方保護カウンタ、41は後方
保護カウンタ、42はフリップフロップである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−51340（ＪＰ，Ａ) 特開 昭59−221047（ＪＰ，Ａ) 特開 昭48−12604（ＪＰ，Ａ) 特開 昭61−61551（ＪＰ，Ａ)
Claims (1)
- 【請求項１】PSK変調方式又はQAM変調方式に於ける受信
信号を再生搬送波によって復調する復調回路（１）と、 該復調回路（１）からの位相誤差信号に応じて出力の前
記再生搬送波の位相を制御する電圧制御発振器（２）
と、 掃引信号を発生して前記電圧制御発振器（２）に印加
し、該電圧制御発振器（２）の発振周波数を掃引する掃
引信号発生回路（３）と、 前記復調回路（１）からの復調信号を基に、シンドロー
ムが形成され、誤りビット訂正を示すシンドロームの誤
り訂正回数，又はビタビ復号器を用いた時の畳み込み符
号の状態遷移のパスメトリックの正規化の回数，又は位
相不確定除去回路に於いて受信信号が正しい位相で復調
されないことを判定した回数の少なくとも何れか一つを
一定時間計数した誤り検出情報を出力する符号誤り検出
機能を有する処理回路（４）と、 該処理回路（４）からの前記誤り検出情報が所定値を超
えた時に前記掃引信号発生回路（３）の掃引動作を開始
させ、前記誤り検出情報が所定値以下の時に前記掃引信
号発生回路（３）の掃引動作を停止させる掃引追尾制御
部（５）と を備えことを特徴とする復調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033965A JPH0810879B2 (ja) | 1986-02-20 | 1986-02-20 | 復調装置 |
| EP87101416A EP0243589B1 (en) | 1986-02-20 | 1987-02-03 | Radio receiver with a carrier recovery control system |
| DE8787101416T DE3782847T2 (de) | 1986-02-20 | 1987-02-03 | Radio-empfaenger mit einem traegerrueckgewinnungskontrollsystem. |
| CA000530080A CA1266706A (en) | 1986-02-20 | 1987-02-19 | Radio receiver |
| US07/016,774 US4764730A (en) | 1986-02-20 | 1987-02-20 | Radio receiver demodulation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61033965A JPH0810879B2 (ja) | 1986-02-20 | 1986-02-20 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62222745A JPS62222745A (ja) | 1987-09-30 |
| JPH0810879B2 true JPH0810879B2 (ja) | 1996-01-31 |
Family
ID=12401202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61033965A Expired - Lifetime JPH0810879B2 (ja) | 1986-02-20 | 1986-02-20 | 復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4764730A (ja) |
| EP (1) | EP0243589B1 (ja) |
| JP (1) | JPH0810879B2 (ja) |
| CA (1) | CA1266706A (ja) |
| DE (1) | DE3782847T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196946A (ja) * | 1988-02-01 | 1989-08-08 | Toshiba Corp | 周波数制御装置 |
| JPH0748750B2 (ja) * | 1988-11-15 | 1995-05-24 | 日本電気株式会社 | 同期復調装置 |
| IT1243086B (it) * | 1990-09-28 | 1994-05-23 | Sits Soc It Telecom Siemens | Dispositivo per il controllo automatico di frequenza in demodulatori coerenti, per sistemi di modulazione m-qam |
| US5287388A (en) * | 1991-06-25 | 1994-02-15 | Kabushiki Kaisha Toshiba | Frequency offset removal method and apparatus |
| JP2932861B2 (ja) * | 1992-10-13 | 1999-08-09 | 日本電気株式会社 | 位相同期検出回路 |
| JP3148043B2 (ja) * | 1993-05-06 | 2001-03-19 | 富士通株式会社 | 復調装置 |
| MA23383A1 (fr) * | 1993-12-03 | 1995-07-01 | Scientific Atlanta | Procede et dispositif pour localiser et suivre une porteuse qpsk |
| US5867503A (en) * | 1996-01-30 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Digital sound broadcasting receiver and automatic phase controlling method therefor |
| KR100223735B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
| TW391114B (en) * | 1997-01-31 | 2000-05-21 | Scientific Atlanta | System and method for harmonic interference avoidance in carrier recovery for digital demodulation |
| US6567479B1 (en) * | 1998-04-21 | 2003-05-20 | Uniden Financial, Inc. | System and method for extracting and compensating for reference frequency error in a communications system |
| KR100577170B1 (ko) * | 1999-03-10 | 2006-05-10 | 엘지전자 주식회사 | 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 락킹(ＬＯＣＫＩＮＧ)장치 및 방법 |
| DE19939036C2 (de) * | 1999-08-18 | 2003-11-20 | Rohde & Schwarz | Anordnung zum Wobbeln (Sweepen) eines Frequenzsynthesesizers |
| KR100315350B1 (ko) * | 1999-12-08 | 2001-11-26 | 홍승억 | 주파수 스위핑을 이용한 캐리어 복원 장치 |
| DE10024267A1 (de) * | 2000-05-17 | 2001-11-29 | Bosch Gmbh Robert | Rundfunkempfänger für den Empfang von digitalen Rundfunksignalen und Verfahren zum Empfang von digitalen Rundfunksignalen |
| US7447284B2 (en) * | 2003-03-28 | 2008-11-04 | Freescale Semiconductor, Inc. | Method and apparatus for signal noise control |
| EP1976110B1 (en) * | 2007-03-31 | 2014-01-01 | Sony Deutschland Gmbh | Circuit and method for processing an input signal |
| JP4985535B2 (ja) * | 2008-04-24 | 2012-07-25 | 三菱電機株式会社 | 復調回路 |
| US8433419B2 (en) | 2010-10-13 | 2013-04-30 | Cardiac Pacemakers, Inc. | Method and apparatus for controlling neurostimulation according to physical state |
| WO2012062358A1 (en) * | 2010-11-09 | 2012-05-18 | Telefonaktiebolaget L M Ericsson (Publ) | Dual carrier recovery loop |
| US9893916B2 (en) * | 2016-07-01 | 2018-02-13 | Texas Instruments Incorporated | Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5019348A (ja) * | 1973-06-21 | 1975-02-28 | ||
| JPS6024621B2 (ja) * | 1976-11-02 | 1985-06-13 | 日本電気株式会社 | 搬送波再生回路の擬似引込検出方式 |
| US4423390A (en) * | 1981-01-09 | 1983-12-27 | Harris Corporation | Side lock avoidance network for PSK demodulator |
| US4525676A (en) * | 1981-02-24 | 1985-06-25 | Nippon Electric Co., Ltd. | PSK Demodulation system having carrier frequency variation compensation |
| JPS58221548A (ja) * | 1982-06-18 | 1983-12-23 | Fujitsu Ltd | 位相同期回路 |
| US4546322A (en) * | 1983-08-24 | 1985-10-08 | Reliance Electric Company | Adaptable demodulator for arbitrary amplitude and phase keyed modulation signals |
| AR241213A1 (es) * | 1985-10-25 | 1992-01-31 | Siemens Ag | Circuito de enganche que impide estados inadmisibles de enganche, para la recuperacion de portadora a partir de una señal-qam |
-
1986
- 1986-02-20 JP JP61033965A patent/JPH0810879B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-03 EP EP87101416A patent/EP0243589B1/en not_active Expired
- 1987-02-03 DE DE8787101416T patent/DE3782847T2/de not_active Expired - Fee Related
- 1987-02-19 CA CA000530080A patent/CA1266706A/en not_active Expired
- 1987-02-20 US US07/016,774 patent/US4764730A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0243589A2 (en) | 1987-11-04 |
| CA1266706A (en) | 1990-03-13 |
| JPS62222745A (ja) | 1987-09-30 |
| US4764730A (en) | 1988-08-16 |
| EP0243589A3 (en) | 1989-02-22 |
| DE3782847D1 (de) | 1993-01-14 |
| EP0243589B1 (en) | 1992-12-02 |
| DE3782847T2 (de) | 1993-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0810879B2 (ja) | 復調装置 | |
| EP0369406B1 (en) | Coherent PSK demodulator using bit error rate and S/N ratio to establish synchronization | |
| US6956924B2 (en) | Efficient implementation of a decision directed phase locked loop (DD-PLL) for use with short block code in digital communication systems | |
| EP2806584B1 (en) | Apparatus, method and computer program for recovering a phase of a received signal | |
| US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
| CA2625710C (en) | Method for receiving frames of a digital stream | |
| US20030123595A1 (en) | Multi-pass phase tracking loop with rewind of future waveform in digital communication systems | |
| JP3148043B2 (ja) | 復調装置 | |
| US20030103582A1 (en) | Selective reed-solomon error correction decoders in digital communication systems | |
| KR101149957B1 (ko) | 클록 재생회로 | |
| US6781447B2 (en) | Multi-pass phase tracking loop with rewind of current waveform in digital communication systems | |
| US20030128777A1 (en) | Decision directed phase locked loops (DD-PLL) with multiple initial phase and/or frequency estimates in digital communication systems | |
| US7164734B2 (en) | Decision directed phase locked loops (DD-PLL) with excess processing power in digital communication systems | |
| JP4268498B2 (ja) | 位相誤差補正回路、これを用いた受信装置及び位相誤差補正方法 | |
| EP0748056A2 (en) | An error detection and correction system for a stream of encoded data | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| EP1524772B1 (en) | Method and system for phase recovery and decoding | |
| JP7540298B2 (ja) | デジタル受信装置 | |
| JP2701702B2 (ja) | ビタビ復号回路 | |
| JP2000174744A (ja) | フレーム同期回路 | |
| JPH10164162A (ja) | ビタビ復号回路 | |
| JP3031697B2 (ja) | 回線品質検出装置 | |
| KR100546801B1 (ko) | 채널 적응형 변조방식 검출을 이용한 복조 장치 및 그 방법 | |
| JPH07114424B2 (ja) | 搬送波同期復調装置 | |
| EP0312200A2 (en) | Synchroniser for a decoder and decoder system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |