JPH02253576A - 角形チップジャンパー線の製造方法 - Google Patents
角形チップジャンパー線の製造方法Info
- Publication number
- JPH02253576A JPH02253576A JP7329989A JP7329989A JPH02253576A JP H02253576 A JPH02253576 A JP H02253576A JP 7329989 A JP7329989 A JP 7329989A JP 7329989 A JP7329989 A JP 7329989A JP H02253576 A JPH02253576 A JP H02253576A
- Authority
- JP
- Japan
- Prior art keywords
- jumper wire
- chip jumper
- wiring
- alumina substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、多層配線におけるクロスオーバ一部に使用さ
れる角形チップジャンパー線の製造方法に関するもので
あり、更に詳しくは薄いアルミナ基板を使用することに
より厚さが薄くかつ軽量で製造が簡単である角形チップ
ジャンパー線の製造方法に関するものである。
れる角形チップジャンパー線の製造方法に関するもので
あり、更に詳しくは薄いアルミナ基板を使用することに
より厚さが薄くかつ軽量で製造が簡単である角形チップ
ジャンパー線の製造方法に関するものである。
[従来の技術]
半導体素子の高速化、高密度化に伴って、これらの電子
部品を搭載する基板も高密度化、小形化、薄型化され、
そのために基板の多層化が行われるようになった。
部品を搭載する基板も高密度化、小形化、薄型化され、
そのために基板の多層化が行われるようになった。
この多層化に伴いハイブリッドICにおいて、配線をク
ロスオーバーする必要があり、この方法には、従来、下
記の(1)〜(5)の方法等が知られている。
ロスオーバーする必要があり、この方法には、従来、下
記の(1)〜(5)の方法等が知られている。
(1)クロスオーバーしないように迂回して配線を形成
する。
する。
(2)配線上の空間を利用し、配線を空間に浮かして交
差させる。
差させる。
(3)配線の上部にガラスを印刷し、その表面に交差す
る配線を印刷する。
る配線を印刷する。
(4)配線の両側にあけたスルーホールと基板の裏面に
交差して配線を印刷して前記配線との直接の接触を回避
する。
交差して配線を印刷して前記配線との直接の接触を回避
する。
(5)角型の零オーム抵抗チップを搭載する。
[発明が解決しようとする問題点]
しかしながら、このような従来の技術には以下の如く問
題点があった。
題点があった。
(1)の方法は、基板の高密度化に伴い、配線を迂回す
るため配線距離が長くなり高密度化を損なう。
るため配線距離が長くなり高密度化を損なう。
(2)の方法は、上面の部品搭載における障害になるば
かりでなく、交差した配線のワイヤーが変形して下部の
配線と短絡したり、接点の外れ等による断線が起こり易
い。
かりでなく、交差した配線のワイヤーが変形して下部の
配線と短絡したり、接点の外れ等による断線が起こり易
い。
(3)の方法は、ガラス、配線等の印刷工程が増えるた
めに、コストが上昇し、しかも配線の容量を管理するた
めのガラス層の厚み管理が繁雑となる。
めに、コストが上昇し、しかも配線の容量を管理するた
めのガラス層の厚み管理が繁雑となる。
(4)の方法は、基板上にスルーホールの穴あけ、また
スルーホール壁面の導体化のための印刷、更に裏面の配
線印刷等の工程が増えるため、コストが上昇する。
スルーホール壁面の導体化のための印刷、更に裏面の配
線印刷等の工程が増えるため、コストが上昇する。
(5)の方法は、角型チップ部品(零オーム抵抗チップ
)の厚さが厚いため、該部品の製造工程が複雑となり、
更にはその角型チップ部品が厚いため、上部への部品の
搭載に制約が生じる。
)の厚さが厚いため、該部品の製造工程が複雑となり、
更にはその角型チップ部品が厚いため、上部への部品の
搭載に制約が生じる。
そこで本発明者は、前記の問題点について、種々研究を
重ねた結果、前記の(5)の方法を改良することによっ
て簡単に製造でき、しかも薄型化かつ軽量化が達成でき
ることを見出した0本発明はこの知見に基づいてなされ
たものである。
重ねた結果、前記の(5)の方法を改良することによっ
て簡単に製造でき、しかも薄型化かつ軽量化が達成でき
ることを見出した0本発明はこの知見に基づいてなされ
たものである。
したがフて、本発明の目的は、製造方法の複雑さが除去
され、簡単な製造方法で、しかも上部への部品搭載の際
の制約のない薄型化がされかつ軽量化された角形チップ
ジャンパー線の製造方法を提供することにある。
され、簡単な製造方法で、しかも上部への部品搭載の際
の制約のない薄型化がされかつ軽量化された角形チップ
ジャンパー線の製造方法を提供することにある。
[問題点を解決するための手段]
本発明の前記目的は、
0.05ma+〜0.2mmの薄いアルミナ基板の上面
、下面及びスルーホール壁面に導体ペーストを印刷する
角形チップジャンパー線の製造方法において、次の(イ
)〜(ニ)の工程からなることを特徴とする角形チップ
ジャンパー線の製造方法。
、下面及びスルーホール壁面に導体ペーストを印刷する
角形チップジャンパー線の製造方法において、次の(イ
)〜(ニ)の工程からなることを特徴とする角形チップ
ジャンパー線の製造方法。
(イ)基板として、0.05mm〜0.2mmの薄いア
ルミナ基板を用いる工程、 (ロ)該アルミナ基板に電極接続用スルーホールを形成
する工程、 (ハ)得られたスルーホールを有するアルミナ基板の上
面、下面及びスルーホールの壁面に、端子電極を形成す
ると同時に配線導体を形成する工程、 (ニ)その後、(ハ)の工程で得られたアルミナ基板を
スルーホールの中心線に沿って切断し端子電極部を形成
する工程、 によって達成された。
ルミナ基板を用いる工程、 (ロ)該アルミナ基板に電極接続用スルーホールを形成
する工程、 (ハ)得られたスルーホールを有するアルミナ基板の上
面、下面及びスルーホールの壁面に、端子電極を形成す
ると同時に配線導体を形成する工程、 (ニ)その後、(ハ)の工程で得られたアルミナ基板を
スルーホールの中心線に沿って切断し端子電極部を形成
する工程、 によって達成された。
次に本発明を更に具体的に説明する。
本発明で用いられる角形チップジャンパー線は、薄膜、
厚膜のいづれでも形成することができるが、好ましくは
厚膜技術を用いて形成される。
厚膜のいづれでも形成することができるが、好ましくは
厚膜技術を用いて形成される。
角形チップジャンパー線に用いられる絶縁基板としては
、薄いアルミナ基板が好ましく、その厚さは0.05m
mN0.2■■の範囲がよく、O,05u+m未満では
機械的強度が十分でなく、0.2mmを越えると薄型化
かつ軽量化が達成できない。
、薄いアルミナ基板が好ましく、その厚さは0.05m
mN0.2■■の範囲がよく、O,05u+m未満では
機械的強度が十分でなく、0.2mmを越えると薄型化
かつ軽量化が達成できない。
本発明では端子電極が基板の両面に設けられ、これらの
間を予めスルーホールを通じて接続される。この接続は
、スクリーン印刷により印刷されるが、アルミナ基板の
上面及び下面の端子電極と配線の印刷とを同時に行う、
このようにアルミナ基板が薄いため端子電極、配線及び
スルーホールの壁面とが同時に印刷され、その結果製造
工程が非常に簡素化される。
間を予めスルーホールを通じて接続される。この接続は
、スクリーン印刷により印刷されるが、アルミナ基板の
上面及び下面の端子電極と配線の印刷とを同時に行う、
このようにアルミナ基板が薄いため端子電極、配線及び
スルーホールの壁面とが同時に印刷され、その結果製造
工程が非常に簡素化される。
本発明で用いられる導電ペーストの通用手段及び焼成等
は、通常の厚膜製造技術が利用され、特に印刷法として
はスクリーン印刷法を用いて行うのが好ましい。
は、通常の厚膜製造技術が利用され、特に印刷法として
はスクリーン印刷法を用いて行うのが好ましい。
本発明に用いられる角形チップジャンパー線の上面の導
体部または配線部には、更に保護膜を有していても良く
、保護膜としては、例えばガラスコート等が用いられる
が、これらの材料は通常この技術分野において用いられ
るものである。
体部または配線部には、更に保護膜を有していても良く
、保護膜としては、例えばガラスコート等が用いられる
が、これらの材料は通常この技術分野において用いられ
るものである。
[本発明の作用]
アルミナ基板は、強度が大きいため、その厚さを薄くす
ることができるので、この利点を生かして基板の上面及
び下面の端子電極と配線の印刷とを同時に行うことによ
り角形チップジャンパー線を容易に製造することができ
る。
ることができるので、この利点を生かして基板の上面及
び下面の端子電極と配線の印刷とを同時に行うことによ
り角形チップジャンパー線を容易に製造することができ
る。
[実施例]
次に本発明を図面を参照しながら実施例で、更に詳細に
説明するが、これは本発明の1実施態様であって、本発
明はこれに限定されるものではない。
説明するが、これは本発明の1実施態様であって、本発
明はこれに限定されるものではない。
実施例
第1図は、本発明の製造方法によって製造された角形チ
ップジャンパー線を示す正面図であり、1はアルミナ基
板、2及び3は端子電極、4は配線導体であり、5はス
ルーホールから形成された開口部又は壁面であり、6は
上面の電極と下面の電極との接続部であり、導体ペース
トが印刷されている。また第2図は、第1図の角形チッ
プジャンパー線の断面図である。
ップジャンパー線を示す正面図であり、1はアルミナ基
板、2及び3は端子電極、4は配線導体であり、5はス
ルーホールから形成された開口部又は壁面であり、6は
上面の電極と下面の電極との接続部であり、導体ペース
トが印刷されている。また第2図は、第1図の角形チッ
プジャンパー線の断面図である。
以下、本発明の角形チップジャンパー線の製造方法を第
2図を用いて具体的に説明する。
2図を用いて具体的に説明する。
まず、第2図において示されるように基板として、厚さ
0.2mmの緻密なアルミナ基板1を用い、このアルミ
ナ基板1にスルーホールを形成した後、デュポン社の2
元法を用いスクリーン印刷法で銅の導体ペースト(60
01,デュポン社製)を印刷した。印刷時、基板の下方
から真空吸引しながら上面をスクリーン印刷することに
より、導体ペーストが吸引されスルーホールの壁面5も
印刷された。これにより上面2及び4又は下面3及び壁
面5が同時に印刷されている。該基板は焼成ピーク温度
600℃で5分、全時間30分のプロファイルで窒素雰
囲気中で焼成した。このようにして得られた基板は、縦
方向をスルーホールの中心線に沿って切断することによ
り角形チップジャンパー線が得られた。
0.2mmの緻密なアルミナ基板1を用い、このアルミ
ナ基板1にスルーホールを形成した後、デュポン社の2
元法を用いスクリーン印刷法で銅の導体ペースト(60
01,デュポン社製)を印刷した。印刷時、基板の下方
から真空吸引しながら上面をスクリーン印刷することに
より、導体ペーストが吸引されスルーホールの壁面5も
印刷された。これにより上面2及び4又は下面3及び壁
面5が同時に印刷されている。該基板は焼成ピーク温度
600℃で5分、全時間30分のプロファイルで窒素雰
囲気中で焼成した。このようにして得られた基板は、縦
方向をスルーホールの中心線に沿って切断することによ
り角形チップジャンパー線が得られた。
[発明の効果]
本発明は、特許請求の範囲に記載された製造方法によっ
て薄型化かつ軽量化した角形チップジャンパー線を簡単
に製造することができ、これを使用した基板は、この角
形チップジャンパー線の上にも電子部品を搭載すること
ができ、−層の高密度化を達成することができた。
て薄型化かつ軽量化した角形チップジャンパー線を簡単
に製造することができ、これを使用した基板は、この角
形チップジャンパー線の上にも電子部品を搭載すること
ができ、−層の高密度化を達成することができた。
【図面の簡単な説明】
第1図は、本発明の製造方法によって製造された角形チ
ップジャンパー線を示す正面図であり、また第2図は、
第1図の角形チップジャンパー線の断面図である。 符合の説明 1・・・アルミナ基板 2.3・・・端子電極4・・・
配線又は配線導体 5・・・スルーホールから形成された開口部又は壁面 6・・・接続部又は導体 第1図 第2図
ップジャンパー線を示す正面図であり、また第2図は、
第1図の角形チップジャンパー線の断面図である。 符合の説明 1・・・アルミナ基板 2.3・・・端子電極4・・・
配線又は配線導体 5・・・スルーホールから形成された開口部又は壁面 6・・・接続部又は導体 第1図 第2図
Claims (1)
- 【特許請求の範囲】 0.05mm〜0.2mmの薄いアルミナ基板の上面、
下面及びスルーホール壁面に導体ペーストを印刷する角
形チップジャンパー線の製造方法において、次の(イ)
〜(ニ)の工程からなることを特徴とする角形チップジ
ャンパー線の製造方法。 (イ)基板として、0.05mm〜0.2mmの薄いア
ルミナ基板を用いる工程、 (ロ)該アルミナ基板に電極接続用スルーホールを形成
する工程、 (ハ)得られたスルーホールを有するアルミナ基板の上
面、下面及びスルーホールの壁面に、端子電極を形成す
ると同時に配線導体を形成する工程、 (ニ)その後、(ハ)の工程で得られたアルミナ基板を
スルーホールの中心線に沿って切断し端子電極部を形成
する工程、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329989A JPH02253576A (ja) | 1989-03-25 | 1989-03-25 | 角形チップジャンパー線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329989A JPH02253576A (ja) | 1989-03-25 | 1989-03-25 | 角形チップジャンパー線の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253576A true JPH02253576A (ja) | 1990-10-12 |
Family
ID=13514146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329989A Pending JPH02253576A (ja) | 1989-03-25 | 1989-03-25 | 角形チップジャンパー線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253576A (ja) |
-
1989
- 1989-03-25 JP JP7329989A patent/JPH02253576A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP2684877B2 (ja) | 多層基板 | |
| JPH02253576A (ja) | 角形チップジャンパー線の製造方法 | |
| JPS62189707A (ja) | 積層インダクタ | |
| JPH0217957B2 (ja) | ||
| JP3740374B2 (ja) | 多数個取り配線基板 | |
| GB2133934A (en) | Improvements relating to thick film circuits | |
| JPS5999794A (ja) | 厚膜回路装置 | |
| JPH0637454A (ja) | 多層配線セラミック基板およびその製造方法 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 | |
| JP2874686B2 (ja) | 多層基板 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP3792425B2 (ja) | 電子部品搭載用配線基板 | |
| JP2874685B2 (ja) | 多層基板の製造方法 | |
| JP3931360B2 (ja) | 厚膜多層基板 | |
| JP3695769B2 (ja) | 厚膜回路基板の製造方法 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPH06204001A (ja) | 積層形チップ固定抵抗器 | |
| JP2003133740A (ja) | 多層回路基板 | |
| JPH02292891A (ja) | 薄型チップジャンパー線を有する回路基板 | |
| JPH06120674A (ja) | 回路基板の製造方法 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 | |
| JPH04293298A (ja) | 厚膜多層回路基板 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 |