JPH02253613A - 半導体多層薄膜の作成方法 - Google Patents
半導体多層薄膜の作成方法Info
- Publication number
- JPH02253613A JPH02253613A JP7409689A JP7409689A JPH02253613A JP H02253613 A JPH02253613 A JP H02253613A JP 7409689 A JP7409689 A JP 7409689A JP 7409689 A JP7409689 A JP 7409689A JP H02253613 A JPH02253613 A JP H02253613A
- Authority
- JP
- Japan
- Prior art keywords
- growth
- thickness
- solution
- thin film
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＩｎｘＧａ＋−ｘＡｓｖＰ＋−ｙとＩ ｎｕＣ
；ａｔ−ｕＡｓｖ Ｐ ＋−ｖ （但しｘｆ−ｕ、
ｙ≠Ｖ）の薄膜多層構造を液相エピタキシャル成長法（
以下ＬＰＥ法と称する）を用いて作製する半導体多層薄
膜の作成方法に関するものである。
；ａｔ−ｕＡｓｖ Ｐ ＋−ｖ （但しｘｆ−ｕ、
ｙ≠Ｖ）の薄膜多層構造を液相エピタキシャル成長法（
以下ＬＰＥ法と称する）を用いて作製する半導体多層薄
膜の作成方法に関するものである。
（従来の技術）
従来、液相エピタキシャル成長法を用いてＧａＡｓ基板
上にＩｎｘＧａ＋−ｘＡｓｙＰ、−ｙやＩｎｕＧａ、−
ｕＡｓｖＰ＋−ｖの多層構造を作製するためにはグラフ
ァイトのボートに層の数だけ溶゛夜を用意し、ＧａＡｓ
基板をそれらの溶液に順次接触させる方法によって行わ
れている。この一連の結晶成長は普通およそ８００°Ｃ
の温度で純水素雰囲気中で行われる。この従来方式はお
もに厚さがおよそ０．１ μｍから１μｍの層を３層か
ら５層程度成長させるのに用いられているが、ある１つ
の層の厚さを０．１ μｍ以下にすることは、その層の
成長時間を短くすることにより可能である。−船釣に言
って、膜厚がおよそ０．１ μｍ以下のＩ ｎ、Ｇａ
１−ｘＡ５ｙ Ｐ ＋−ｖ や Ｉ ｎ ｕＧ ａ
＋ −ｕ Ａ Ｓ ｙ Ｐ １− ｙをエピタキシャ
ル成長法により成長させるために必要な成長時間は１秒
以下であるため、そのような薄い層の成長は基板を溶液
の下で止めることなく通過させることによって行われる
。このように成長時間を短くして薄いＩ ｎｘＧａｒ−
ｔＡｓｖ Ｐ Ｉ−ｖやＩｎｕＧａ＋−ｕＡ３ｖＰ＋−
ｖを得る方法を厚さ５００Ａ以下のＩ ｎｘＧａｒ−ｘ
Ａｓｙ Ｐ ＋−ｖと厚さ５００Å以下のＩｎｕＧａ＋
−ｕＡｓｖＰ＋−ｖの多層構造の作製に適用するには、
第１図においてＩ ｎｘＧａｒ−ｘＡｓｙＰ ｌ−ｖを
成長させるための溶液を溶液溜め２と４に、またＩ ｎ
ｕＧａ＋−ｕＡｓｖＰ ｌ−Ｖを成長させるための溶液
を溶液溜め３に用意し、溶液溜めｌと２の間のボートの
壁７及び溶液溜め４と５の間のボートの壁８を折り返し
点として基板を７と８の間で必要なだけの回数を往復さ
せればよい。このような成長を（１１１） Ａ Ｇａ
Ａｓ基板を用いて行うと、成長層表面のいたるところに
欠陥が発生し、その多くに溶液のドロップレットが発生
する。また、膜厚の基板内での均一性が悪（成長層の薄
い部分と厚い部分では数倍の違いが見られる。このよう
な問題は１．折り返し点の壁７及び８において成長層表
面が溶液から切り離されている数秒の間におよそ８００
°Ｃという高温のために成長層表面が荒れるために生じ
ると推定される。
上にＩｎｘＧａ＋−ｘＡｓｙＰ、−ｙやＩｎｕＧａ、−
ｕＡｓｖＰ＋−ｖの多層構造を作製するためにはグラフ
ァイトのボートに層の数だけ溶゛夜を用意し、ＧａＡｓ
基板をそれらの溶液に順次接触させる方法によって行わ
れている。この一連の結晶成長は普通およそ８００°Ｃ
の温度で純水素雰囲気中で行われる。この従来方式はお
もに厚さがおよそ０．１ μｍから１μｍの層を３層か
ら５層程度成長させるのに用いられているが、ある１つ
の層の厚さを０．１ μｍ以下にすることは、その層の
成長時間を短くすることにより可能である。−船釣に言
って、膜厚がおよそ０．１ μｍ以下のＩ ｎ、Ｇａ
１−ｘＡ５ｙ Ｐ ＋−ｖ や Ｉ ｎ ｕＧ ａ
＋ −ｕ Ａ Ｓ ｙ Ｐ １− ｙをエピタキシャ
ル成長法により成長させるために必要な成長時間は１秒
以下であるため、そのような薄い層の成長は基板を溶液
の下で止めることなく通過させることによって行われる
。このように成長時間を短くして薄いＩ ｎｘＧａｒ−
ｔＡｓｖ Ｐ Ｉ−ｖやＩｎｕＧａ＋−ｕＡ３ｖＰ＋−
ｖを得る方法を厚さ５００Ａ以下のＩ ｎｘＧａｒ−ｘ
Ａｓｙ Ｐ ＋−ｖと厚さ５００Å以下のＩｎｕＧａ＋
−ｕＡｓｖＰ＋−ｖの多層構造の作製に適用するには、
第１図においてＩ ｎｘＧａｒ−ｘＡｓｙＰ ｌ−ｖを
成長させるための溶液を溶液溜め２と４に、またＩ ｎ
ｕＧａ＋−ｕＡｓｖＰ ｌ−Ｖを成長させるための溶液
を溶液溜め３に用意し、溶液溜めｌと２の間のボートの
壁７及び溶液溜め４と５の間のボートの壁８を折り返し
点として基板を７と８の間で必要なだけの回数を往復さ
せればよい。このような成長を（１１１） Ａ Ｇａ
Ａｓ基板を用いて行うと、成長層表面のいたるところに
欠陥が発生し、その多くに溶液のドロップレットが発生
する。また、膜厚の基板内での均一性が悪（成長層の薄
い部分と厚い部分では数倍の違いが見られる。このよう
な問題は１．折り返し点の壁７及び８において成長層表
面が溶液から切り離されている数秒の間におよそ８００
°Ｃという高温のために成長層表面が荒れるために生じ
ると推定される。
（課題を解決するための手段）
本発明の発明者らは従来技術とその問題点の項で述べら
れた実験とそれから得られた推定にもとすき、Ｉ ｎｘ
ｌｃａ＋−ＸＡＳｙＰ ｌ−ＹとＩ ｎｕｃａ＋−ｕＡ
ｓｖＰ ｌ−Ｖの多層構造をエピタキシャル成長法によ
り作製するためには成長層表面が溶液から切り離されて
いる時間をできるだけ短くすることが必要であるという
結論に至った。これは、第１図において折り返し点の壁
７及び８の間でＧａＡｓ基板を往復させるのではなく、
２つあるＩｎｘＧａ＋−ｘＡＳｖＰｒ−ｖ成長用の溶液
を折り返し点としてＧａＡｓ基板を往復させることによ
り実現することができる。しかしこの方法は、Ｉ ｎｘ
Ｇａｒ−ｘＡｓｖ Ｐ ＋−ｖの成長時間が長くなり、
従って厚さ５００Ａ以下のｌ ｎＸＧａ１−）ＩＡｓｙ
Ｐ １−ｙを得るためにはＩ ｎ、Ｇａ＋−ｘＡｓｙ
Ｐ ＋−ｙ層の成長速度を小さくする必要がある。本
発明の発明者らは、Ｉ ｎｘＧａｒ−ｘＡｓｙ Ｐ ＋
−ｖの成長速度に関する各種の実験を重ねた結果、Ｉ
ｎｘＧａｒ−ｘＡｓｖ Ｐ ｌ−ｖの成長速度は系の冷
却速度を小さくすることにより小さくすることができる
ことを見いだした。第３図は系が０．０２５°Ｃ冷却さ
れる間に成長するＩ ｎｘＧａｒ−ｘＡｓｙＰ Ｉ−Ｙ
の厚さを０．０５°Ｃ／分から０．５°Ｃ／分の冷却速
度に対してプロットしたものである。冷却速度を小さく
することにより、厚さ３００Ａ以下のＩｎｘＧａ＋−ｘ
ＡＳｖＰｒ−ｖを得ることが可能であることを示してい
る。
れた実験とそれから得られた推定にもとすき、Ｉ ｎｘ
ｌｃａ＋−ＸＡＳｙＰ ｌ−ＹとＩ ｎｕｃａ＋−ｕＡ
ｓｖＰ ｌ−Ｖの多層構造をエピタキシャル成長法によ
り作製するためには成長層表面が溶液から切り離されて
いる時間をできるだけ短くすることが必要であるという
結論に至った。これは、第１図において折り返し点の壁
７及び８の間でＧａＡｓ基板を往復させるのではなく、
２つあるＩｎｘＧａ＋−ｘＡＳｖＰｒ−ｖ成長用の溶液
を折り返し点としてＧａＡｓ基板を往復させることによ
り実現することができる。しかしこの方法は、Ｉ ｎｘ
Ｇａｒ−ｘＡｓｖ Ｐ ＋−ｖの成長時間が長くなり、
従って厚さ５００Ａ以下のｌ ｎＸＧａ１−）ＩＡｓｙ
Ｐ １−ｙを得るためにはＩ ｎ、Ｇａ＋−ｘＡｓｙ
Ｐ ＋−ｙ層の成長速度を小さくする必要がある。本
発明の発明者らは、Ｉ ｎｘＧａｒ−ｘＡｓｙ Ｐ ＋
−ｖの成長速度に関する各種の実験を重ねた結果、Ｉ
ｎｘＧａｒ−ｘＡｓｖ Ｐ ｌ−ｖの成長速度は系の冷
却速度を小さくすることにより小さくすることができる
ことを見いだした。第３図は系が０．０２５°Ｃ冷却さ
れる間に成長するＩ ｎｘＧａｒ−ｘＡｓｙＰ Ｉ−Ｙ
の厚さを０．０５°Ｃ／分から０．５°Ｃ／分の冷却速
度に対してプロットしたものである。冷却速度を小さく
することにより、厚さ３００Ａ以下のＩｎｘＧａ＋−ｘ
ＡＳｖＰｒ−ｖを得ることが可能であることを示してい
る。
以下、厚さおよそ２５０へのＩ ｎ、Ｇａ、−、Ａｓ、
Ｐ 、−ｖと厚さおよそ２００ ＡのＩ ｎａ、 ａｔ
Ｇａｓ、 ５１１ Ａｓｓ、 ＋ｓＰｅ、ｌ１６を１
周期とする構造を１０周期作製する場合を例にして本発
明を説明する。
Ｐ 、−ｖと厚さおよそ２００ ＡのＩ ｎａ、 ａｔ
Ｇａｓ、 ５１１ Ａｓｓ、 ＋ｓＰｅ、ｌ１６を１
周期とする構造を１０周期作製する場合を例にして本発
明を説明する。
（実施例）
第１図に示すグラファイトボートの溶液溜め２と４に多
層成長に用いるＩ ｎ、Ｇａ＋−ｘＡｓｙＰ ＋−ｙ用
のＩｎを、？容液溜め３には多層成長に用いるＩ ｎ６
．４！ Ｇａｓ、 ｓａ Ａｓｓ、 Ｉａ Ｐ ａ、
［１６用のＩｎを用意する。また、溶液溜め１にはへソ
ファー層とじて用いるＩ ｎＸＧａｒ−ｗＡｓｙＰ ｌ
−ｖ用のＩｎを用意する。
層成長に用いるＩ ｎ、Ｇａ＋−ｘＡｓｙＰ ＋−ｙ用
のＩｎを、？容液溜め３には多層成長に用いるＩ ｎ６
．４！ Ｇａｓ、 ｓａ Ａｓｓ、 Ｉａ Ｐ ａ、
［１６用のＩｎを用意する。また、溶液溜め１にはへソ
ファー層とじて用いるＩ ｎＸＧａｒ−ｗＡｓｙＰ ｌ
−ｖ用のＩｎを用意する。
その後、グラファイトボートを第２図に示されている石
英管１０の中のグラファイトボート設置場所１３にセッ
トし、流量６００ ｃｃ／分の純水素雰囲気中で電気炉
１４により８００°Ｃまで温度を上げる。
英管１０の中のグラファイトボート設置場所１３にセッ
トし、流量６００ ｃｃ／分の純水素雰囲気中で電気炉
１４により８００°Ｃまで温度を上げる。
グラファイトボートの温度は熱電対１２によって測定さ
れる。そのまま１時間保持しベーキングをした後、室温
まで温度を下げ、有機洗浄及びエツチング処理を施した
（１１１） Ａ ＣａＡｓ基板をボートの基板入れ６
に、またソースはそれぞれの所定の場所にセットする。
れる。そのまま１時間保持しベーキングをした後、室温
まで温度を下げ、有機洗浄及びエツチング処理を施した
（１１１） Ａ ＣａＡｓ基板をボートの基板入れ６
に、またソースはそれぞれの所定の場所にセットする。
ＩｎＸＧａ、ｘＡＳｖＰｒ−ｖを成長させるためのソー
スは多結晶のＧａＰ、ＩｎＰＩｎＡｓの組合せにより作
り、また Ｉ ｎｓ、 ４ｔ Ｇａｓ、５１１ Ａｓａ、 Ｉａ
Ｐ ａｌｈを成長させるためのソースはＩｎＰ、ＧａＡ
ｓ 、ＩｎＡｓの組合せにより作る。多層の成長は二相
溶液を用いて行うため、Ｉ ｎＸＣａｔ−ｘＡｓｙＰ
＋−ｖの場合にはＧａＰをＩ ｎｓ、 ４！ Ｇａａ、
５８ ＡＳ６．１４ Ｐ ｓ、 ｓｂの場合にはＩｎＰ
を平衡飽和濃度よりも過剰に入れる。
スは多結晶のＧａＰ、ＩｎＰＩｎＡｓの組合せにより作
り、また Ｉ ｎｓ、 ４ｔ Ｇａｓ、５１１ Ａｓａ、 Ｉａ
Ｐ ａｌｈを成長させるためのソースはＩｎＰ、ＧａＡ
ｓ 、ＩｎＡｓの組合せにより作る。多層の成長は二相
溶液を用いて行うため、Ｉ ｎＸＣａｔ−ｘＡｓｙＰ
＋−ｖの場合にはＧａＰをＩ ｎｓ、 ４！ Ｇａａ、
５８ ＡＳ６．１４ Ｐ ｓ、 ｓｂの場合にはＩｎＰ
を平衡飽和濃度よりも過剰に入れる。
１ｎＸＧａ＋−ｘＡＳｖＰｒ−ｖバッファー層の成長は
過飽和の溶液を用いて行う。次に、流１６００ ｃｃ／
分の純水素雰囲気中で８００°Ｃまで温度を上げそのま
ま１時間保持しソークを行う。その後、０．５°Ｃ／分
の冷却速度で温度を下げ７８７°Ｃとなったところで冷
却速度を０．１’Ｃ／分に切り換える。更に温度を下げ
、７８６°Ｃとなったところで冷却速度を０．０５’Ｃ
／分に切り換える。その後、７８５°Ｃとなったところ
で以下に示す一連の操作を行う。
過飽和の溶液を用いて行う。次に、流１６００ ｃｃ／
分の純水素雰囲気中で８００°Ｃまで温度を上げそのま
ま１時間保持しソークを行う。その後、０．５°Ｃ／分
の冷却速度で温度を下げ７８７°Ｃとなったところで冷
却速度を０．１’Ｃ／分に切り換える。更に温度を下げ
、７８６°Ｃとなったところで冷却速度を０．０５’Ｃ
／分に切り換える。その後、７８５°Ｃとなったところ
で以下に示す一連の操作を行う。
（１） スライダー捧１１を１．４ ａｍ／秒のスラ
イド速度でスライドさせることによりスライダー棒１１
に接続されているグラファイトボートのスライダー９を
同じスライド速度でスライドさせＧａＡｓ基板を溶液溜
め１の下に移動しそこで止め、Ｉ ｎ、Ｇａ、−、Ａｓ
ＹＰ 、−Ｙのバッファ層を０．２ ｐｍ程度成長させ
る。
イド速度でスライドさせることによりスライダー棒１１
に接続されているグラファイトボートのスライダー９を
同じスライド速度でスライドさせＧａＡｓ基板を溶液溜
め１の下に移動しそこで止め、Ｉ ｎ、Ｇａ、−、Ａｓ
ＹＰ 、−Ｙのバッファ層を０．２ ｐｍ程度成長させ
る。
（２）スライダー棒１１を同じスライド速度でスライド
させることによりＧａＡｓ基板を溶液溜め２の下に移動
しそこで止めそのまま３０秒保持し成長を行う。これに
より厚さおよそ２５０Ａの ＩｎｘＧａ＋−ｘＡｓｙＰ＋−ｖが成長する。
させることによりＧａＡｓ基板を溶液溜め２の下に移動
しそこで止めそのまま３０秒保持し成長を行う。これに
より厚さおよそ２５０Ａの ＩｎｘＧａ＋−ｘＡｓｙＰ＋−ｖが成長する。
（３）溶液溜め４の方向にＧａＡｓ基板が移動するよう
に、スライダー棒１１を同じスライド速度でスライドさ
せＧ ａ Ａ ｓ基板を溶液溜め３の下で止めることな
く通過させる。この時の成長時間はおよそ０．５秒で厚
さおよそ２００ＡのＩ ｎｓ、 ４□ＣｙａＢ、 ｓｓ
Ａｓｓ、 １４ Ｐ ｓ、 ｓｂが成長する。
に、スライダー棒１１を同じスライド速度でスライドさ
せＧ ａ Ａ ｓ基板を溶液溜め３の下で止めることな
く通過させる。この時の成長時間はおよそ０．５秒で厚
さおよそ２００ＡのＩ ｎｓ、 ４□ＣｙａＢ、 ｓｓ
Ａｓｓ、 １４ Ｐ ｓ、 ｓｂが成長する。
（４）溶液溜め４の下でＧａＡｓ基板を止め３０秒保持
する。これにより厚さおよそ２５０ 人のＩｎｘＧａ＋
−ｘＡｓｖＰ＋−ｖが成長する。
する。これにより厚さおよそ２５０ 人のＩｎｘＧａ＋
−ｘＡｓｖＰ＋−ｖが成長する。
（５）溶液溜め２の方向にＧ ａ Ａ ｓ基板が移動す
るように、スライダー棒１１を同じ速度でスライドさせ
Ｇ ａ Ａ ｓ基板を溶液溜め３の下で止めることなく
通過させる。この時の成長時間はおよそ０．５秒で厚さ
およそ２００人のＩ ｎ８． ａｚ Ｇａｓ、 、１ｌ
Ａｓ＠１ａ Ｐ ａ、 ａｈが成長する。
るように、スライダー棒１１を同じ速度でスライドさせ
Ｇ ａ Ａ ｓ基板を溶液溜め３の下で止めることなく
通過させる。この時の成長時間はおよそ０．５秒で厚さ
およそ２００人のＩ ｎ８． ａｚ Ｇａｓ、 、１ｌ
Ａｓ＠１ａ Ｐ ａ、 ａｈが成長する。
（６）溶液溜め２の下でＧａＡｓ基板をで止め、３０秒
保持する。これにより厚さおよそ２５０人のＩ ｎｘＧ
ａ＋−ｘＡ！ｉｙＰ ｌ−ｖが成長する。
保持する。これにより厚さおよそ２５０人のＩ ｎｘＧ
ａ＋−ｘＡ！ｉｙＰ ｌ−ｖが成長する。
（７） （３）ないしく６）の工程を４回繰り返す。
（８） スライダー棒１１を同じ速度でスライドさせ
Ｇ ａ Ａ ｓ基板を溶液溜め１の下に移動し、多層構
造を保護するためトップ層として Ｉ ｎＸ’Ｇａ＋−ｘＡｓｙ Ｐ ＋−ｖをおよそ０．
２ ｔｔｒｎ成長させる。
Ｇ ａ Ａ ｓ基板を溶液溜め１の下に移動し、多層構
造を保護するためトップ層として Ｉ ｎＸ’Ｇａ＋−ｘＡｓｙ Ｐ ＋−ｖをおよそ０．
２ ｔｔｒｎ成長させる。
（９） スライダー棒１１を同じ速度でスライドさせ
ＧａＡｓ基板を溶液溜め１と２の間のボートの壁７の下
に移動し一連の成長を終了し、温度を室温まで降ろす。
ＧａＡｓ基板を溶液溜め１と２の間のボートの壁７の下
に移動し一連の成長を終了し、温度を室温まで降ろす。
第４図は本実施例で説明した方法により作製した多層構
造の断面の走査電子顕微鏡写真である。
造の断面の走査電子顕微鏡写真である。
これにより良好な多層構造が得られていることが確かめ
られた。
られた。
（発明の効果）
本発明により作製されるＩ ｎｘＧａ、−、ＡｓＶＰ
、−ｖとＩ ｎｕｃｙａ＋−ｕＡｓｖ Ｐ ＋−ｙの薄
膜多層構造はレーザダイオードの活性層として用いるこ
とにより通常ツタフルへテロレーザダイオードと比べて
特性の向上が期待される。また、本発明により作製され
るＩ ｎｇＧａ＋−ｘＡｓｙＰ ＋−ｖとＩ ｎｕＧａ
ｌ−ｕＡｓｖＰ ｌ−Ｖの薄膜多層構造を反射器として
用いることにより、面発光レーザダイオードの作製が可
能である。
、−ｖとＩ ｎｕｃｙａ＋−ｕＡｓｖ Ｐ ＋−ｙの薄
膜多層構造はレーザダイオードの活性層として用いるこ
とにより通常ツタフルへテロレーザダイオードと比べて
特性の向上が期待される。また、本発明により作製され
るＩ ｎｇＧａ＋−ｘＡｓｙＰ ＋−ｖとＩ ｎｕＧａ
ｌ−ｕＡｓｖＰ ｌ−Ｖの薄膜多層構造を反射器として
用いることにより、面発光レーザダイオードの作製が可
能である。
第１図は本発明において使用するグラファイトボートの
概略図、 第２図は本発明において使用する液相エピタキシャル成
長装置の概略図、 第３図は本発明において発見された Ｉ ｎｘＧａｌ−ｘＡＳｙ Ｐ ＋−ｖの膜厚の冷却速
度依存性を示すグラフ、 第４図は本発明による方法で作製されたＩ ｎＸＧａ＋
−ｘＡｓｙＰ ＋−ｖとＩ ｎｓ、 ａｒ Ｇａｓ、
５８Ａｓｓ、 ＋ａ Ｐ ｓ、 ｓｂの薄膜多層構造の
断面の走査電子顕微鏡写真である。 １〜５・・・溶液溜め ６・・・基板入れ７・・・
溶液溜め１と２の間にあるボートの壁８・・・溶液溜め
４と５の間にあるボートの壁９・・ｔグラファイトボー
トのスライダー１０・・・石英管 １１・・
・スライダー棒１２・・・熱電対 １３・・・石英管内のグラファイトボート設置場所ｌ４
・・・電気炉
概略図、 第２図は本発明において使用する液相エピタキシャル成
長装置の概略図、 第３図は本発明において発見された Ｉ ｎｘＧａｌ−ｘＡＳｙ Ｐ ＋−ｖの膜厚の冷却速
度依存性を示すグラフ、 第４図は本発明による方法で作製されたＩ ｎＸＧａ＋
−ｘＡｓｙＰ ＋−ｖとＩ ｎｓ、 ａｒ Ｇａｓ、
５８Ａｓｓ、 ＋ａ Ｐ ｓ、 ｓｂの薄膜多層構造の
断面の走査電子顕微鏡写真である。 １〜５・・・溶液溜め ６・・・基板入れ７・・・
溶液溜め１と２の間にあるボートの壁８・・・溶液溜め
４と５の間にあるボートの壁９・・ｔグラファイトボー
トのスライダー１０・・・石英管 １１・・
・スライダー棒１２・・・熱電対 １３・・・石英管内のグラファイトボート設置場所ｌ４
・・・電気炉
Claims (1)
- 【特許請求の範囲】 １、液相エピタキシャル成長法を用いて厚さ５００Å以
下のＩｎ＿ｘＧａ＿１＿−＿ｘＡＳ＿ｙＰ＿１＿−＿ｙ
（但しｘ、ｙは０．４７≦ｘ≦０．５２、０≦ｙ≦０．
０３）と厚さ５００Å以下のＩｎ＿ｕＧａ＿１＿−＿ｕ
Ａｓ＿ｖＰ＿１＿−＿ｖ（但しｖのとる値の範囲は０．
０３＜ｖ≦１であり、ｕのとる値の範囲は該Ｉｎ＿ｕＧ
ａ＿１＿−＿ｕＡｓ＿ｖＰ＿１＿−＿ｖがＧａＡｓ基板
と格子整合するという条件：０．４７−０．４９ｖ≦ｕ
≦０．５２−０．４９ｖが付加される）をＧａＡｓ基板
上に１周期以上の多層に成長させることを特徴とする半
導体多層薄膜の作成方法。 ２、（１１１）ＡＧａＡｓ基板を用い、且つ冷却速度０
．５℃／分以下で行う請求項１記載の半導体多層薄膜の
作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7409689A JPH02253613A (ja) | 1989-03-28 | 1989-03-28 | 半導体多層薄膜の作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7409689A JPH02253613A (ja) | 1989-03-28 | 1989-03-28 | 半導体多層薄膜の作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253613A true JPH02253613A (ja) | 1990-10-12 |
Family
ID=13537314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7409689A Pending JPH02253613A (ja) | 1989-03-28 | 1989-03-28 | 半導体多層薄膜の作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253613A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128522A (ja) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | 液相成長方法 |
| JPS635516A (ja) * | 1986-06-26 | 1988-01-11 | Matsushita Electric Ind Co Ltd | 液相成長方法 |
-
1989
- 1989-03-28 JP JP7409689A patent/JPH02253613A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128522A (ja) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | 液相成長方法 |
| JPS635516A (ja) * | 1986-06-26 | 1988-01-11 | Matsushita Electric Ind Co Ltd | 液相成長方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3124861B2 (ja) | 薄膜成長方法および半導体装置の製造方法 | |
| JPH02253613A (ja) | 半導体多層薄膜の作成方法 | |
| Riben et al. | Preparation of Ge/Si and Ge/GaAs Heterojunctions | |
| JP3122526B2 (ja) | 三−五族化合物半導体気相成長方法および半導体装置 | |
| JPH0473610B2 (ja) | ||
| JPH0684805A (ja) | 化合物半導体結晶成長方法 | |
| JP3316083B2 (ja) | 液相エピタキシャル成長用ＧａＡｓ単結晶基板及び液相エピタキシャル成長法 | |
| Van Oirschot | Liquid‐phase epitaxial growth of (AlGa) As on polished and roughened GaP substrates for transmission photocathodes | |
| van Oirschot et al. | LPE growth of DH laser structures with the double source method | |
| JP2676144B2 (ja) | 砒化ガリウムの成長方法 | |
| JPH0699231B2 (ja) | 気相成長方法および装置 | |
| JPS62128522A (ja) | 液相成長方法 | |
| KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
| JP2847198B2 (ja) | 化合物半導体の気相成長方法 | |
| JP2830386B2 (ja) | 表面に絶縁層を有する化合物半導体結晶の製造方法 | |
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JPH01161822A (ja) | 素子およびその製造法 | |
| Lee et al. | The electrical and optical characteristics of GaAs on Si by modified flow rate modulation epitaxy | |
| JPH03227586A (ja) | 半導体レーザ | |
| JPH05234968A (ja) | Ｉｉｉ−ｖ族化合物半導体のガスエッチング方法 | |
| JPS6016897A (ja) | 分子線結晶成長方法 | |
| Henini | R&D provides NTT and Asahi's foundations | |
| JPH04278522A (ja) | ＳｉドープＧａＩｎＰキャップ層を有する半導体材料 | |
| JPH04299525A (ja) | 素子の製造法 | |
| Chen | Metalorganic chemical vapor deposition of indium phosphide and applications |