JPH0473610B2 - - Google Patents
Info
- Publication number
- JPH0473610B2 JPH0473610B2 JP60229382A JP22938285A JPH0473610B2 JP H0473610 B2 JPH0473610 B2 JP H0473610B2 JP 60229382 A JP60229382 A JP 60229382A JP 22938285 A JP22938285 A JP 22938285A JP H0473610 B2 JPH0473610 B2 JP H0473610B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plane
- gaas
- growth
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2909—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2912—Antimonides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3254—Graded layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、MBE（分子線エピタキシー）法によ
り単結晶基板上に高品質なエピタキシヤル層を形
成する半導体装置の製造方法に関するものであ
る。
り単結晶基板上に高品質なエピタキシヤル層を形
成する半導体装置の製造方法に関するものであ
る。
＜従来技術＞
近年、MBE成長技術の進歩は著しく、10Å以
下の単分子層オーダーまでの極めて薄いエピタキ
シヤル層の制御が可能となつている。このような
MBE成長技術の進歩は半導体装置においても、
従来の液相エピタキシヤル成長（LPE）法など
では製作が困難であつた極めて薄い層を有する素
子構造に基づく新しい効果を利用した半導体装置
の製作を可能とした。その代表的なものとして、
GaAs／AlGas量子井戸（Quantum Well；略し
てQW）レーザがある。このQWレーザは従来の
二重ヘテロ接合（DH）レーザでは、数百Å以上
あつた活性層厚を100Å程度あるいはそれ以下と
することによつて、活性層中に量子化準位が形成
されることを利用しており、従来のDHレーザに
比べて閾値電流が下がる、温度特性が良い、ある
いは過渡特性に優れている等の数々の利点を有し
ている。これに関する参考文献としては次のよう
なものがある。
下の単分子層オーダーまでの極めて薄いエピタキ
シヤル層の制御が可能となつている。このような
MBE成長技術の進歩は半導体装置においても、
従来の液相エピタキシヤル成長（LPE）法など
では製作が困難であつた極めて薄い層を有する素
子構造に基づく新しい効果を利用した半導体装置
の製作を可能とした。その代表的なものとして、
GaAs／AlGas量子井戸（Quantum Well；略し
てQW）レーザがある。このQWレーザは従来の
二重ヘテロ接合（DH）レーザでは、数百Å以上
あつた活性層厚を100Å程度あるいはそれ以下と
することによつて、活性層中に量子化準位が形成
されることを利用しており、従来のDHレーザに
比べて閾値電流が下がる、温度特性が良い、ある
いは過渡特性に優れている等の数々の利点を有し
ている。これに関する参考文献としては次のよう
なものがある。
ダブリユー．テイ．ツアング、フイジツクス
レターズ、ボリユーム39、ナンバー10、ペー
ジ786（1981）（W.T.Tsang、Physics Letters、
vol.39、No.10、pp.786（1981））。
レターズ、ボリユーム39、ナンバー10、ペー
ジ786（1981）（W.T.Tsang、Physics Letters、
vol.39、No.10、pp.786（1981））。
エヌ．ケイ．ドウツタア、ジヤーナル オヴ
アプライド フイジツクス、ボリユーム53、
ナンバー11、ページ7211（1982）（N.K.Dutta、
Journal of Applied Physics、vol.53、No.11、
pp.7211（1982））。
アプライド フイジツクス、ボリユーム53、
ナンバー11、ページ7211（1982）（N.K.Dutta、
Journal of Applied Physics、vol.53、No.11、
pp.7211（1982））。
エイチ．イワムラ、テイ．サク、テイ．イシ
バシ、ケイ．オオツカ、ワイ．ホリコシ、エレ
クトロニクス レターズ、ボリユーム19、ナン
バー５、ページ180（1983）（H.Iwamura、T.
Saku、T.Ishibashi、K.Otsuka、Y.
Horikoshi、Electronics Letters、vol、19、
No.5、pp.180（1983））。
バシ、ケイ．オオツカ、ワイ．ホリコシ、エレ
クトロニクス レターズ、ボリユーム19、ナン
バー５、ページ180（1983）（H.Iwamura、T.
Saku、T.Ishibashi、K.Otsuka、Y.
Horikoshi、Electronics Letters、vol、19、
No.5、pp.180（1983））。
また、MBE法により作製されたもう１つの代
表的な半導体装置として、GaAsとAlGaAs界面
に形成された２次元電子ガスの高移動度特性を利
用した電界効果トランジスタ（FET）がある
（テイ．ミムラ（T.Mimura）他 ジヤパン ジ
ヤーナル アプライド フイジツクス ボリユー
ム19（Japn.J.Appl.Phys.vol.19）（1980）p.L225）。
これらの半導体装置をMBE法で製作する場合、
成長層の結晶が素子特性に大きな影響を及ぼすこ
とが知られている。特に、GaAs／AlGaAs系の
素子では、Alを含むAlGaAsの結晶性が成長条件
に大きく依存するため、AlGaAsの結晶性の向上
が重要である。（ダブリユ・テイ・ツアング（W.
T.Tsang）他 アプライド フイジツクス レ
ター バリユーム36（1980）ページ118（Appl.
Phys.Lett.vol.36（1980）p.118）。
表的な半導体装置として、GaAsとAlGaAs界面
に形成された２次元電子ガスの高移動度特性を利
用した電界効果トランジスタ（FET）がある
（テイ．ミムラ（T.Mimura）他 ジヤパン ジ
ヤーナル アプライド フイジツクス ボリユー
ム19（Japn.J.Appl.Phys.vol.19）（1980）p.L225）。
これらの半導体装置をMBE法で製作する場合、
成長層の結晶が素子特性に大きな影響を及ぼすこ
とが知られている。特に、GaAs／AlGaAs系の
素子では、Alを含むAlGaAsの結晶性が成長条件
に大きく依存するため、AlGaAsの結晶性の向上
が重要である。（ダブリユ・テイ・ツアング（W.
T.Tsang）他 アプライド フイジツクス レ
ター バリユーム36（1980）ページ118（Appl.
Phys.Lett.vol.36（1980）p.118）。
＜発明の目的＞
本発明は、以上のような事情に鑑み、MBE法
を用いてエピタキシヤル成長したエピタキシヤル
層の結晶性を従来より向上させることにより、閾
値電流が小さく、温度特性、過渡特性等に優れた
半導体装置が得られる半導体装置の製造方法を提
供することを目的とする。
を用いてエピタキシヤル成長したエピタキシヤル
層の結晶性を従来より向上させることにより、閾
値電流が小さく、温度特性、過渡特性等に優れた
半導体装置が得られる半導体装置の製造方法を提
供することを目的とする。
＜発明の構成＞
本発明の半導体装置の製造方法は、分子線エピ
タキシー法により、単結晶基板上にエピタキシヤ
ル層を形成して半導体装置を製造する半導体装置
の製造方法において、 前記単結晶基板として、GaAs、GaSb、InAs、
InP、GaP、InSbのいずれかから成り、かつ、面
方位が（111）Ｂ面より0.1〜１度の範囲で傾いて
いる単結晶基板を用い、 該単結晶基板の（111）Ｂ面より0.1〜１度の範
囲で傾いている面上に前記エピタキシヤル層とし
て−Ｖ族化合物半導体を形成することを特徴と
している。
タキシー法により、単結晶基板上にエピタキシヤ
ル層を形成して半導体装置を製造する半導体装置
の製造方法において、 前記単結晶基板として、GaAs、GaSb、InAs、
InP、GaP、InSbのいずれかから成り、かつ、面
方位が（111）Ｂ面より0.1〜１度の範囲で傾いて
いる単結晶基板を用い、 該単結晶基板の（111）Ｂ面より0.1〜１度の範
囲で傾いている面上に前記エピタキシヤル層とし
て−Ｖ族化合物半導体を形成することを特徴と
している。
本発明者らは、MBE法により成長したエピタ
キシヤル層の結晶性を改善する目的で、面方位の
異なるGaAs基板上にAlxGa1-xAs（ｘ＝0.2〜0.8）
を成長して、エピタキシヤル層の結晶性を評価し
た。この結果、従来から用いられている（001）
面上では基板温度720℃以上で表面が完全鏡面の
良質なエピタキシヤル成長層が得られるが、
（011）及び（111）Ｂ面上では非鏡面の成長層し
か得られないことが判明した。更に、（111）Ｂ面
の基板について、第１図に示すように、成長前の
硫酸・過酸化水素水・水の混合液によるエツチン
グの際に基板周辺部にだれを生じせしめ、（111）
Ｂ面より角度が連続して傾いたオフ面を形成し、
同様の成長を行つた。この際、通常の（001）面
基板上にも同時に成長を行い、両者の比較を行つ
た。第２図にも示すように、GaAs基板３１上に
2μｍ厚のAl0.7Ga0.3As層３２を成長し、その上に
80Å厚のGaAs量子井戸層３３を形成し、更に
1000ÅのAl0.7Ga0.3As層３４成長して量子井戸層
３３の発光特性よりAl0.7Ga0.3As層３２の結晶性
を評価した。
キシヤル層の結晶性を改善する目的で、面方位の
異なるGaAs基板上にAlxGa1-xAs（ｘ＝0.2〜0.8）
を成長して、エピタキシヤル層の結晶性を評価し
た。この結果、従来から用いられている（001）
面上では基板温度720℃以上で表面が完全鏡面の
良質なエピタキシヤル成長層が得られるが、
（011）及び（111）Ｂ面上では非鏡面の成長層し
か得られないことが判明した。更に、（111）Ｂ面
の基板について、第１図に示すように、成長前の
硫酸・過酸化水素水・水の混合液によるエツチン
グの際に基板周辺部にだれを生じせしめ、（111）
Ｂ面より角度が連続して傾いたオフ面を形成し、
同様の成長を行つた。この際、通常の（001）面
基板上にも同時に成長を行い、両者の比較を行つ
た。第２図にも示すように、GaAs基板３１上に
2μｍ厚のAl0.7Ga0.3As層３２を成長し、その上に
80Å厚のGaAs量子井戸層３３を形成し、更に
1000ÅのAl0.7Ga0.3As層３４成長して量子井戸層
３３の発光特性よりAl0.7Ga0.3As層３２の結晶性
を評価した。
GaAs基板３１の面方位の（111）Ｂ面からの
傾き角度が0.1〜１度の範囲では完全に鏡面の成
長表面ホモロジーが得られたが、この範囲をはず
れると大小いずれ側にずれても非鏡面しか得られ
なかつた。514.5nｍのArレーザ光で励起して量
子井戸層３３からの室温におけるフオトルミネツ
センスの効率を測定したところ、第３図に示すよ
うに、傾き角度が0.1〜１度の範囲ではそれ以外
の部分に比べて１桁以上高い発光効率が得られ、
この部分の成長層が高い品質を有することが確認
された。同時に（001）面基板上に成長を行い、
鏡面の成長が得られたが、量子井戸層３３からの
発光強度は、（111）面上の非鏡面の成長層と同一
オーダーであり、（111）Ｂ面からの傾いた面上の
鏡面成長部分の方が格段に優れていることがわか
つた。（111）Ｂ面上の非鏡面成長部の発光効率が
比較的高く、（001）面上と同程度あるものは、非
鏡面の原因が局部的な表面欠陥の形成によるもの
であつて、表面欠陥以外の部分は完全鏡面である
ため、この部分での発光が強いことに起因してい
る。
傾き角度が0.1〜１度の範囲では完全に鏡面の成
長表面ホモロジーが得られたが、この範囲をはず
れると大小いずれ側にずれても非鏡面しか得られ
なかつた。514.5nｍのArレーザ光で励起して量
子井戸層３３からの室温におけるフオトルミネツ
センスの効率を測定したところ、第３図に示すよ
うに、傾き角度が0.1〜１度の範囲ではそれ以外
の部分に比べて１桁以上高い発光効率が得られ、
この部分の成長層が高い品質を有することが確認
された。同時に（001）面基板上に成長を行い、
鏡面の成長が得られたが、量子井戸層３３からの
発光強度は、（111）面上の非鏡面の成長層と同一
オーダーであり、（111）Ｂ面からの傾いた面上の
鏡面成長部分の方が格段に優れていることがわか
つた。（111）Ｂ面上の非鏡面成長部の発光効率が
比較的高く、（001）面上と同程度あるものは、非
鏡面の原因が局部的な表面欠陥の形成によるもの
であつて、表面欠陥以外の部分は完全鏡面である
ため、この部分での発光が強いことに起因してい
る。
以上のように、（111）Ｂ面から0.1〜１度傾い
た面上に高品質の成長が可能であることを見出し
たが、それを形成した基板の周辺部にはその方向
に依存せず、高品質のエピタキシヤル成長が可能
であつた。このことから傾むかせる方向にはよら
ないことがわかつた。
た面上に高品質の成長が可能であることを見出し
たが、それを形成した基板の周辺部にはその方向
に依存せず、高品質のエピタキシヤル成長が可能
であつた。このことから傾むかせる方向にはよら
ないことがわかつた。
本発明は、上記の発見に基づき、面方位が
（111）Ｂ面から0.1〜１度傾いた基板上にMBE成
長したエピタキシヤル層を用いて、高性能のデバ
イスを得るものである。なお、上記例では、単結
晶基板として、GaAsを用いたが、GaSb、InAs、
InP、GaP、InSbのいずれを用いても、同様な効
果が得られた。
（111）Ｂ面から0.1〜１度傾いた基板上にMBE成
長したエピタキシヤル層を用いて、高性能のデバ
イスを得るものである。なお、上記例では、単結
晶基板として、GaAsを用いたが、GaSb、InAs、
InP、GaP、InSbのいずれを用いても、同様な効
果が得られた。
＜実施例＞
以下、本発明を図示の実施例により詳細に説明
する。
する。
本発明の一実施例であるGRIN−SCH（Gr−
aded Index Separate Confinement
Heterostruc−ture）型半導体レーザの断面構成
図を第４図に示す。（111）Ｂ面から（110）面に
向かつて0.5度傾むかせたｎ−GaAs基板（Si：
1018cm-3ドープ）１上に、ｎ−GaAsバツフア層
２（0.5μｍ）、ｎ−Al0.7Ga0.3Asクラツド層３（1μ
ｍ）、アンドープAlxGa1-xAs光ガイド層４
（0.2μｍ）、アンドープGaAs量子井戸層５（70
Å）、アンドープAlxGa1 -xAs光ガイド層６
（0.2μｍ）、ｐ−Al0.7Ga0.3Asクラツド層７（1μ
ｍ）、ｐ−GaAsキヤツプ層８（0.5μｍ）、ｎ−
Al0.5Ga0.5As電流閉じ込め層９を基板温度720℃
において連続的にMBE成長した。光ガイド層４
及び６はクラツド層３及び７から量子井戸層５の
端に向かつてAl混晶比が0.7→0.2と２乗分布をと
るよに変化させている。成長後、フツ化水素
（HF）により電流閉じ込め層９を5μｍ幅のスト
ライプ状に選択的に除去し、電流ストライプ２０
を形成し、ｎ側にAuGe−Ni層１１、ｐ側に
AuZn層１０を蒸着・アロイしてオーミツク電極
を形成した。このレーザは250μｍキヤビテイ長
の場合、室温での閾値電流40ｍＡで発振した。比
較のため同時に従来の（100）ｎ−GaAs基板上
に同一の素子構造を製作したところ、閾値電流は
60ｍＡであり、本発明により半導体レーザの閾値
電流が大幅に低減できた。
aded Index Separate Confinement
Heterostruc−ture）型半導体レーザの断面構成
図を第４図に示す。（111）Ｂ面から（110）面に
向かつて0.5度傾むかせたｎ−GaAs基板（Si：
1018cm-3ドープ）１上に、ｎ−GaAsバツフア層
２（0.5μｍ）、ｎ−Al0.7Ga0.3Asクラツド層３（1μ
ｍ）、アンドープAlxGa1-xAs光ガイド層４
（0.2μｍ）、アンドープGaAs量子井戸層５（70
Å）、アンドープAlxGa1 -xAs光ガイド層６
（0.2μｍ）、ｐ−Al0.7Ga0.3Asクラツド層７（1μ
ｍ）、ｐ−GaAsキヤツプ層８（0.5μｍ）、ｎ−
Al0.5Ga0.5As電流閉じ込め層９を基板温度720℃
において連続的にMBE成長した。光ガイド層４
及び６はクラツド層３及び７から量子井戸層５の
端に向かつてAl混晶比が0.7→0.2と２乗分布をと
るよに変化させている。成長後、フツ化水素
（HF）により電流閉じ込め層９を5μｍ幅のスト
ライプ状に選択的に除去し、電流ストライプ２０
を形成し、ｎ側にAuGe−Ni層１１、ｐ側に
AuZn層１０を蒸着・アロイしてオーミツク電極
を形成した。このレーザは250μｍキヤビテイ長
の場合、室温での閾値電流40ｍＡで発振した。比
較のため同時に従来の（100）ｎ−GaAs基板上
に同一の素子構造を製作したところ、閾値電流は
60ｍＡであり、本発明により半導体レーザの閾値
電流が大幅に低減できた。
以上、本発明の実施例としてAlGaAs系半導体
レーザを例にとつて説明したが、本発明の基礎と
なる現象は−Ｖ族化合物半導体をMBE成長す
る際の本質的な成長機構に基づいているので、
MBE成長により作成した他の−Ｖ族半導体デ
バイス全般に適用可能である。例えば、GaAs基
板上に作製したGaAs／AlGaAs、２次元電子ガ
ス電界効果トランジスタやInP基板上のInAlAs／
InGaAsレーザ等がある。また、単結晶基板とし
て、GaSb、InAs、GaP、InSbを用いても、同様
の効果が得られる。
レーザを例にとつて説明したが、本発明の基礎と
なる現象は−Ｖ族化合物半導体をMBE成長す
る際の本質的な成長機構に基づいているので、
MBE成長により作成した他の−Ｖ族半導体デ
バイス全般に適用可能である。例えば、GaAs基
板上に作製したGaAs／AlGaAs、２次元電子ガ
ス電界効果トランジスタやInP基板上のInAlAs／
InGaAsレーザ等がある。また、単結晶基板とし
て、GaSb、InAs、GaP、InSbを用いても、同様
の効果が得られる。
＜発明の効果＞
以上より明らかなように、本発明によれば、エ
ピタキシヤル層を高品質化でき、閾値電流が小さ
い等の優れた特性を有する半導体装置が得られ
る。
ピタキシヤル層を高品質化でき、閾値電流が小さ
い等の優れた特性を有する半導体装置が得られ
る。
第１図はエピタキシヤル層の基板の面方位依存
性を調べるために用いたGaAs基板の断面模式図
である。第２図はエピタキシヤル層の品質を評価
するために成長した構造の断面模式図である。第
３図は量子井戸層からのフオトルミネツセンス発
光効率の（111）Ｂ面からの傾き角度の依存性を
示す説明図である。第４図は本発明の一実施例に
より製作した半導体レーザの断面模式図である。 １……ｎ−GaAs基板、２……ｎ−GaAsバツ
フア層、３……ｎ−Al0.7Ga0.3Asクラツド層、４
……AlxGa1-xAs光ガイド層、５……GaAs量子
井戸層、６……AlxGa1-xAs光ガイド層、７……
ｐ−Al0.7Ga0.3Asクラツド層、８……ｐ−GaAs
キヤツプ層、９……ｎ−Al0.5Ga0.5As電流閉じ込
め層、１０，１１……オーミツク電極、２０……
電流ストライプ、３１……GaAs基板、３２……
Al0.7Ga0.3As層、３３……量子井戸層。
性を調べるために用いたGaAs基板の断面模式図
である。第２図はエピタキシヤル層の品質を評価
するために成長した構造の断面模式図である。第
３図は量子井戸層からのフオトルミネツセンス発
光効率の（111）Ｂ面からの傾き角度の依存性を
示す説明図である。第４図は本発明の一実施例に
より製作した半導体レーザの断面模式図である。 １……ｎ−GaAs基板、２……ｎ−GaAsバツ
フア層、３……ｎ−Al0.7Ga0.3Asクラツド層、４
……AlxGa1-xAs光ガイド層、５……GaAs量子
井戸層、６……AlxGa1-xAs光ガイド層、７……
ｐ−Al0.7Ga0.3Asクラツド層、８……ｐ−GaAs
キヤツプ層、９……ｎ−Al0.5Ga0.5As電流閉じ込
め層、１０，１１……オーミツク電極、２０……
電流ストライプ、３１……GaAs基板、３２……
Al0.7Ga0.3As層、３３……量子井戸層。
Claims (1)
- 【特許請求の範囲】 １ 分子線エピタキシー法により、単結晶基板上
にエピタキシヤル層を形成して半導体装置を製造
する半導体装置の製造方法において、 前記単結晶基板として、GaAs、GaSb、InAs、
InP、GaP、InSbのいずれかから成り、かつ、面
方位が（111）Ｂ面より0.1〜１度の範囲で傾いて
いる単結晶基板を用い、 該単結晶基板の（111）Ｂ面より0.1〜１度の範
囲で傾いている面上に前記エピタキシヤル層とし
て−Ｖ族化合物半導体を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229382A JPS6288318A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
| GB8706194A GB2202371B (en) | 1985-10-14 | 1987-03-16 | Semiconductor device |
| DE19873709134 DE3709134A1 (de) | 1985-10-14 | 1987-03-20 | Halbleiterbauelement |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229382A JPS6288318A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
| GB8706194A GB2202371B (en) | 1985-10-14 | 1987-03-16 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6288318A JPS6288318A (ja) | 1987-04-22 |
| JPH0473610B2 true JPH0473610B2 (ja) | 1992-11-24 |
Family
ID=39345493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229382A Granted JPS6288318A (ja) | 1985-10-14 | 1985-10-14 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS6288318A (ja) |
| DE (1) | DE3709134A1 (ja) |
| GB (1) | GB2202371B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2708156B2 (ja) * | 1987-07-27 | 1998-02-04 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2750856B2 (ja) * | 1987-11-12 | 1998-05-13 | シャープ株式会社 | 半導体装置 |
| JP2674043B2 (ja) * | 1987-12-11 | 1997-11-05 | ソニー株式会社 | エピタキシャル成長法 |
| JPH039515A (ja) * | 1989-06-07 | 1991-01-17 | Sharp Corp | 半導体装置 |
| JP3129112B2 (ja) * | 1994-09-08 | 2001-01-29 | 住友電気工業株式会社 | 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板 |
| CN100453690C (zh) * | 2006-07-21 | 2009-01-21 | 哈尔滨工业大学 | GaAs基InSb薄膜的分子束外延生长方法 |
| DE102011087628A1 (de) * | 2011-12-02 | 2013-06-06 | Bosch Mahle Turbo Systems Gmbh & Co. Kg | Ladeeinrichtung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3325314A (en) * | 1961-10-27 | 1967-06-13 | Siemens Ag | Semi-conductor product and method for making same |
| US3379584A (en) * | 1964-09-04 | 1968-04-23 | Texas Instruments Inc | Semiconductor wafer with at least one epitaxial layer and methods of making same |
| US3476592A (en) * | 1966-01-14 | 1969-11-04 | Ibm | Method for producing improved epitaxial films |
| GB8518353D0 (en) * | 1985-07-20 | 1985-08-29 | Plessey Co Plc | Heterostructure device |
| DE3676019D1 (de) * | 1985-09-03 | 1991-01-17 | Daido Steel Co Ltd | Epitaktische gallium-arsenid-halbleiterscheibe und verfahren zu ihrer herstellung. |
-
1985
- 1985-10-14 JP JP60229382A patent/JPS6288318A/ja active Granted
-
1987
- 1987-03-16 GB GB8706194A patent/GB2202371B/en not_active Expired
- 1987-03-20 DE DE19873709134 patent/DE3709134A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3709134A1 (de) | 1988-09-29 |
| JPS6288318A (ja) | 1987-04-22 |
| GB2202371B (en) | 1991-03-20 |
| GB2202371A (en) | 1988-09-21 |
| GB8706194D0 (en) | 1987-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0232431B1 (en) | Semiconductor device | |
| US5619518A (en) | Semiconductor laser diode | |
| US4894836A (en) | Semiconductor device | |
| US5027169A (en) | Semiconductor device with substrate misorientation | |
| Tsang | Very low current threshold GaAs/Al0. 5Ga0. 5As double‐heterostructure lasers grown by chemical beam epitaxy | |
| US4901326A (en) | Semiconductor laser device | |
| JPH0473610B2 (ja) | ||
| US5157679A (en) | Optoelectronic devices | |
| JP2647076B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP5185030B2 (ja) | 半導体構造及びその半導体構造を用いた光半導体素子 | |
| US4716129A (en) | Method for the production of semiconductor devices | |
| JP2674474B2 (ja) | 歪量子井戸半導体レーザの気相成長方法 | |
| US4783425A (en) | Fabrication process of semiconductor lasers | |
| JPH10294524A (ja) | 半導体レーザ | |
| JP3239821B2 (ja) | 歪み半導体結晶の製造方法 | |
| US5302847A (en) | Semiconductor heterostructure having a capping layer preventing deleterious effects of As-P exchange | |
| JP2002246695A (ja) | 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス | |
| JP2876543B2 (ja) | 半導体装置及びその製造法 | |
| JP2002237456A (ja) | 半導体素子及びその製造方法 | |
| JPH0141269B2 (ja) | ||
| JPH0214591A (ja) | 埋め込み型半導体レーザ素子 | |
| JPH088354B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH07169701A (ja) | ３−５族半導体薄膜の成長方法 | |
| JP2967719B2 (ja) | 半導体結晶成長方法および半導体素子 | |
| JP2708156B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |