JPH02253631A - Base modulated bipolar transistor - Google Patents
Base modulated bipolar transistorInfo
- Publication number
- JPH02253631A JPH02253631A JP1077128A JP7712889A JPH02253631A JP H02253631 A JPH02253631 A JP H02253631A JP 1077128 A JP1077128 A JP 1077128A JP 7712889 A JP7712889 A JP 7712889A JP H02253631 A JPH02253631 A JP H02253631A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- gate
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、負性抵抗特性を有するベース変調形バイオ
ポーラ・トランジスタに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a base modulated biopolar transistor having negative resistance characteristics.
[従来の技術及びその問題点]
従来、負性抵抗特性を有するベース変調形バイポーラ・
トランジスタとして、第11図に示すような平面構造を
もち、第12図に示すような断面構造をもと装置が提供
されている。この従来のトランジスタ装置における動作
原理については、同一出願人による特願昭63−196
627号に詳しく述べられている。しかしながら、従来
の第11図に示すようなベース変調形バイポーラ・トラ
ンジスタは、基本的には西端子デバイスであり、ゲート
端子を用いずに、三端子装置として使用する場合、ゲー
ト電極をコレクタ電極に対して外部でワイヤーボンディ
ング等により接続しなければならず、コスト高になる難
点を有していた。さらに、第11図に示す従来例におい
ては、ベース変調形バイポーラ・トランジスタの動作、
原理上、内部ゲート抵抗を含んだゲート領域に、ゲート
電流が流れる。このようなゲート電流の流れに対し、第
11図に示すようにゲート電流の取り出し口が一個所の
場合、内部ゲート抵抗の値は極めて太き(なる。その結
果、内部ゲート抵抗は、当該装置の特性において、以下
に示すような悪影響を及ぼす。まず、ゲート電流が内部
ゲート抵抗を含んだゲート領域を流れるため、ゲート領
域の電圧降下を引き起こす。この電圧降下の値は、ゲー
ト電流取り出し口から離れる程大きくなる。その結果、
第13図に示すエミッタ接地特性例のように、極めて不
安定な負性抵抗特性を示すことになる。そして、それは
、第11図に示す従来例のように、高出力を得る目的に
おいて、エミッタ周辺長を長(しなけれならず、その結
果、ゲート長も長くなり、必然的にゲート抵抗が大きく
なってしまったり、あるいは、高出力動作として、ゲー
ト電流1Gが大きく流れた場合に、より顕著になる。場
合によっては不要なヒステリシス特性をも示すことがあ
る。[Conventional technology and its problems] Conventionally, base modulation type bipolar type with negative resistance characteristics
As a transistor, a device is provided having a planar structure as shown in FIG. 11 and a cross-sectional structure as shown in FIG. 12. Regarding the operating principle of this conventional transistor device, the patent application No. 63-196 filed by the same applicant
No. 627 describes this in detail. However, the conventional base-modulated bipolar transistor shown in FIG. 11 is basically a west terminal device, and when used as a three-terminal device without using a gate terminal, the gate electrode is connected to the collector electrode. On the other hand, it has to be connected externally by wire bonding or the like, which has the drawback of increasing costs. Furthermore, in the conventional example shown in FIG. 11, the operation of the base modulated bipolar transistor,
In principle, a gate current flows through the gate region containing the internal gate resistance. In response to such a gate current flow, if there is only one gate current outlet as shown in Figure 11, the value of the internal gate resistance becomes extremely large.As a result, the internal gate resistance has the following negative effects on the characteristics of The farther away it gets, the bigger it gets.As a result,
As shown in the example of the grounded emitter characteristic shown in FIG. 13, the negative resistance characteristic is extremely unstable. As in the conventional example shown in Fig. 11, in order to obtain high output, the emitter peripheral length must be lengthened, and as a result, the gate length also becomes longer, which inevitably increases the gate resistance. This becomes more noticeable when a large gate current of 1 G flows due to high output operation.In some cases, unnecessary hysteresis characteristics may also be exhibited.
さらに、ゲート領域の内部ゲート抵抗は、ゲート領域の
充放電時定数を遅らせるものであり、内部ゲート抵抗の
値が大きいと、素子自体のスイッチングスピードも遅く
なり、好ましくないものである。Furthermore, the internal gate resistance of the gate region delays the charging/discharging time constant of the gate region, and if the value of the internal gate resistance is large, the switching speed of the element itself will also be slowed, which is undesirable.
[発明が解決しようとする課題]
そこで、この発明は、上記する従来技術におけるベース
変調形バイポーラ・トランジスタにみられる種々の問題
点を解決し、三端子で動作させるように構成した全く新
しい構造のベース変調形バイポーラ・トランジスタを提
供することにある。[Problems to be Solved by the Invention] Therefore, the present invention solves the various problems seen in the base modulated bipolar transistor in the prior art described above, and provides a completely new structure configured to operate with three terminals. An object of the present invention is to provide a base modulated bipolar transistor.
[課題を解決するための手段]
この発明は、上記する目的を達成するにあたって、具体
的には、第1の導電型の半導体材料からなるコレクタ領
域と、
前記コレクタ領域に対し、第1のPN接合を介して形成
される第2の導電型の半導体材料からなるベース領域と
、
前記ベース領域に対し、第2のPN接合を介して形成さ
れる第1の導電型の半導体材料からなるエミッタ領域と
を備えてなり、
前記ベース領域は、前記エミッタ領域に対し、前記第2
のPN接合を介して隣接する第1のベース領域と、前記
第1のベース領域から間隔を隔てて位置し、ベース電極
を取り出すべ(形成されるベース・コンタクト領域と、
前記第1のベース領域と前記ベース・コンタクト領域と
の間に形成される低不純物濃度の第2のベース領域とを
含み、前記第1のベース領域と前記ベース・コンタクト
領域との間にお−ける前記第2のベース領域内に、第1
の導電型の半導体材料からなるゲート領域を備え、
前記ゲート領域は、前記第2のベース領域内において、
前記コレクタ領域に達しない第1のゲート領域部と、前
記コレクタ領域に達する第2のゲート領域部とを含むも
のからなり、
前記ベース・コンタクト領域と前記エミッタ領域間を順
バイアスに付勢し、前記コレクタ領域を、前記ベース・
コンタクト領域に対し、逆バイアス状態に付勢して、前
記第2のベース領域を流れるベース電流を変調させ、負
性抵抗特性を有する出力を得るようにしたベース変調形
バイポーラ・トランジスタを構成するものである。[Means for Solving the Problems] In achieving the above object, the present invention specifically includes: a collector region made of a semiconductor material of a first conductivity type; and a first PN with respect to the collector region. a base region made of a semiconductor material of a second conductivity type formed through a junction; and an emitter region made of a semiconductor material of a first conductivity type formed with respect to the base region through a second PN junction. and the base region is opposite to the emitter region, and the base region is
a first base region adjacent to each other via a PN junction, and a base contact region located at a distance from the first base region, from which the base electrode is taken out
a second base region with a low impurity concentration formed between the first base region and the base contact region; a first base region within the second base region that
a gate region made of a semiconductor material of a conductivity type, the gate region having a conductivity type in the second base region;
a first gate region portion that does not reach the collector region; and a second gate region portion that reaches the collector region; and a forward bias is applied between the base contact region and the emitter region; The collector area is connected to the base area.
A base modulation bipolar transistor configured to apply a reverse bias to the contact region to modulate the base current flowing through the second base region to obtain an output having negative resistance characteristics. It is.
[作 用]
上記するように構成されるこの発明になるベース変調形
バイポーラ・トランジスタは、コレクタ領域とベース・
コンタクト領域に対して、ある電圧以上の逆バイアスを
加えると、ベース・エミッタ間の順バイアスにより、第
2のベース領域に注入されている少数キャリヤのうち、
その一部が、ゲート領域に吸収され、このように少数キ
ャリヤの一部が、ゲート領域に吸収されることにより、
ゲート電流IOが生じる。このゲート電流1Gは、コレ
クタ領域から部分的にコレクタ領域まで達するゲート領
域部を通り、エミッタへと流れる。そして、このコレク
タ領域に達するゲート領域部によって、ゲート領域とコ
レクタ領域とが同電位となるので、わざわざゲート電極
を取り出して外部i;おいてコレクタと接続しなくても
、三端子で動作が可能となる。又、コレクタ領域に達す
るゲート領域部は、その数が多い程、内部ゲート抵抗も
小となり、スイッチングスピードがより上る。さらに1
.大電流を流しても、内部ゲート抵抗が小さ(なるため
、ゲート電流によるゲート領域の電位の変動が小さくな
り、不安定な負性抵抗特性も生じなくなる。[Function] The base modulated bipolar transistor of the present invention configured as described above has a collector region and a base region.
When a reverse bias of a certain voltage or more is applied to the contact region, among the minority carriers injected into the second base region due to the forward bias between the base and emitter,
Some of them are absorbed in the gate region, and in this way, some of the minority carriers are absorbed in the gate region, so that
A gate current IO is generated. This gate current 1G flows from the collector region to the emitter through the gate region that partially reaches the collector region. Since the gate region reaches the collector region, the gate region and the collector region have the same potential, so it can operate with three terminals without having to take out the gate electrode and connect it to the collector externally. becomes. Furthermore, the larger the number of gate region portions that reach the collector region, the smaller the internal gate resistance, and the higher the switching speed. 1 more
.. Even when a large current is passed, the internal gate resistance is small (as a result, fluctuations in the potential of the gate region due to the gate current are small, and unstable negative resistance characteristics do not occur).
E本発明の実施例]
以下、この発明になるベース変調形バイポーラ・トラン
ジスタ(Base Modulation Bipol
ar Transistor:以下BAMBITと略記
する)について、図面に示す具体的な実施例に基づいて
詳細に説明する。尚、この発明の詳細な説明において、
シリコンを半導体材料とした場合について、NPN型の
半導体デバイスを例示的に説明する。しかしながら、こ
の発明は、他の化合物半導体を半導体材料として適用す
ることも可能であり、しかもPNP型の半導体デバイス
に構成することも可能である。E Examples of the present invention] Hereinafter, a base modulation bipolar transistor according to the present invention will be described.
ar Transistor (hereinafter abbreviated as BAMBIT) will be described in detail based on a specific example shown in the drawings. In addition, in the detailed description of this invention,
An NPN type semiconductor device will be exemplarily described in the case where silicon is used as the semiconductor material. However, the present invention can also be applied to other compound semiconductors as semiconductor materials, and can also be configured into a PNP type semiconductor device.
この発明において、その第1の実施例になるBAMBI
Tについての概略的平面図を第1図に、さらに、その■
−■線に沿った概略的断面図を第2図に示す。第1図及
び第2図に示す例において、まず、N゛高不純物濃度基
板〈1)の上にN−コレクタ層〈2〉を10 原子/
cn?程度の不純物濃度で約1〜3μm程度の厚みに
エピタキシャル成長させる。次に、Fベース層をベース
領域として、N−コレクタ層(2)に分離すべく不純物
濃度lO原子/ cd程度に拡散あるいはイオン注入し
て、N゛領域4)を形成する。アイソレーションされた
Yベース領域(3)の一部にP゛ベース領域5)をlO
原子/ cif程度の不純物濃度に拡散あるいはイオン
注入を行う。このP゛ベース領域5)を第1のベース領
域とする。次に、前記Fベース領域(3)に対して、前
記第1のベース領域(5)からP−ベース領域(3a)
を隔てて、Fベース・コンタクト領域(6)を形成する
。前記P゛ベースコンタクト領域(6)は、前記第1の
P゛ベース領域5)と同時に形成してもよい。一方、前
記Fベース領域(5)及び前記P゛ベースコンタクト領
域(6)は、共に、前記N−コレクタ層(2)に達する
深さのものであってもよいし、場合によっては、前記N
−コレクタ層(2)に達しない深さのものであってもよ
い。前記P−ベース領域(3a)を第2のベース領域と
する。続いて、N゛エミツタ領域7)をP+ベース領域
(5)の内部に所望の電流増幅率huとなるように、不
純物濃度及び深さを選定して形成する。引き続いて、N
°ゲート領域(8)をFベース領域(5)とP゛ベース
コンタクト領域6)で囲まれたP−ベース領域(3a)
内に、Fベース領域(5)を取り囲むように拡散あるい
はイオン注入により形成する。この発明では、前記ゲー
ト領域(8)は、前記第2のベース領域(3a)内にお
いて、前記コレクタ領域(2)に達しない第1のゲート
領域部(8A)と、前記コレクタ領域(2)に達する第
2のゲート領域部(8B)とによって構成されている。In this invention, BAMBI which becomes the first embodiment
A schematic plan view of T is shown in FIG.
A schematic cross-sectional view taken along line -■ is shown in FIG. In the example shown in FIGS. 1 and 2, first, an N-collector layer (2) is formed on the N-high impurity concentration substrate (1) at a concentration of 10 atoms/
cn? The film is epitaxially grown to a thickness of about 1 to 3 μm at a certain impurity concentration. Next, using the F base layer as a base region, an N' region 4) is formed by diffusion or ion implantation to an impurity concentration of about 10 atoms/cd in order to separate it into an N collector layer (2). P base region 5) is placed in a part of the isolated Y base region (3).
Diffusion or ion implantation is performed to an impurity concentration of approximately atomic/cif. This P base region 5) is defined as a first base region. Next, with respect to the F base region (3), from the first base region (5) to the P-base region (3a)
An F base contact region (6) is formed across the contact region. The P′ base contact region (6) may be formed simultaneously with the first P′ base region 5). On the other hand, both the F base region (5) and the P base contact region (6) may have a depth that reaches the N-collector layer (2), or in some cases, the N-base contact region (6) may have a depth that reaches the N-collector layer (2).
- The depth may not reach the collector layer (2). The P-base region (3a) is defined as a second base region. Subsequently, an N emitter region 7) is formed inside the P+ base region (5) with the impurity concentration and depth selected so as to provide a desired current amplification factor hu. Subsequently, N
P-base region (3a) with gate region (8) surrounded by F-base region (5) and P base contact region 6)
The F base region (5) is formed by diffusion or ion implantation so as to surround the F base region (5). In this invention, the gate region (8) includes a first gate region portion (8A) that does not reach the collector region (2) within the second base region (3a), and a first gate region portion (8A) that does not reach the collector region (2). and a second gate region portion (8B) reaching .
図に示す例において、前記第2のゲート領域部(8B〉
は、前記第1のゲート領域部(8A)上に7ケ所設けで
ある。図中、参照符号〈9〉は、酸化膜を示す。一方、
この発明では、周知の技術によりP゛ベースコンタクト
領域(6)、N゛エミツタ領域7)及びN3ゲート領域
(8)に対して、たとえば、アルミニウム等の所望の金
属材料によって電極を形成する。各電極は、P°ベース
・コンタクト領域(6)に対するベース電極(10)、
エミッタ領域(7)に対するエミッタ電極(11)、コ
レクタ領域(1)に対するコレクタ電極(12)及びゲ
ート領域(8)に対するゲート電極(13)とによって
構成される。In the example shown in the figure, the second gate region portion (8B>
are provided at seven locations on the first gate region portion (8A). In the figure, reference numeral <9> indicates an oxide film. on the other hand,
In this invention, electrodes are formed of a desired metal material, such as aluminum, on the P base contact region (6), the N emitter region 7, and the N3 gate region (8) using well-known techniques. Each electrode includes a base electrode (10) to a P° base contact area (6);
It is composed of an emitter electrode (11) for the emitter region (7), a collector electrode (12) for the collector region (1), and a gate electrode (13) for the gate region (8).
ついで、上記するように、コレクタ領域(2)に達する
ような第2のゲート領域部(8B)を備えているRAM
BITの動作原理について、第3図に示すベース接地接
続された概略的部分拡大斜視図にもとづいて説明する。Next, as described above, a RAM is provided with a second gate region (8B) that reaches the collector region (2).
The operating principle of the BIT will be explained based on the schematic partially enlarged perspective view of the base connected to ground shown in FIG.
まず、第3図において、キャリヤの動きは以下に示すよ
うになる。Fベース・コンタクト領域(6)及びエミッ
タ領域(7)を順バイアス状態にし、P+ベース・コン
タクト領域(6)及びコレクタ領域(2)を低逆バイア
ス状態にする。このようにすると、エミッタ領域(7)
からyベース領域(5)へと少数キャリヤである電子が
注入され、そのほとんどが通常のトランジスタと同様に
コレクタ領域(2)へと引き込まれ、内部コレクタ電流
lciとなり、一部がゲート領域(8)に吸収され内部
ゲート電流1G五となる。又、一部の電子は、P−ベー
ス領域(5)あるいはP−ベース領域(3a)からyベ
ース・コンタクト領域(6)にかけて再結合する。この
電子と再結合した多数キャリヤであるホールを補足する
ためFベース・コンタクト領域(6)よりホールがP−
ベース領域(3a)へ注入される。この結果、ゲート領
域(8)直下をベース電流1Bが流れるこおになる。こ
の状態から、徐々に電圧VCBを増加して行くと、ゲー
ト領域が第2のゲート領域部(8B)を通してコレクタ
領域(2)に接続されているため、ゲート領域(8)に
もコレクタとほぼ同じ電位が加えられることになる。そ
して、ゲート領域(8)及びコレクタ領域(2)よりP
−ベース領域(3a)へと空乏層が侵入して来る。この
結果、エミッタ領域(7)より注入されている電子が、
ゲート領域(8)及びコレクタ領域(2)に吸収される
割合が各々増えてきて、内部ゲート電流101と内部コ
レクタ電流1ciに対する電流増幅率を増加させる。一
方、Yベース・コンタクト領域(6)より注入されてい
る多数キャリヤであるホールに対しては、自由電荷領域
が狭くなり、電流増幅率を増加させる以上にホールによ
る注入を抑止して再結合電流を減少させる。かかる作用
により、コレクタとベース間の逆バイアス電圧に対し、
P−ベース領域(3a)が変調を来し、ベース電流IB
が変調し、増幅された内部コレクタ電流1ciと内部ゲ
ート電流lGiとの和である出力コレクタ電流ICが負
性抵抗特性を示す。そして、さらに、コレクタとベース
間電圧VCBを増加させるとyベース領域(3a)が多
数キャリヤであるホールに対してピンチ・オフされ、ベ
ース電流IB及びコレクタ電流ICは遮断される。First, in FIG. 3, the movement of the carrier is as shown below. The F base contact region (6) and emitter region (7) are placed in a forward bias condition, and the P+ base contact region (6) and collector region (2) are placed in a low reverse bias condition. In this way, the emitter area (7)
Electrons, which are minority carriers, are injected into the y base region (5) from y to ), resulting in an internal gate current of 1G5. Also, some electrons recombine from the P-base region (5) or the P-base region (3a) to the y-base contact region (6). In order to capture holes, which are majority carriers that have recombined with these electrons, holes are transferred from the F base contact region (6) to P-
Injected into the base region (3a). As a result, the base current 1B flows directly under the gate region (8). When the voltage VCB is gradually increased from this state, since the gate region is connected to the collector region (2) through the second gate region (8B), the gate region (8) is also connected to the collector region (8B). The same potential will be applied. Then, from the gate region (8) and collector region (2), P
- A depletion layer invades the base region (3a). As a result, the electrons injected from the emitter region (7) are
The ratio of absorption in the gate region (8) and collector region (2) increases, increasing the current amplification factor for the internal gate current 101 and the internal collector current 1ci. On the other hand, for holes, which are majority carriers, injected from the Y base contact region (6), the free charge region becomes narrower, and the injection by holes is suppressed more than increasing the current amplification factor, resulting in a recombination current. decrease. Due to this effect, for the reverse bias voltage between the collector and the base,
The P-base region (3a) is modulated and the base current IB
is modulated, and the output collector current IC, which is the sum of the amplified internal collector current 1ci and internal gate current 1Gi, exhibits negative resistance characteristics. Further, when the collector-base voltage VCB is increased, the y-base region (3a) is pinched off with respect to holes, which are majority carriers, and the base current IB and collector current IC are cut off.
以上は、この発明になるRAMBITの動作原理につい
て、キャリヤの流れを基に概略的に説明したが、その他
の動作原理の詳細及び特性上の詳細については、同一出
願人の出願にかかる特願昭63−196627号に、三
端子動作として記述されている。Above, the operating principle of the RAMBIT according to the present invention has been schematically explained based on the flow of carriers, but other details of the operating principle and characteristics can be found in the patent application filed by the same applicant. No. 63-196627, it is described as a three-terminal operation.
この特願昭63−196627号の発明になる従来のR
AMBITは、第11図に示すように基本的には西端子
デバイスであり、三端子で動作させるにはゲート電極(
13)及びコレクタ電極(12〉を外部でボンディング
等の手段により接続する必要があった。しかしながら、
この発明になるコレクタ領域(2)に達する第2のゲー
ト領域部(8B)を備えたBAMBITは、前述したよ
うに前記第2のゲート領域部(8B)を通しゲート領域
がコレクタと同電位に保たれ、外部接続も不要となり、
完全な三端子デバイスとなる。さらに、前記コレクタ領
域(2)に達する第2のゲート領域部(8B)は、第1
1図に示した従来例のBAMBITにみられる次のよう
な問題点を解決する。前記したように、yベース領域へ
注入された少数キャリヤをゲート領域が吸収するため、
ゲート電流が流れる。第11図に示す従来のBAMBI
Tの場合、ゲート電流取り出し口が一ケ所であり、ゲー
ト電流は、図面上、紙面に対して水平に流れる。ゲート
領域をい(ら高濃度のN°被拡散施しても、若干のゲー
ト抵抗が残り、しかも、それは高出力を取り出すため、
エミッタ周辺長を長(すればする程、必然的にゲート長
も長くなり、ゲート抵抗も大きくなる。このゲート抵抗
により、ゲート抵抗内を流れるゲート電流が、ゲート領
域の電圧降下を引き起こし、しかもゲート電流取り出し
口より離れたゲート領域であればある程、その領域の電
圧降下は大きくなる。さらに、この電圧降下は、出力コ
レクタ電流を大き(取れば取る程、ゲート電流も沢山流
れ、より大きな電圧降下を生じる。この結果、内部ゲー
ト抵抗1211は、エミッタ接地においては、第4図で
示した等価回路のように挿入され、ゲート領域の場所に
よった電圧変動を招き、第13図のような不安定な負性
抵抗特性を示すことになる。又、大電流を流せば流す程
、ゲート領域の電圧降下が太き(なり、場合によっては
ヒステリシスを持った静特性もあられれることがある。The conventional R which is the invention of this patent application No. 196627/1983
As shown in Figure 11, AMBIT is basically a west terminal device, and in order to operate with three terminals, the gate electrode (
13) and the collector electrode (12) had to be connected externally by means such as bonding. However,
In the BAMBIT according to the present invention, which is provided with a second gate region (8B) reaching the collector region (2), the gate region is brought to the same potential as the collector through the second gate region (8B), as described above. is maintained, and no external connection is required.
It becomes a complete three-terminal device. Furthermore, the second gate region portion (8B) reaching the collector region (2) is
The following problems found in the conventional BAMBIT shown in FIG. 1 are solved. As mentioned above, since the gate region absorbs the minority carriers injected into the y base region,
Gate current flows. Conventional BAMBI shown in Figure 11
In the case of T, there is only one gate current outlet, and the gate current flows horizontally to the paper surface in the drawing. Even if a high concentration of N° is diffused into the gate region, some gate resistance remains, and this is because high output is extracted.
The longer the emitter peripheral length (the longer the emitter periphery is, the longer the gate length will inevitably become, and the higher the gate resistance will become. Due to this gate resistance, the gate current flowing through the gate resistance causes a voltage drop in the gate region, and the gate The further away the gate region is from the current extraction port, the larger the voltage drop in that region will be.Furthermore, this voltage drop will increase the output collector current (the more gate current is taken, the more gate current will flow, and the larger the voltage drop will be). As a result, the internal gate resistor 1211 is inserted when the emitter is grounded as shown in the equivalent circuit shown in FIG. 4, causing voltage fluctuations depending on the location of the gate region, resulting in It exhibits unstable negative resistance characteristics.Furthermore, the larger the current flowing, the greater the voltage drop in the gate region, and in some cases static characteristics with hysteresis may occur.
さら、に、ベース変調型バイポーラ・トランジスタのス
イッチングスピードは、ゲート領域・Yベース領域間の
接合容量の充・放電の影響を受け、内部ゲート抵抗すは
、その充・放電時定数をも左右する。つまり、ゲート領
域−P−ベース領域間の接合容量を、内部ゲート抵抗り
を通じてゲート電流で充・放電するため、内部ゲート抵
抗シが大きい程スイッチングスピードが遅(なる訳であ
る。Furthermore, the switching speed of base-modulated bipolar transistors is affected by the charging and discharging of the junction capacitance between the gate region and the Y-base region, and the internal gate resistance also influences the charging and discharging time constants. . In other words, since the junction capacitance between the gate region, the P base region, and the base region is charged and discharged by the gate current through the internal gate resistance, the switching speed becomes slower as the internal gate resistance increases.
第11図に示すような一つのゲート取り出し口をもとB
AM旧Tの問題点に対し、この発明になるコレクタ領域
に達する第2のゲート領域部(8B)をもつBAMBI
Tは、次のようにその問題点を解決する。B based on one gate outlet as shown in Figure 11.
In order to solve the problems of the old AM T, the present invention provides a BAMBI with a second gate region (8B) reaching the collector region.
T solves the problem as follows.
第3図において、前記したように、yベース領域(3a
)に注入された少数キャリヤはゲート領域(8)に吸収
され、内部ゲート電流101が生じる。この内部ゲート
電流IGi、及びベース電流IBのデバイス内における
流れを、図中に示しである。少数キャリヤの吸収による
内部ゲート電流10Iはコレクタ領域(2)より第2の
ゲート領域部(8B)を通してゲート領域(8)内を流
れ各部のベース電流に応じてP゛ベース領域5)を経て
エミッタ領域(7)へと流れている。従って、第2のゲ
ート領域部(8B)よりのゲート長が内部ゲート抵抗り
となる。第1図に示す第1の実施例では、第2のゲート
領域部(8B)が7ケ所設けてあり、第11図に示す従
来の西端子BAMBITに比べて、内部抵抗シは、約1
/8程度であり、ゲート抵抗は極めて低(なる。この第
2のゲート領域部(8B)の数に対する負性抵抗特性の
変化を第5図に示す。第5図に示されるように、第2の
ゲート領域部(8B)の数が多い程、良好な負性抵抗特
性が得られる。しかしながら、前記するようにして第2
のゲート領域部(8B)の数を増やせば、それだけ内部
ゲート抵抗りが削減できるが必要以上に削減はできない
。それは、ベース電流値に比べ、N゛と領域(8)直下
を通る多数キャリヤであるホールの再結合による飽和電
流が十分高(なければならないからである。前記コレク
タ領域(2)に達する第2のゲート領域(8B)の数を
増やしすぎ、多数キャリヤの飽和電流値が低くなりすぎ
ると、負性抵抗特性を示し出す電圧Vce(OFF)、
並びにVCE(OFF)の変動をきたすことになるから
である。従って、この兼ね合いから、前記第2のゲート
領域部(8B)の数は決定すべきである。第5図Aは、
適度に第2のゲート領域部(8B)が設けられた例であ
り、良好な静特性を示している。In FIG. 3, as mentioned above, the y base region (3a
) are absorbed into the gate region (8), producing an internal gate current 101. The flow of internal gate current IGi and base current IB within the device is shown in the figure. The internal gate current 10I due to the absorption of minority carriers flows from the collector region (2) through the second gate region (8B) and within the gate region (8), depending on the base current of each part, and passes through P'base region 5) to the emitter. It flows to area (7). Therefore, the gate length from the second gate region portion (8B) becomes the internal gate resistance. In the first embodiment shown in FIG. 1, seven second gate regions (8B) are provided, and the internal resistance is about 1 compared to the conventional west terminal BAMBIT shown in FIG.
/8, and the gate resistance is extremely low. Figure 5 shows the change in negative resistance characteristics with respect to the number of second gate regions (8B). The larger the number of the second gate region portions (8B), the better the negative resistance characteristic can be obtained.
If the number of gate regions (8B) is increased, the internal gate resistance can be reduced accordingly, but it cannot be reduced more than necessary. This is because, compared to the base current value, the saturation current due to the recombination of holes, which are majority carriers, passing directly under N' and region (8) must be sufficiently high. If the number of gate regions (8B) is increased too much and the saturation current value of majority carriers becomes too low, the voltage Vce (OFF) exhibiting negative resistance characteristics,
This is because it also causes fluctuations in VCE (OFF). Therefore, the number of the second gate region portions (8B) should be determined based on this balance. Figure 5A is
This is an example in which the second gate region portion (8B) is appropriately provided, and exhibits good static characteristics.
以上のように、コレクタ領域(2)に達する第2のゲー
ト領域部(8B)を適度の数だけ設けることにより、外
部で接続を要することなく 、BAMBITの三端子動
作を可能とし、ゲート抵抗が著しく低減できるため、よ
り高速のスイッチング動作をも可能とするものである。As described above, by providing an appropriate number of second gate regions (8B) that reach the collector region (2), BAMBIT can perform three-terminal operation without requiring external connections, and the gate resistance can be reduced. Since it can be significantly reduced, higher-speed switching operations are also possible.
又、この第2のゲート領域部(8B)は、第1図並びに
第2図に示す第1の実施例のものにおいては、N゛領域
4)と同時に形成することができ、工程の増加も一切不
要である。Further, in the first embodiment shown in FIGS. 1 and 2, this second gate region portion (8B) can be formed at the same time as the N' region 4), thereby reducing the number of steps. Nothing is necessary.
次いで、第2の具体的実施例になるRAMBITについ
ての概略的平面図を第6図に示す。第6図に示す実施例
装置は、より高出力を得るため、エミッタ領域をメツシ
ュ状に形成したものであり、P°ベース・コンタクト領
域(6)が独立し、それを取り囲むゲート領域(8)も
独立している。従来の四端子構造のRAMBITでは、
エミッタ領域をメツシュ状にした場合、各独立したゲー
ト領域を配線で接続する等の平文てが必要となり、プロ
セスが複雑で、コストも高(ついていた。Next, FIG. 6 shows a schematic plan view of RAMBIT, which is a second specific embodiment. In the example device shown in FIG. 6, the emitter region is formed in a mesh shape in order to obtain higher output, and the P° base contact region (6) is independent and the gate region (8) surrounding it is formed. is also independent. In the conventional four-terminal structure RAMBIT,
When the emitter region is made into a mesh shape, it is necessary to connect each independent gate region with wires, making the process complicated and the cost high.
さらに、この発明になるコレクタ領域(2)に達する第
2のベース領域部(8B)を備えたメツシュ・エミッタ
構造のRAMBITでは、以下に示す種々の利点が引き
出せる。この第2の実施例装置では、各独立したゲート
領域(8)を、第2のゲート領域部(8B)を通して、
コレクタ領域に接続してあり、第1図並びに第2図に示
す第1の実施例よりさらにゲート抵抗が減少している。Furthermore, the RAMBIT of the mesh emitter structure including the second base region (8B) reaching the collector region (2) according to the present invention can bring out various advantages as shown below. In this second embodiment device, each independent gate region (8) is passed through the second gate region section (8B),
It is connected to the collector region, and the gate resistance is further reduced than in the first embodiment shown in FIGS. 1 and 2.
当然第11図に示す従来の四端子型のBAMBITと比
べた場合、全く比べものにならない。しかも、前記第2
のゲート領域部(8B)が増えるにもかかわらず、ゲー
ト長の総和は、第1図並びに第2図に示す第1の実施例
よりも減少することはない。そして、エミッタ周辺長が
倍増することにより、通常のバイポーラ・トランジスタ
同様、さらに大なる出力コレクタ電流を引き出すことが
できる。又、出力電流が全面に渡って流れるため、電圧
ycE(sat)も下る。このように、コレクタ領域に
達する第2のゲート領域部(8B)を設けることにより
、メツシュ・エミッタ構造も可能とし、前記第2のゲー
ト領域部(8B)の効果は、より大きな効果を生み出す
。Naturally, when compared with the conventional four-terminal type BAMBIT shown in FIG. 11, it is completely incomparable. Moreover, the second
Despite the increase in the gate region portion (8B), the total gate length does not decrease as compared to the first embodiment shown in FIGS. 1 and 2. By doubling the emitter peripheral length, it is possible to draw out even larger output collector current, just like a normal bipolar transistor. Furthermore, since the output current flows over the entire surface, the voltage ycE(sat) also decreases. In this way, by providing the second gate region (8B) that reaches the collector region, a mesh emitter structure is also possible, and the effect of the second gate region (8B) is even greater.
さらに、第3の具体的実施例になるBAMBITについ
ての概略的平面図を第7図に示す。第7図に示す実施例
装置は、受光部を備えたホト・BAMBITであり、従
来のホト・RAMBITに対しての効果の程は、上記す
る第1の実施例装置並びに第2の実施例装置で述べたと
同様である。Further, FIG. 7 shows a schematic plan view of BAMBIT, which is a third specific embodiment. The embodiment shown in FIG. 7 is a photo-BAMBIT equipped with a light-receiving section, and its effectiveness over the conventional photo-RAMBIT is comparable to that of the first embodiment and the second embodiment described above. This is the same as described in .
さらに、第4の具体的実施例になるBAMBITについ
ての概略的断面図を第8図に示す。第8図に示す実施例
は、P−ベース領域をイオン注入で形成したものであり
、第2図に示した第1の実施例における余分なP−ベー
ス領域(3b)を除くことができる。Further, FIG. 8 shows a schematic cross-sectional view of BAMBIT, which is a fourth specific example. In the embodiment shown in FIG. 8, the P-base region is formed by ion implantation, and the extra P-base region (3b) in the first embodiment shown in FIG. 2 can be removed.
第5の具体的実施例に成るRAMBITについて、その
断面図を第9図に示す。第9図に示す実施例は、Fベー
ス・コンタクト領域(6)が、第2図に示す第1の実施
例と違い、N−コレクタ領域(2)に達していないもの
である。この実施例においては、P゛ベースコンタクト
領域(6)を深く拡散しないため、サイド方向の拡散が
少な(、パターンルールの緻密化が可能である。FIG. 9 shows a cross-sectional view of RAMBIT, which is a fifth specific embodiment. The embodiment shown in FIG. 9 is different from the first embodiment shown in FIG. 2 in that the F base contact region (6) does not reach the N-collector region (2). In this embodiment, since the P base contact region (6) is not deeply diffused, there is less diffusion in the side direction (and the pattern rule can be made more precise).
さらに、第6の実施例になるRAMBITについて、そ
の断面図を第10図に示す。第10図に示す実施例は、
P゛ベース領域5〉が、N−コレクタ領域(2)に達し
ていないものである。この実施例においても、第2図に
示す第1の実施例のものと同様の特性が得られ、Fベー
ス領域(5)の直下のP−ベース領域(3a)、をN−
コレクタ領域(2)よりの空乏層で空乏化し、Fベース
領域(5)のベース幅を削減することでより高速化が可
能である。Further, FIG. 10 shows a cross-sectional view of the RAMBIT according to the sixth embodiment. The embodiment shown in FIG.
The P base region 5 does not reach the N-collector region (2). In this embodiment as well, characteristics similar to those of the first embodiment shown in FIG. 2 are obtained, and the P-base region (3a) directly below the F-base region (5) is
Higher speeds can be achieved by depleting the depletion layer from the collector region (2) and reducing the base width of the F base region (5).
この発明では、その他に、ゲート領域をショットキー接
合等にした場合にも、コレクタ領域(2)に達する第2
のゲート領域部(8B)が適用でき、その応用は、上記
実施例に限定されるものではない。In addition, in this invention, even when the gate region is made of a Schottky junction, etc., the second junction reaching the collector region (2)
The gate region portion (8B) can be applied, and its application is not limited to the above embodiment.
[実施例の効果]
以上の構成になるこの発明のベース変調形バイポーラ・
トランジスタは、以下に示す数多くの作用効果を奏する
。[Effects of the Embodiment] The base modulation bipolar system of the present invention having the above configuration
Transistors have a number of effects described below.
(i) 従来のBAMBITは、基本的には西端子デ
バイスであり、ゲートをコレクタと同電位にして、三端
子で動作させる場合、ゲート電極をワイヤーボンディン
グ等の手段により、コレクタと外部で接続する必要があ
った。しかし、この発明になるコレクタ領域に達する第
2のゲート領域を偏えたBAMBITでは、前記第2の
ゲート領域部を通して、ゲート領域をコレクタと同じ電
位に保つもので、外部接続が不要で、完全に三端子デバ
イスとして動作する。(i) Conventional BAMBIT is basically a west terminal device, and when operated with three terminals with the gate at the same potential as the collector, the gate electrode is externally connected to the collector by means such as wire bonding. There was a need. However, in the BAMBIT according to the present invention, in which the second gate region reaching the collector region is biased, the gate region is kept at the same potential as the collector through the second gate region, and no external connection is required. Operates as a three-terminal device.
(ii ) コレクタ領域に達する第2のゲート領域
部によって、当該BAMBITの内部ゲート抵抗が著し
く低減され、内部ゲート抵抗の内在による不要なヒステ
リシスをもった静特性をなくすことができ、当該RAM
BITを、大電流出力で動作させる場合等においては、
この効果はさらに顕著である。(ii) Due to the second gate region reaching the collector region, the internal gate resistance of the BAMBIT is significantly reduced, and static characteristics with unnecessary hysteresis due to the internal gate resistance can be eliminated, and the RAM
When operating BIT with large current output,
This effect is even more pronounced.
(ii) コレクタ領域に達する第2のゲート領域部
によって、当該BAMBITの内部ゲート抵抗が著しく
低減され、内部ゲート抵抗によるスイッチングスピード
の遅れを大幅に改善できる。(ii) The internal gate resistance of the BAMBIT is significantly reduced by the second gate region reaching the collector region, and the delay in switching speed due to the internal gate resistance can be significantly improved.
(iv )コレクタ領域に達する第2のゲート領域部に
よって、大電流出力を取り出すべく、メッシュー・エミ
ッタ構造をも可能とする。(iv) The second gate region reaching the collector region also enables a mesh emitter structure in order to extract a large current output.
(v) コレクタ領域に達する第2のゲート領域部の
形成自体、従来例の工程に対し、工程の追加を必要とし
ない。(v) The formation of the second gate region reaching the collector region itself does not require any additional process compared to the conventional process.
以上のように、この発明になるコレクタ領域に達する第
2のゲート領域部を備えたBAMalTは、完全な三端
子負性抵抗デバイスとして動作せしめ、高出力をも、よ
り高速にスイッチングすることを可能とするもので、高
周波高出力発振、高出力高速スイッチ、高出力高速メモ
リ等その効果の程は多大である。As described above, the BAMalT according to the present invention, which is equipped with a second gate region that reaches the collector region, can operate as a complete three-terminal negative resistance device and can switch even high outputs at higher speeds. Its effects are enormous, such as high-frequency, high-power oscillation, high-power, high-speed switches, and high-power, high-speed memory.
第1図は、この発明になるベース変調形バイポーラ・ト
ランジスタの具体的な第1の実施例を示す概略的平面図
、
第2図は、第1図における■−■線に沿った概略的断面
図、
第3図は、当該BAMBITの第1の実施例装置にもと
づいて、その動作原理を説明するための一部破断拡大斜
視図、
第4図は、当該BAMBITの内部ゲート抵抗の作用を
説明するためのエミッタ接地接続回路図、第5図A、B
及びCは、当該BAMBITにおいてコレクタ領域に達
する第2のゲート領域部の数によるエミッタ接地特性の
変化を示す特性曲線図、第6図は、当該BAMBITの
第2の実施例を示す概略的平面図、
第7図は当該RAM旧Tの第3の実施例を示す概略的平
面図、
第8図は、当該BAMBIT実施例の第4の実施例を示
す概略的断面図、
第9図は、当該BAMBITの第5の実施例を示す概略
的断面図、
第10図は、当該RAMBITの第6の実施例を示す概
略的断面図、
第11図は、従来例になるRAMBITを示す概略的平
面図、
第12図は、第11図におけるXIXI線に沿った概略
的断面図、
第13図は、従来例におけるRAMBITの特性を示す
エミッタ接地特性曲線図である。
(8B)・・・・・・第2のゲート領域部(9)・・・
・・・酸化膜
(lO)・・・・・・ベース電極
(11)・・・・・・エミッタ電極
(12)・・・・・・コレクタ電極
(13)・・・・・・ゲート電極
(14)・・・・・・ベース受光部FIG. 1 is a schematic plan view showing a concrete first embodiment of the base-modulated bipolar transistor according to the present invention, and FIG. 2 is a schematic cross-sectional view taken along the line ■-■ in FIG. Figure 3 is a partially cutaway enlarged perspective view for explaining the operating principle based on the first embodiment of the BAMBIT, and Figure 4 is for explaining the action of the internal gate resistance of the BAMBIT. Emitter grounding connection circuit diagram, Figure 5 A, B
and C are characteristic curve diagrams showing changes in emitter grounding characteristics depending on the number of second gate region parts reaching the collector region in the BAMBIT, and FIG. 6 is a schematic plan view showing a second embodiment of the BAMBIT. , FIG. 7 is a schematic plan view showing the third embodiment of the RAM old T, FIG. 8 is a schematic sectional view showing the fourth embodiment of the BAMBIT embodiment, and FIG. 9 is a schematic plan view showing the third embodiment of the RAM old T. FIG. 10 is a schematic sectional view showing a fifth embodiment of BAMBIT; FIG. 10 is a schematic sectional view showing a sixth embodiment of RAMBIT; FIG. 11 is a schematic plan view showing a conventional RAMBIT. , FIG. 12 is a schematic cross-sectional view taken along the line XIXI in FIG. 11, and FIG. 13 is a grounded emitter characteristic curve diagram showing the characteristics of RAMBIT in the conventional example. (8B)...Second gate region portion (9)...
...Oxide film (lO) ...Base electrode (11) ...Emitter electrode (12) ...Collector electrode (13) ...Gate electrode ( 14)...Base light receiving section
Claims (1)
される第2の導電型の半導体材料からなるベース領域と
、 前記ベース領域に対し、第2のPN接合を介して形成さ
れる第1の導電型の半導体材料からなるエミッタ領域と
を備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第2
のPN接合を介して隣接する第1のベース領域と、前記
第1のベース領域から間隔を隔てて位置し、ベース電極
を取り出すべく形成されるベース・コンタクト領域と、
前記第1のベース領域と前記ベース・コンタクト領域と
の間に形成される低不純物濃度の第2のベース領域とを
含み、前記第1のベース領域と前記ベース・コンタクト
領域との間における前記第2のベース領域内に、第1の
導電型の半導体材料からなるゲート領域を備え、 前記ゲート領域は、前記第2のベース領域内において、
前記コレクタ領域に達しない第1のゲート領域部と、前
記コレクタ領域に達する第2のゲート領域部とを含むも
のからなり、 前記ベース・コンタクト領域と前記エミッタ領域間を順
バイアスに付勢し、前記コレクタ領域を、前記ベース・
コンタクト領域に対し、逆バイアス状態に付勢して、前
記第2のベース領域を流れるベース電流を変調させ、負
性抵抗特性を有する出力を得るようにしたことを特徴と
するベース変調形バイポーラ・トランジスタ。[Claims] A collector region made of a semiconductor material of a first conductivity type; a base region made of a semiconductor material of a second conductivity type formed with the collector region via a first PN junction; , an emitter region made of a semiconductor material of a first conductivity type formed via a second PN junction with respect to the base region;
a first base region adjacent to each other via a PN junction; a base contact region located at a distance from the first base region and formed to take out the base electrode;
a second base region with a low impurity concentration formed between the first base region and the base contact region; a gate region made of a semiconductor material of a first conductivity type in the base region of the second base region;
a first gate region portion that does not reach the collector region; and a second gate region portion that reaches the collector region; and a forward bias is applied between the base contact region and the emitter region; The collector area is connected to the base area.
A base modulation type bipolar device characterized in that the contact region is reverse biased to modulate the base current flowing through the second base region to obtain an output having negative resistance characteristics. transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077128A JPH0744187B2 (en) | 1989-03-27 | 1989-03-27 | Base modulation bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077128A JPH0744187B2 (en) | 1989-03-27 | 1989-03-27 | Base modulation bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02253631A true JPH02253631A (en) | 1990-10-12 |
| JPH0744187B2 JPH0744187B2 (en) | 1995-05-15 |
Family
ID=13625161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1077128A Expired - Lifetime JPH0744187B2 (en) | 1989-03-27 | 1989-03-27 | Base modulation bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744187B2 (en) |
-
1989
- 1989-03-27 JP JP1077128A patent/JPH0744187B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744187B2 (en) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3210677A (en) | Unipolar-bipolar semiconductor amplifier | |
| JPS6115370A (en) | Semiconductor device | |
| JPH0371773B2 (en) | ||
| JPH08279561A (en) | Bipolar transistor and amplifier and integrated circuit using the bipolar transistor | |
| JP2000058819A (en) | Power semiconductor device | |
| JPH0560263B2 (en) | ||
| US4380021A (en) | Semiconductor integrated circuit | |
| JPS62140463A (en) | Thyristor with switchable emitter short circuit | |
| KR920003011B1 (en) | Semiconductor devices | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPS58125871A (en) | Semiconductor element improved in turn off capacity | |
| EP0056191A2 (en) | Integrated injection logic | |
| NL8702671A (en) | LATERAL HIGH VOLTAGE TRANSISTOR. | |
| JPH03105977A (en) | semiconductor equipment | |
| JPH0744187B2 (en) | Base modulation bipolar transistor | |
| JP3206149B2 (en) | Insulated gate bipolar transistor | |
| JP2763432B2 (en) | Semiconductor device | |
| EP0202038B1 (en) | Bipolar transistor | |
| JPH0756871B2 (en) | Base modulation bipolar transistor | |
| JP3249032B2 (en) | Compound semiconductor device | |
| JP3236200B2 (en) | Compound semiconductor device | |
| JP2937100B2 (en) | Semiconductor device | |
| JPS6116569A (en) | Semiconductor integrated circuit device | |
| JPS61260674A (en) | Voltage-control variable current amplification factor bipolar transistor | |
| JPS60116170A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |