JPH02253631A - ベース変調形バイポーラ・トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、負性抵抗特性を有するベース変調形バイオ
ポーラ・トランジスタに関するものである。

［従来の技術及びその問題点］ 従来、負性抵抗特性を有するベース変調形バイポーラ・
トランジスタとして、第１１図に示すような平面構造を
もち、第１２図に示すような断面構造をもと装置が提供
されている。この従来のトランジスタ装置における動作
原理については、同一出願人による特願昭６３−１９６
６２７号に詳しく述べられている。しかしながら、従来
の第１１図に示すようなベース変調形バイポーラ・トラ
ンジスタは、基本的には西端子デバイスであり、ゲート
端子を用いずに、三端子装置として使用する場合、ゲー
ト電極をコレクタ電極に対して外部でワイヤーボンディ
ング等により接続しなければならず、コスト高になる難
点を有していた。さらに、第１１図に示す従来例におい
ては、ベース変調形バイポーラ・トランジスタの動作、
原理上、内部ゲート抵抗を含んだゲート領域に、ゲート
電流が流れる。このようなゲート電流の流れに対し、第
１１図に示すようにゲート電流の取り出し口が一個所の
場合、内部ゲート抵抗の値は極めて太き（なる。その結
果、内部ゲート抵抗は、当該装置の特性において、以下
に示すような悪影響を及ぼす。まず、ゲート電流が内部
ゲート抵抗を含んだゲート領域を流れるため、ゲート領
域の電圧降下を引き起こす。この電圧降下の値は、ゲー
ト電流取り出し口から離れる程大きくなる。その結果、
第１３図に示すエミッタ接地特性例のように、極めて不
安定な負性抵抗特性を示すことになる。そして、それは
、第１１図に示す従来例のように、高出力を得る目的に
おいて、エミッタ周辺長を長（しなけれならず、その結
果、ゲート長も長くなり、必然的にゲート抵抗が大きく
なってしまったり、あるいは、高出力動作として、ゲー
ト電流１Ｇが大きく流れた場合に、より顕著になる。場
合によっては不要なヒステリシス特性をも示すことがあ
る。

さらに、ゲート領域の内部ゲート抵抗は、ゲート領域の
充放電時定数を遅らせるものであり、内部ゲート抵抗の
値が大きいと、素子自体のスイッチングスピードも遅く
なり、好ましくないものである。

［発明が解決しようとする課題］ そこで、この発明は、上記する従来技術におけるベース
変調形バイポーラ・トランジスタにみられる種々の問題
点を解決し、三端子で動作させるように構成した全く新
しい構造のベース変調形バイポーラ・トランジスタを提
供することにある。

［課題を解決するための手段］ この発明は、上記する目的を達成するにあたって、具体
的には、第１の導電型の半導体材料からなるコレクタ領
域と、 前記コレクタ領域に対し、第１のＰＮ接合を介して形成
される第２の導電型の半導体材料からなるベース領域と
、 前記ベース領域に対し、第２のＰＮ接合を介して形成さ
れる第１の導電型の半導体材料からなるエミッタ領域と
を備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第２
のＰＮ接合を介して隣接する第１のベース領域と、前記
第１のベース領域から間隔を隔てて位置し、ベース電極
を取り出すべ（形成されるベース・コンタクト領域と、
前記第１のベース領域と前記ベース・コンタクト領域と
の間に形成される低不純物濃度の第２のベース領域とを
含み、前記第１のベース領域と前記ベース・コンタクト
領域との間にお−ける前記第２のベース領域内に、第１
の導電型の半導体材料からなるゲート領域を備え、 前記ゲート領域は、前記第２のベース領域内において、
前記コレクタ領域に達しない第１のゲート領域部と、前
記コレクタ領域に達する第２のゲート領域部とを含むも
のからなり、 前記ベース・コンタクト領域と前記エミッタ領域間を順
バイアスに付勢し、前記コレクタ領域を、前記ベース・
コンタクト領域に対し、逆バイアス状態に付勢して、前
記第２のベース領域を流れるベース電流を変調させ、負
性抵抗特性を有する出力を得るようにしたベース変調形
バイポーラ・トランジスタを構成するものである。

［作　用］ 上記するように構成されるこの発明になるベース変調形
バイポーラ・トランジスタは、コレクタ領域とベース・
コンタクト領域に対して、ある電圧以上の逆バイアスを
加えると、ベース・エミッタ間の順バイアスにより、第
２のベース領域に注入されている少数キャリヤのうち、
その一部が、ゲート領域に吸収され、このように少数キ
ャリヤの一部が、ゲート領域に吸収されることにより、
ゲート電流ＩＯが生じる。このゲート電流１Ｇは、コレ
クタ領域から部分的にコレクタ領域まで達するゲート領
域部を通り、エミッタへと流れる。そして、このコレク
タ領域に達するゲート領域部によって、ゲート領域とコ
レクタ領域とが同電位となるので、わざわざゲート電極
を取り出して外部ｉ；おいてコレクタと接続しなくても
、三端子で動作が可能となる。又、コレクタ領域に達す
るゲート領域部は、その数が多い程、内部ゲート抵抗も
小となり、スイッチングスピードがより上る。さらに１
．大電流を流しても、内部ゲート抵抗が小さ（なるため
、ゲート電流によるゲート領域の電位の変動が小さくな
り、不安定な負性抵抗特性も生じなくなる。

Ｅ本発明の実施例］ 以下、この発明になるベース変調形バイポーラ・トラン
ジスタ（Ｂａｓｅ　Ｍｏｄｕｌａｔｉｏｎ　Ｂｉｐｏｌ
ａｒ　Ｔｒａｎｓｉｓｔｏｒ：以下ＢＡＭＢＩＴと略記
する）について、図面に示す具体的な実施例に基づいて
詳細に説明する。尚、この発明の詳細な説明において、
シリコンを半導体材料とした場合について、ＮＰＮ型の
半導体デバイスを例示的に説明する。しかしながら、こ
の発明は、他の化合物半導体を半導体材料として適用す
ることも可能であり、しかもＰＮＰ型の半導体デバイス
に構成することも可能である。

この発明において、その第１の実施例になるＢＡＭＢＩ
Ｔについての概略的平面図を第１図に、さらに、その■
−■線に沿った概略的断面図を第２図に示す。第１図及
び第２図に示す例において、まず、Ｎ゛高不純物濃度基
板〈１）の上にＮ−コレクタ層〈２〉を１０　　原子／
　ｃｎ？程度の不純物濃度で約１〜３μｍ程度の厚みに
エピタキシャル成長させる。次に、Ｆベース層をベース
領域として、Ｎ−コレクタ層（２）に分離すべく不純物
濃度ｌＯ原子／　ｃｄ程度に拡散あるいはイオン注入し
て、Ｎ゛領域４）を形成する。アイソレーションされた
Ｙベース領域（３）の一部にＰ゛ベース領域５）をｌＯ
原子／　ｃｉｆ程度の不純物濃度に拡散あるいはイオン
注入を行う。このＰ゛ベース領域５）を第１のベース領
域とする。次に、前記Ｆベース領域（３）に対して、前
記第１のベース領域（５）からＰ−ベース領域（３ａ）
を隔てて、Ｆベース・コンタクト領域（６）を形成する
。前記Ｐ゛ベースコンタクト領域（６）は、前記第１の
Ｐ゛ベース領域５）と同時に形成してもよい。一方、前
記Ｆベース領域（５）及び前記Ｐ゛ベースコンタクト領
域（６）は、共に、前記Ｎ−コレクタ層（２）に達する
深さのものであってもよいし、場合によっては、前記Ｎ
−コレクタ層（２）に達しない深さのものであってもよ
い。前記Ｐ−ベース領域（３ａ）を第２のベース領域と
する。続いて、Ｎ゛エミツタ領域７）をＰ＋ベース領域
（５）の内部に所望の電流増幅率ｈｕとなるように、不
純物濃度及び深さを選定して形成する。引き続いて、Ｎ
°ゲート領域（８）をＦベース領域（５）とＰ゛ベース
コンタクト領域６）で囲まれたＰ−ベース領域（３ａ）
内に、Ｆベース領域（５）を取り囲むように拡散あるい
はイオン注入により形成する。この発明では、前記ゲー
ト領域（８）は、前記第２のベース領域（３ａ）内にお
いて、前記コレクタ領域（２）に達しない第１のゲート
領域部（８Ａ）と、前記コレクタ領域（２）に達する第
２のゲート領域部（８Ｂ）とによって構成されている。

図に示す例において、前記第２のゲート領域部（８Ｂ〉
は、前記第１のゲート領域部（８Ａ）上に７ケ所設けで
ある。図中、参照符号〈９〉は、酸化膜を示す。一方、
この発明では、周知の技術によりＰ゛ベースコンタクト
領域（６）、Ｎ゛エミツタ領域７）及びＮ３ゲート領域
（８）に対して、たとえば、アルミニウム等の所望の金
属材料によって電極を形成する。各電極は、Ｐ°ベース
・コンタクト領域（６）に対するベース電極（１０）、
エミッタ領域（７）に対するエミッタ電極（１１）、コ
レクタ領域（１）に対するコレクタ電極（１２）及びゲ
ート領域（８）に対するゲート電極（１３）とによって
構成される。

ついで、上記するように、コレクタ領域（２）に達する
ような第２のゲート領域部（８Ｂ）を備えているＲＡＭ
ＢＩＴの動作原理について、第３図に示すベース接地接
続された概略的部分拡大斜視図にもとづいて説明する。

まず、第３図において、キャリヤの動きは以下に示すよ
うになる。Ｆベース・コンタクト領域（６）及びエミッ
タ領域（７）を順バイアス状態にし、Ｐ＋ベース・コン
タクト領域（６）及びコレクタ領域（２）を低逆バイア
ス状態にする。このようにすると、エミッタ領域（７）
からｙベース領域（５）へと少数キャリヤである電子が
注入され、そのほとんどが通常のトランジスタと同様に
コレクタ領域（２）へと引き込まれ、内部コレクタ電流
ｌｃｉとなり、一部がゲート領域（８）に吸収され内部
ゲート電流１Ｇ五となる。又、一部の電子は、Ｐ−ベー
ス領域（５）あるいはＰ−ベース領域（３ａ）からｙベ
ース・コンタクト領域（６）にかけて再結合する。この
電子と再結合した多数キャリヤであるホールを補足する
ためＦベース・コンタクト領域（６）よりホールがＰ−
ベース領域（３ａ）へ注入される。この結果、ゲート領
域（８）直下をベース電流１Ｂが流れるこおになる。こ
の状態から、徐々に電圧ＶＣＢを増加して行くと、ゲー
ト領域が第２のゲート領域部（８Ｂ）を通してコレクタ
領域（２）に接続されているため、ゲート領域（８）に
もコレクタとほぼ同じ電位が加えられることになる。そ
して、ゲート領域（８）及びコレクタ領域（２）よりＰ
−ベース領域（３ａ）へと空乏層が侵入して来る。この
結果、エミッタ領域（７）より注入されている電子が、
ゲート領域（８）及びコレクタ領域（２）に吸収される
割合が各々増えてきて、内部ゲート電流１０１と内部コ
レクタ電流１ｃｉに対する電流増幅率を増加させる。一
方、Ｙベース・コンタクト領域（６）より注入されてい
る多数キャリヤであるホールに対しては、自由電荷領域
が狭くなり、電流増幅率を増加させる以上にホールによ
る注入を抑止して再結合電流を減少させる。かかる作用
により、コレクタとベース間の逆バイアス電圧に対し、
Ｐ−ベース領域（３ａ）が変調を来し、ベース電流ＩＢ
が変調し、増幅された内部コレクタ電流１ｃｉと内部ゲ
ート電流ｌＧｉとの和である出力コレクタ電流ＩＣが負
性抵抗特性を示す。そして、さらに、コレクタとベース
間電圧ＶＣＢを増加させるとｙベース領域（３ａ）が多
数キャリヤであるホールに対してピンチ・オフされ、ベ
ース電流ＩＢ及びコレクタ電流ＩＣは遮断される。

以上は、この発明になるＲＡＭＢＩＴの動作原理につい
て、キャリヤの流れを基に概略的に説明したが、その他
の動作原理の詳細及び特性上の詳細については、同一出
願人の出願にかかる特願昭６３−１９６６２７号に、三
端子動作として記述されている。

この特願昭６３−１９６６２７号の発明になる従来のＲ
ＡＭＢＩＴは、第１１図に示すように基本的には西端子
デバイスであり、三端子で動作させるにはゲート電極（
１３）及びコレクタ電極（１２〉を外部でボンディング
等の手段により接続する必要があった。しかしながら、
この発明になるコレクタ領域（２）に達する第２のゲー
ト領域部（８Ｂ）を備えたＢＡＭＢＩＴは、前述したよ
うに前記第２のゲート領域部（８Ｂ）を通しゲート領域
がコレクタと同電位に保たれ、外部接続も不要となり、
完全な三端子デバイスとなる。さらに、前記コレクタ領
域（２）に達する第２のゲート領域部（８Ｂ）は、第１
１図に示した従来例のＢＡＭＢＩＴにみられる次のよう
な問題点を解決する。前記したように、ｙベース領域へ
注入された少数キャリヤをゲート領域が吸収するため、
ゲート電流が流れる。第１１図に示す従来のＢＡＭＢＩ
Ｔの場合、ゲート電流取り出し口が一ケ所であり、ゲー
ト電流は、図面上、紙面に対して水平に流れる。ゲート
領域をい（ら高濃度のＮ°被拡散施しても、若干のゲー
ト抵抗が残り、しかも、それは高出力を取り出すため、
エミッタ周辺長を長（すればする程、必然的にゲート長
も長くなり、ゲート抵抗も大きくなる。このゲート抵抗
により、ゲート抵抗内を流れるゲート電流が、ゲート領
域の電圧降下を引き起こし、しかもゲート電流取り出し
口より離れたゲート領域であればある程、その領域の電
圧降下は大きくなる。さらに、この電圧降下は、出力コ
レクタ電流を大き（取れば取る程、ゲート電流も沢山流
れ、より大きな電圧降下を生じる。この結果、内部ゲー
ト抵抗１２１１は、エミッタ接地においては、第４図で
示した等価回路のように挿入され、ゲート領域の場所に
よった電圧変動を招き、第１３図のような不安定な負性
抵抗特性を示すことになる。又、大電流を流せば流す程
、ゲート領域の電圧降下が太き（なり、場合によっては
ヒステリシスを持った静特性もあられれることがある。

さら、に、ベース変調型バイポーラ・トランジスタのス
イッチングスピードは、ゲート領域・Ｙベース領域間の
接合容量の充・放電の影響を受け、内部ゲート抵抗すは
、その充・放電時定数をも左右する。つまり、ゲート領
域−Ｐ−ベース領域間の接合容量を、内部ゲート抵抗り
を通じてゲート電流で充・放電するため、内部ゲート抵
抗シが大きい程スイッチングスピードが遅（なる訳であ
る。

第１１図に示すような一つのゲート取り出し口をもとＢ
ＡＭ旧Ｔの問題点に対し、この発明になるコレクタ領域
に達する第２のゲート領域部（８Ｂ）をもつＢＡＭＢＩ
Ｔは、次のようにその問題点を解決する。

第３図において、前記したように、ｙベース領域（３ａ
）に注入された少数キャリヤはゲート領域（８）に吸収
され、内部ゲート電流１０１が生じる。この内部ゲート
電流ＩＧｉ、及びベース電流ＩＢのデバイス内における
流れを、図中に示しである。少数キャリヤの吸収による
内部ゲート電流１０Ｉはコレクタ領域（２）より第２の
ゲート領域部（８Ｂ）を通してゲート領域（８）内を流
れ各部のベース電流に応じてＰ゛ベース領域５）を経て
エミッタ領域（７）へと流れている。従って、第２のゲ
ート領域部（８Ｂ）よりのゲート長が内部ゲート抵抗り
となる。第１図に示す第１の実施例では、第２のゲート
領域部（８Ｂ）が７ケ所設けてあり、第１１図に示す従
来の西端子ＢＡＭＢＩＴに比べて、内部抵抗シは、約１
／８程度であり、ゲート抵抗は極めて低（なる。この第
２のゲート領域部（８Ｂ）の数に対する負性抵抗特性の
変化を第５図に示す。第５図に示されるように、第２の
ゲート領域部（８Ｂ）の数が多い程、良好な負性抵抗特
性が得られる。しかしながら、前記するようにして第２
のゲート領域部（８Ｂ）の数を増やせば、それだけ内部
ゲート抵抗りが削減できるが必要以上に削減はできない
。それは、ベース電流値に比べ、Ｎ゛と領域（８）直下
を通る多数キャリヤであるホールの再結合による飽和電
流が十分高（なければならないからである。前記コレク
タ領域（２）に達する第２のゲート領域（８Ｂ）の数を
増やしすぎ、多数キャリヤの飽和電流値が低くなりすぎ
ると、負性抵抗特性を示し出す電圧Ｖｃｅ（ＯＦＦ）、
並びにＶＣＥ（ＯＦＦ）の変動をきたすことになるから
である。従って、この兼ね合いから、前記第２のゲート
領域部（８Ｂ）の数は決定すべきである。第５図Ａは、
適度に第２のゲート領域部（８Ｂ）が設けられた例であ
り、良好な静特性を示している。

以上のように、コレクタ領域（２）に達する第２のゲー
ト領域部（８Ｂ）を適度の数だけ設けることにより、外
部で接続を要することなく　、ＢＡＭＢＩＴの三端子動
作を可能とし、ゲート抵抗が著しく低減できるため、よ
り高速のスイッチング動作をも可能とするものである。

又、この第２のゲート領域部（８Ｂ）は、第１図並びに
第２図に示す第１の実施例のものにおいては、Ｎ゛領域
４）と同時に形成することができ、工程の増加も一切不
要である。

次いで、第２の具体的実施例になるＲＡＭＢＩＴについ
ての概略的平面図を第６図に示す。第６図に示す実施例
装置は、より高出力を得るため、エミッタ領域をメツシ
ュ状に形成したものであり、Ｐ°ベース・コンタクト領
域（６）が独立し、それを取り囲むゲート領域（８）も
独立している。従来の四端子構造のＲＡＭＢＩＴでは、
エミッタ領域をメツシュ状にした場合、各独立したゲー
ト領域を配線で接続する等の平文てが必要となり、プロ
セスが複雑で、コストも高（ついていた。

さらに、この発明になるコレクタ領域（２）に達する第
２のベース領域部（８Ｂ）を備えたメツシュ・エミッタ
構造のＲＡＭＢＩＴでは、以下に示す種々の利点が引き
出せる。この第２の実施例装置では、各独立したゲート
領域（８）を、第２のゲート領域部（８Ｂ）を通して、
コレクタ領域に接続してあり、第１図並びに第２図に示
す第１の実施例よりさらにゲート抵抗が減少している。

当然第１１図に示す従来の四端子型のＢＡＭＢＩＴと比
べた場合、全く比べものにならない。しかも、前記第２
のゲート領域部（８Ｂ）が増えるにもかかわらず、ゲー
ト長の総和は、第１図並びに第２図に示す第１の実施例
よりも減少することはない。そして、エミッタ周辺長が
倍増することにより、通常のバイポーラ・トランジスタ
同様、さらに大なる出力コレクタ電流を引き出すことが
できる。又、出力電流が全面に渡って流れるため、電圧
ｙｃＥ（ｓａｔ）も下る。このように、コレクタ領域に
達する第２のゲート領域部（８Ｂ）を設けることにより
、メツシュ・エミッタ構造も可能とし、前記第２のゲー
ト領域部（８Ｂ）の効果は、より大きな効果を生み出す
。

さらに、第３の具体的実施例になるＢＡＭＢＩＴについ
ての概略的平面図を第７図に示す。第７図に示す実施例
装置は、受光部を備えたホト・ＢＡＭＢＩＴであり、従
来のホト・ＲＡＭＢＩＴに対しての効果の程は、上記す
る第１の実施例装置並びに第２の実施例装置で述べたと
同様である。

さらに、第４の具体的実施例になるＢＡＭＢＩＴについ
ての概略的断面図を第８図に示す。第８図に示す実施例
は、Ｐ−ベース領域をイオン注入で形成したものであり
、第２図に示した第１の実施例における余分なＰ−ベー
ス領域（３ｂ）を除くことができる。

第５の具体的実施例に成るＲＡＭＢＩＴについて、その
断面図を第９図に示す。第９図に示す実施例は、Ｆベー
ス・コンタクト領域（６）が、第２図に示す第１の実施
例と違い、Ｎ−コレクタ領域（２）に達していないもの
である。この実施例においては、Ｐ゛ベースコンタクト
領域（６）を深く拡散しないため、サイド方向の拡散が
少な（、パターンルールの緻密化が可能である。

さらに、第６の実施例になるＲＡＭＢＩＴについて、そ
の断面図を第１０図に示す。第１０図に示す実施例は、
Ｐ゛ベース領域５〉が、Ｎ−コレクタ領域（２）に達し
ていないものである。この実施例においても、第２図に
示す第１の実施例のものと同様の特性が得られ、Ｆベー
ス領域（５）の直下のＰ−ベース領域（３ａ）、をＮ−
コレクタ領域（２）よりの空乏層で空乏化し、Ｆベース
領域（５）のベース幅を削減することでより高速化が可
能である。

この発明では、その他に、ゲート領域をショットキー接
合等にした場合にも、コレクタ領域（２）に達する第２
のゲート領域部（８Ｂ）が適用でき、その応用は、上記
実施例に限定されるものではない。

［実施例の効果］ 以上の構成になるこの発明のベース変調形バイポーラ・
トランジスタは、以下に示す数多くの作用効果を奏する
。

（ｉ）　　従来のＢＡＭＢＩＴは、基本的には西端子デ
バイスであり、ゲートをコレクタと同電位にして、三端
子で動作させる場合、ゲート電極をワイヤーボンディン
グ等の手段により、コレクタと外部で接続する必要があ
った。しかし、この発明になるコレクタ領域に達する第
２のゲート領域を偏えたＢＡＭＢＩＴでは、前記第２の
ゲート領域部を通して、ゲート領域をコレクタと同じ電
位に保つもので、外部接続が不要で、完全に三端子デバ
イスとして動作する。

（ｉｉ　）　　コレクタ領域に達する第２のゲート領域
部によって、当該ＢＡＭＢＩＴの内部ゲート抵抗が著し
く低減され、内部ゲート抵抗の内在による不要なヒステ
リシスをもった静特性をなくすことができ、当該ＲＡＭ
ＢＩＴを、大電流出力で動作させる場合等においては、
この効果はさらに顕著である。

（ｉｉ）　　コレクタ領域に達する第２のゲート領域部
によって、当該ＢＡＭＢＩＴの内部ゲート抵抗が著しく
低減され、内部ゲート抵抗によるスイッチングスピード
の遅れを大幅に改善できる。

（ｉｖ　）コレクタ領域に達する第２のゲート領域部に
よって、大電流出力を取り出すべく、メッシュー・エミ
ッタ構造をも可能とする。

（ｖ）　　コレクタ領域に達する第２のゲート領域部の
形成自体、従来例の工程に対し、工程の追加を必要とし
ない。

以上のように、この発明になるコレクタ領域に達する第
２のゲート領域部を備えたＢＡＭａｌＴは、完全な三端
子負性抵抗デバイスとして動作せしめ、高出力をも、よ
り高速にスイッチングすることを可能とするもので、高
周波高出力発振、高出力高速スイッチ、高出力高速メモ
リ等その効果の程は多大である。

【図面の簡単な説明】

第１図は、この発明になるベース変調形バイポーラ・ト
ランジスタの具体的な第１の実施例を示す概略的平面図
、 第２図は、第１図における■−■線に沿った概略的断面
図、 第３図は、当該ＢＡＭＢＩＴの第１の実施例装置にもと
づいて、その動作原理を説明するための一部破断拡大斜
視図、 第４図は、当該ＢＡＭＢＩＴの内部ゲート抵抗の作用を
説明するためのエミッタ接地接続回路図、第５図Ａ、Ｂ
及びＣは、当該ＢＡＭＢＩＴにおいてコレクタ領域に達
する第２のゲート領域部の数によるエミッタ接地特性の
変化を示す特性曲線図、第６図は、当該ＢＡＭＢＩＴの
第２の実施例を示す概略的平面図、 第７図は当該ＲＡＭ旧Ｔの第３の実施例を示す概略的平
面図、 第８図は、当該ＢＡＭＢＩＴ実施例の第４の実施例を示
す概略的断面図、 第９図は、当該ＢＡＭＢＩＴの第５の実施例を示す概略
的断面図、 第１０図は、当該ＲＡＭＢＩＴの第６の実施例を示す概
略的断面図、 第１１図は、従来例になるＲＡＭＢＩＴを示す概略的平
面図、 第１２図は、第１１図におけるＸＩＸＩ線に沿った概略
的断面図、 第１３図は、従来例におけるＲＡＭＢＩＴの特性を示す
エミッタ接地特性曲線図である。 （８Ｂ）・・・・・・第２のゲート領域部（９）・・・
・・・酸化膜 （ｌＯ）・・・・・・ベース電極 （１１）・・・・・・エミッタ電極 （１２）・・・・・・コレクタ電極 （１３）・・・・・・ゲート電極 （１４）・・・・・・ベース受光部

Claims (1)

1. 【特許請求の範囲】 第１の導電型の半導体材料からなるコレクタ領域と、 前記コレクタ領域に対し、第１のＰＮ接合を介して形成
   される第２の導電型の半導体材料からなるベース領域と
   、 前記ベース領域に対し、第２のＰＮ接合を介して形成さ
   れる第１の導電型の半導体材料からなるエミッタ領域と
   を備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第２
   のＰＮ接合を介して隣接する第１のベース領域と、前記
   第１のベース領域から間隔を隔てて位置し、ベース電極
   を取り出すべく形成されるベース・コンタクト領域と、
   前記第１のベース領域と前記ベース・コンタクト領域と
   の間に形成される低不純物濃度の第２のベース領域とを
   含み、前記第１のベース領域と前記ベース・コンタクト
   領域との間における前記第２のベース領域内に、第１の
   導電型の半導体材料からなるゲート領域を備え、 前記ゲート領域は、前記第２のベース領域内において、
   前記コレクタ領域に達しない第１のゲート領域部と、前
   記コレクタ領域に達する第２のゲート領域部とを含むも
   のからなり、 前記ベース・コンタクト領域と前記エミッタ領域間を順
   バイアスに付勢し、前記コレクタ領域を、前記ベース・
   コンタクト領域に対し、逆バイアス状態に付勢して、前
   記第２のベース領域を流れるベース電流を変調させ、負
   性抵抗特性を有する出力を得るようにしたことを特徴と
   するベース変調形バイポーラ・トランジスタ。