JPH02253690A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02253690A JPH02253690A JP1075723A JP7572389A JPH02253690A JP H02253690 A JPH02253690 A JP H02253690A JP 1075723 A JP1075723 A JP 1075723A JP 7572389 A JP7572389 A JP 7572389A JP H02253690 A JPH02253690 A JP H02253690A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- semiconductor device
- solder
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
Landscapes
- Die Bonding (AREA)
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体素子の短絡を防止した半導体装置の
製造方法に関するものである。
製造方法に関するものである。
第３図は従来の半導体装置、例えばレーザダイオード（
ＬＤ）をハンダ材を用いてジャンクションダウンに組立
てた状態を示す断面図であり、この図において、１はＬ
Ｄ、２はｐｎ接合、５はサブマウント、６はハンダ材で
、ＬＤＩはハンダ材６を介してサブマウント５に接着さ
れている。
ＬＤ）をハンダ材を用いてジャンクションダウンに組立
てた状態を示す断面図であり、この図において、１はＬ
Ｄ、２はｐｎ接合、５はサブマウント、６はハンダ材で
、ＬＤＩはハンダ材６を介してサブマウント５に接着さ
れている。
ＬＤＩとサブマウント５を接着させる面にはあらかじめ
蒸着あるいはメツキにより厚さ数ミクロンのハンダ材６
を取付け、サブマウント５とＬ’Ｄ１をダイボンダ（図
示せず）上の所定の位置に設置し、ハンダ材６の融点以
上に加熱し溶融圧着する。
蒸着あるいはメツキにより厚さ数ミクロンのハンダ材６
を取付け、サブマウント５とＬ’Ｄ１をダイボンダ（図
示せず）上の所定の位置に設置し、ハンダ材６の融点以
上に加熱し溶融圧着する。
（発明が解決しようとする課題）
上記のような工程による従来のＬＤの組立方法では、レ
ーザ光出射端面以外のｐｎ接合２の露出部分にハンダ材
６等の導電性物質が付着するとｐｎ接合２が短絡してし
まうという問題点があった。
ーザ光出射端面以外のｐｎ接合２の露出部分にハンダ材
６等の導電性物質が付着するとｐｎ接合２が短絡してし
まうという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ＬＤの組立て時にハンダ材゛等がｐｎ接合
に付着しても短絡が防止できるようにした半導体装置の
製造方法を得ることを目的とする。
れたもので、ＬＤの組立て時にハンダ材゛等がｐｎ接合
に付着しても短絡が防止できるようにした半導体装置の
製造方法を得ることを目的とする。
（課題を解決するための手段）
この発明に係る半導体装置の製造方法は、半導体ウェハ
に素子分離用メサ溝を形成する工程と、半導体ウェハを
へき開によりバー状の半導体素子に分離した後、へき開
端面および各半導体素子の導電性物質の付着により短絡
を生ずる部分の全面に絶縁膜をコーティングする工程を
含むものである。
に素子分離用メサ溝を形成する工程と、半導体ウェハを
へき開によりバー状の半導体素子に分離した後、へき開
端面および各半導体素子の導電性物質の付着により短絡
を生ずる部分の全面に絶縁膜をコーティングする工程を
含むものである。
この発明においては、半導体素子への導電性物質の付着
による短絡の生ずる部分が露出しないように、その部分
に絶縁膜を形成するようにしたので、組立時のハンダ材
等の導電性物質の盛り゛上り等による短絡が防止される
。
による短絡の生ずる部分が露出しないように、その部分
に絶縁膜を形成するようにしたので、組立時のハンダ材
等の導電性物質の盛り゛上り等による短絡が防止される
。
（実施例）
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の半導体装置の製造方法の一実施例を
説明するための斜視図で、ウェハ状態のＬＤに素子分離
用メサ溝を形成し、その後、パー状にへき関した状態を
示すものである。この図において、１はＬＤ、２はこの
ＬＤＩ中のｐｎ接合、４は素子分離用メサ溝、７は蒸着
源より飛来する絶縁膜材料、８は各素子に分離する前の
バー状態のＬＤを示す。
説明するための斜視図で、ウェハ状態のＬＤに素子分離
用メサ溝を形成し、その後、パー状にへき関した状態を
示すものである。この図において、１はＬＤ、２はこの
ＬＤＩ中のｐｎ接合、４は素子分離用メサ溝、７は蒸着
源より飛来する絶縁膜材料、８は各素子に分離する前の
バー状態のＬＤを示す。
次に絶縁膜の形成方法を第１図において説明する。
半導体ウェハにエツチング等で素子分離用メサ溝４を、
中央部よりレーザ光出射端面部の方が幅が広くなるよう
に形成する０次にへき開によりバー状態にし、Ｓ ｉ
０２ 、 ＡＪ！２０３等を端面１ａにコーティングす
る。この時、同時に側面１ｂにもＳ ｉ ０２ 、 Ａ
ｊ！２０ｓ等が付着し、これらが第２図に示す絶縁膜３
として形成される。
中央部よりレーザ光出射端面部の方が幅が広くなるよう
に形成する０次にへき開によりバー状態にし、Ｓ ｉ
０２ 、 ＡＪ！２０３等を端面１ａにコーティングす
る。この時、同時に側面１ｂにもＳ ｉ ０２ 、 Ａ
ｊ！２０ｓ等が付着し、これらが第２図に示す絶縁膜３
として形成される。
さらに、素子分離用メサ溝４により各素子に分離した後
、第２図に示すように、サブマウント５上にハンダ材６
を用いてジャンクシ日ンダウンに組立てることにより、
この発明による半導体装置が得られる。このように絶縁
膜３を形成することにより、ハンダ材６がはみ出し、盛
り上って側面１ｂに付着してもｐｎ接合２の短絡は防止
できる。
、第２図に示すように、サブマウント５上にハンダ材６
を用いてジャンクシ日ンダウンに組立てることにより、
この発明による半導体装置が得られる。このように絶縁
膜３を形成することにより、ハンダ材６がはみ出し、盛
り上って側面１ｂに付着してもｐｎ接合２の短絡は防止
できる。
なお、上記実施例はＬＤについて示したが、その他の受
光素子あるいは側面に導電性物質が付着すると短絡を生
じるデバイスについても同様に通用できる。
光素子あるいは側面に導電性物質が付着すると短絡を生
じるデバイスについても同様に通用できる。
また、素子分離用メサ溝４の形状も、側面全体に絶縁膜
３が形成可能であれば、いかなる形状でもさしつかえな
い。
３が形成可能であれば、いかなる形状でもさしつかえな
い。
さらに、絶縁膜３の形成手段および付着させる方向につ
いても制限されるものではない。
いても制限されるものではない。
（発明の効果）
以上説明したように、この発明は、半導体ウェハに素子
分離用メサ溝を形成する工程と、半導体ウェハをへき開
によりパー状の半導体素子に分離した後、へき開端面お
よび各半導体素子の導電性物質の付着により短絡を生ず
る部分の全面に絶縁膜をコーティングする工程を含むこ
とからなるので、ハンダ材等の導電性物質が付着しても
素子内での短絡が防止され、組立不良が減少し、素子の
信頼性の向上がはかれる効果がある。
分離用メサ溝を形成する工程と、半導体ウェハをへき開
によりパー状の半導体素子に分離した後、へき開端面お
よび各半導体素子の導電性物質の付着により短絡を生ず
る部分の全面に絶縁膜をコーティングする工程を含むこ
とからなるので、ハンダ材等の導電性物質が付着しても
素子内での短絡が防止され、組立不良が減少し、素子の
信頼性の向上がはかれる効果がある。
第１図はこの発明の半導体装置の製造方法の一実施例を
説明するための斜視図、第２図はこの発明により形成さ
れた半導体装置を示す断面図、第３図は従来の半導体装
置の断面図である。 図において、１はＬＤ、２はｐｎ接合、３は絶縁膜、４
は素子分離用メサ溝、５はサブマウント、６はハンダ材
、７は付着される絶縁膜材料、８はバー状態のＬＤを示
す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 第 図 第 図
説明するための斜視図、第２図はこの発明により形成さ
れた半導体装置を示す断面図、第３図は従来の半導体装
置の断面図である。 図において、１はＬＤ、２はｐｎ接合、３は絶縁膜、４
は素子分離用メサ溝、５はサブマウント、６はハンダ材
、７は付着される絶縁膜材料、８はバー状態のＬＤを示
す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 第 図 第 図
Claims (1)
- 半導体ウェハに素子分離用メサ溝を形成する工程と、前
記半導体ウェハをへき開によりバー状の半導体素子に分
離した後、前記へき開端面および前記各半導体素子の導
電性物質の付着により短絡を生ずる部分の全面に絶縁膜
をコーティングする工程を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1075723A JPH02253690A (ja) | 1989-03-27 | 1989-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1075723A JPH02253690A (ja) | 1989-03-27 | 1989-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253690A true JPH02253690A (ja) | 1990-10-12 |
Family
ID=13584474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1075723A Pending JPH02253690A (ja) | 1989-03-27 | 1989-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253690A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201305A (ja) * | 2006-01-30 | 2007-08-09 | Sony Corp | 半導体レーザ装置、半導体レーザチップ、および半導体レーザ装置の製造方法 |
| US8625646B2 (en) | 2010-04-07 | 2014-01-07 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2018503979A (ja) * | 2014-12-19 | 2018-02-08 | アルプ レイザーズ ソシエテ アノニムＡｌｐｅｓ Ｌａｓｅｒｓ Ｓ．Ａ． | エピタキシャルサイドダウン実装のために最適化された量子カスケードレーザー |
| US20210210930A1 (en) * | 2020-01-08 | 2021-07-08 | Applied Optoelectronics, Inc. | Techniques for electrically isolating n and p-side regions of a semiconductor laser chip for p-side down bonding |
-
1989
- 1989-03-27 JP JP1075723A patent/JPH02253690A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201305A (ja) * | 2006-01-30 | 2007-08-09 | Sony Corp | 半導体レーザ装置、半導体レーザチップ、および半導体レーザ装置の製造方法 |
| US8625646B2 (en) | 2010-04-07 | 2014-01-07 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2018503979A (ja) * | 2014-12-19 | 2018-02-08 | アルプ レイザーズ ソシエテ アノニムＡｌｐｅｓ Ｌａｓｅｒｓ Ｓ．Ａ． | エピタキシャルサイドダウン実装のために最適化された量子カスケードレーザー |
| US20210210930A1 (en) * | 2020-01-08 | 2021-07-08 | Applied Optoelectronics, Inc. | Techniques for electrically isolating n and p-side regions of a semiconductor laser chip for p-side down bonding |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5913108A (en) | Laser diode packaging | |
| KR20010013085A (ko) | 발광 소자의 제조 방법 | |
| EP3583667B1 (en) | Bonded laser with solder-free laser active stripe in facing relationship with submount | |
| US5045481A (en) | Method of manufacturing a solar cell | |
| JP2965668B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH02253690A (ja) | 半導体装置の製造方法 | |
| US4380862A (en) | Method for supplying a low resistivity electrical contact to a semiconductor laser device | |
| KR940003436B1 (ko) | 반도체발광장치 | |
| JPH07307520A (ja) | スタック型半導体レーザ装置の組立て方法 | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| JPH0897496A (ja) | 半導体レーザ及びその製造方法 | |
| JPH04243181A (ja) | 半導体レーザモジュール | |
| JP3200916B2 (ja) | 半導体レーザ及び半導体レーザ素子 | |
| JPS6347358B2 (ja) | ||
| JPH07176546A (ja) | 半導体装置 | |
| JP2001523584A (ja) | ２つの構造をはんだビードを用いて組み立てる方法および該方法によって得られた組立体 | |
| JP2001135833A (ja) | 受光素子の光結合構造及び受光素子の製造方法 | |
| JPS61187288A (ja) | ストライプ型半導体レ−ザの製造方法 | |
| JP3446949B2 (ja) | 複合基板及びその製造方法 | |
| KR940006785B1 (ko) | 서브마운트 및 그 제조방법 | |
| JPH05211374A (ja) | 光半導体装置の製造方法 | |
| JPH0210789A (ja) | 端面コーティング方法 | |
| JP2528020Y2 (ja) | 半導体レーザ装置 | |
| JPS60239086A (ja) | 半導体レーザ装置 | |
| JP2710542B2 (ja) | ダイヤモンド薄膜上への半導体素子の形成方法 |