JPH0225516B2

JPH0225516B2 -

Info

Publication number: JPH0225516B2
Application number: JP55160402A
Authority: JP
Inventors: Yutaka Yasui; Shuichi Hashimoto; Shigeki Sagayama
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; NTT Inc
Priority date: 1980-11-14
Filing date: 1980-11-14
Publication date: 1990-06-04
Also published as: JPS5784499A

Description

【発明の詳細な説明】本発明は、音声データを合成して音声信号を出
力する音声合成方式に係り、特に音声データの合
成開始方式に関するものである。

音声合成方式としては、PCM（Pulse
codemodulation）、DPCM（differential PCM）
等の波形符号化方式や音声の特徴を利用してパラ
メータ化したPARCOR（partial
autoecorrelation）方式、LPC（liner
pedictivecoding）方式、更にはLSP（line
spectrumpair）（線スペクトル対）方式等が知ら
れている。なかでもLSP方式は周波数領域のパラ
メータで周波数スペクトルの特徴を符号化するも
のであり線形予測符号化（LPC）方式に対し音
質改善、情報量削減等が図られ、また、音声波形
をPCM等に符号化した波形符号化方式に比較し
てデータ圧縮度が大きいものである。

パラメータ符号化方式による音声合成は、例え
ばフレーム周期毎に１組の音声データ（例えば６
バイト）を所定の手順で変換し、直線補間等によ
りサンプル周期毎の補間出力をデイジタルフイル
タの係数として加え、音源部からのパルス列又は
ホワイトノイズを駆動音源としてデイジタルフイ
ルタに加えて音声合成出力を得るものである。通
常は或るフレームの処理の間に次のフレームの音
声データを読込むものであるが、最初にシステム
あるいは音声合成回路に起動をかけた場合、音声
合成回路内部にはシフトレジスタや演算回路等が
あり、これらの回路に含まれているフリツプフロ
ツプ類の回路の状態は不定である。そのために音
声合成動作を開始する前に演算回路等の初期設定
（フリツプフロツプ類のクリア）をする必要があ
る。

本発明は、上記に示す回路の不定状態を除去す
べく、音声合成の所定の時間内に音声合成回路を
初期設定し、音声合成を開始するための起動を受
けてから、実際に音声合成を開始するまでの時間
を短縮化し、且つ安定に音声合成を行なわせるこ
とを目的とする。

上記目的を達成するために、本発明は、音声デ
ータを読込んで該音声データの変換、補間、演算
等の処理により音声の特徴をパラメータ化して音
声を合成するパラメータ符号化方式による音声合
成装置において、音声合成回路を外部から起動す
る起動信号により所定の間初期設定し、前記音声
データの受信が該初期設定の完了前に行なわれて
いる時、該初期設定の完了とともに音声合成動作
を開始させ、前記音声データの受信が該初期設定
の完了後に行なわれる時はその音声データの受信
完了とともに音声合成動作を開始させることを特
徴とし、また、音声合成動作開始直後の音声合成
動作は音声データ変換した結果を補間処理するこ
となくデイジタルフイルタ部に入力し演算処理を
することを特徴とする。

以下実施例にもとづいて、本発明を詳細に説明
する。

第１図はマイクロプロセツサの制御により音声
合成を行なうシステムのブロツク線図であり、１
はマイクロプロセツサ、２は音声データを格納し
たメモリ、３は音声合成回路、４はタイミング発
生等の為の原信号発振用の水晶発振子、５はデイ
ジタルアナログ変換器、６はローパスフイルタ、
７は増幅器、８，１０はスピーカ、９はトランス
である。

マイクロプロセツサ１からのアドレス信号によ
り、メモリ２から音声データが読出されて音声合
成回路３に加えられ、マイクロプロセツサ１から
の制御情報により音声合成回路３の音声合成の開
始、停止、フレーム周期の選択等が制御され、音
声合成回路３の状態情報がマイクロプロセツサ１
に送出される。音声合成回路３の音声出力がデイ
ジタル直列出力の場合、デイジタルアナログ変換
器５によりアナログ音声信号に変換され、ローバ
スフイルタ６を介して増幅器７に加えられ、増幅
出力によりスピーカ８が駆動される。また、音声
合成回路３には簡易型のデイジタルアナログ変換
器が内蔵されているので、トランス９を介してス
ピーカ１０を駆動することもできる。この場合の
音声品質は、簡易型のデイジタルアナログ変換器
によりアナログ音声信号に変換されるので、多少
低いものとなる。

第２図は音声合成回路のブロツク線図であり、
１１は音声データD₀〜D₇を信号DLによりセツト
して音声データの変換時まで保持しておくシフト
レジスタ群からなるデータバツフアスタツク、１
２はインターフエス部、１３は起動、停止信号
ST、補間動作を停止し同一データを繰返し合成
動作を指定する繰返し信号RPT、フレーム周期
設定信号T₀，T₁、可変・固定フレーム長モード
指定信号MODE、音声データ内情報により音声
合成停止を指定するストツプビツトイネーブル信
号SBE等の制御信号を信号によりセツトす
るコントロールレジスタ、１４は状態信号として
音声データ要求信号、障害情報信号、
音声合成中表示信号を信号SEにより出力す
るステータスレジスタ、１５は音声変換部、１６
は音声データをフイルム係数に変換する読取専用
メモリ（ROM）等からなる変換部、１７はフレ
ーム周期毎に加えられるフイルタ係数をサンプル
周期毎に補間して出力する補間部、１８は音源
部、１９はデイジタルフイルタ部、２０は簡易型
のデイジタルアナログ変換器、２１はタイミング
信号等を発生し、各部を制御する制御部であり、
集積回路化した場合のものである。各端子に示す
符号は信号を表わし、V_DD，V_SS，V_SAは電源電
圧、SOUTは例えば16ビツト直列のデイジタル
音声出力信号、POUT，NOUTは例えば８ビツ
トの簡易型デイジタルアナログ変換器２０でアナ
ログ信号に変換されたアナログ音声出力信号、
XOUTは内部論理演算用の基本クロツク、
WSYNはSOUTの同期信号、MRは内部フリツ
プフロツプ、カウンタ類のリセツト信号、CKST
は水晶発振回路の制御信号、CLK及びXTALは
水晶振動子接続端子、FPは各フレームの先頭の
サンプル周期を示すフレームパルスの出力端子で
ある。

LSP方式の場合、音声データとしては、例えば
１ビツトのスタートビツトと７ビツトのピツチ周
期データ、２ビツトのフレーム長指定ビツトと６
ビツトの振幅データ、４ビツトづつのLSPパラメ
ータ８個からなる６バイトを１組としたもので、
フレーム長は例えば５、10、20、40ｍｓの指定が
可能となつている。

このような音声データがデータバツフアスタツ
ク１１にメモリから読み込まれ、信号（デー
タロードパルス）によりセツトされ、変換部１６
によりLSPパラメータと振幅データとを用いてフ
イルタ係数に変換され、補間部１７に送出され
る。補間部１７に於いては、サンプル周期毎に直
線補間してデイジタルフイルタ部１９にフイルタ
係数を送出する。また、音源部１８は音声データ
中のピツチ周期データに従つたパルス列を発生し
てデイジタルフイルタ部１９に加えられる。

デイジタルフイルタ部１９は、加減算回路及び
乗算回路等を含むもので、音源部１８からのパル
ス列と補間部１７からのフイルタ係数との演算に
より音声合成フイルとして動作し、例えば16ビツ
ト直列のデイジタル音声信号を出力する。

第３図は本発明の実施例の要部ブロツク線図で
あり、第２図と同じ符号は同一物を示し、３１は
音声合成動作・補間計算等を制御する起動制御回
路、３２は音源ピツチ情報保持レジスタ、３３は
駆動音源発生部、３４は差分値レジスタ、３５は
１／２ｎ回路、３６は補間値レジスタ、３７，４１
は加算回路、３８，４３はインヒビツトゲート、
３９，４２はアンドゲート、４０，４４，４５は
オアゲートである。

メモリから読出された音声データD₀〜D₇はデ
ータロードパルスDLによりデータバツフアスタ
ツク１１にセツトされる。この音声データは変換
用読出タイミングパルスt₁によつて読出され、振
幅データとLSPパラメータとが変換部１６にピツ
チ周期データが音源部１８の保持レジスタ３２に
送出される。ビツチ周期データ更新タイミングパ
ルスt₂により保持レジスタ３２の内容は駆動音源
発生回路３３に更新される。駆動音源発生回路３
３はレジスタ３２の内容のピツチ同期データに従
つたパルス列（周期的パルスまたはホワイトノイ
ズ相当のパルス）を出力し、デイジタルフイルタ
部１９へ加えられる。

変換部１６の変換出力は、通常（音声合成中）
は、補間部１７の加算回路３７に加えられ、前フ
レームのフイルタ係数との差分が出力されて差分
値計算タイミングパルスt₃により差分値レジスタ
３４にセツトされ、1/2ｎ回路３５によりサンプ
ル周期毎のキザミに分割される。つまり、フレー
ム周期毎に変換部１６からの入力される係数と前
のフレームの係数との差が加算回路３７によつて
求められ、この差分が１フレーム内のサンプル数
で1/2ｎ回路で除去されて１サンプル毎の値が求
められ、この値を補間値レジスタ３６の内容に加
算回路４１で加算して、１サンプル毎のフイルタ
係数がデイジタルフイルタ部１９へ出力されるこ
とになる。この時、起動制御回路３１の出力は
“０”となつていてゲート４２を閉じ、ゲート４
３を開けている。

一方、音声合成開始の時点、つまり起動信号
STが“０”→“１”へ変化した時、第１回目の
フレームパルスEPでは、変換部１６から出力さ
れた変換結果は補間計算されることなくゲート４
２を開けることにより、そのままデイジタルフイ
ルタ１９へ送出する。この第１フレームの音声合
成開始を起動制御回路３１でゲート制御（４２，
４３のゲート）することに行う。起動制御回路３
１では、起動信号STがセツトされた否かをタイ
ミングパルスt₄を基に識別し、フレームパルス
FP及びサンプリングクロツクＤから初期設定時
間を決め各回路へ“０”を出力する。は起
動信号をセツトするコントロールレジスタロード
信号であり、MRは音声合成回路のフリツプフロ
ツプ類を外部からリセツトするリセツト信号であ
る。

第４図は起動制御回路３１の要部ブロツク線図
であり、FF₁は保持型のフリツプフロツプ、FF₂，
FF₃，FF₉は基本クロツクt₄′によつて動作する遅
延型のフリツプフロツプ、FF₃，FF₄，FF₅，FF₇
はサンプルクロツクＤにより動作する遅延型のフ
リツプフロツプ、FF₆は基本クロツクt₄により動
作する遅延型のフリツプフロツプ、FF₁₀は非同
期のブリツプフロツプ、５１，５４，６０はイン
バータ、５２，５５，５６，５８，５９はアンド
ゲート、５３はオアゲート、５７はナンドゲー
ト、６１はインヒビツトゲート、RDFはインタ
ーフエス部内で発生される音声データがそろつて
いることを表示するデータレデイ信号である。

起動信号STがコントロールレジスタロード信
号CRLによつて、セツトされFF₁に保持された
時、音声データがまだデータバツフアスタツクに
セツトされていない状態では、基本クロツクパル
スt₄′，t₄″が入力された時からFF₃，FF₄，FF₅が
サンプルクロツクＤにより順に駆動されるまでゲ
ート５６は開かれ、初期設定信号INIが制御部２
１及びFF₁₀のINIへ送出されている。サンプルク
ロツクの２回目でFF₅へ起動信号STが送られて
くるので初期設定信号INIは２〜３サンプルの間
出力される。初期設定信号INIの出力後音声デー
タがセツトされるとデータレデイ信号RDFがセ
ツトされゲート５９，５８が開くことによりデイ
ジタルフイルタ部１９、制御部等へ音声合成を開
始すべく起動信号を送る。この起動信号STによ
り制御部でフレームパルスFPを発生させ、その
フレームパルスFPはフリツプフロツプFF₉へ入
力するとともにゲート６１にも入力されている。
FF₁₀は初期設定信号INIによりセツトされている
ので、フレームパルスFPの後縁でゲート６１の
出力が“１”となりフリツプフロツプFF₁₀をリ
セツトさせるまで第３図の補間部のゲート４２を
開けていることになる。フリツプフロツプFF₁₀
がリセツト信号Ｒによつてリセツトされるとゲー
ト４３を開け補間計算を行なうようになるが第１
フレームでは差分値が“０”となつているので、
結果的に変換結果が各サンプルでデイジタルフイ
ルタ部１９に送出される。

起動信号STが入力される前に音声データがデ
ータバツフアスタツクに入力されていれば、デー
タレデイ信号RDFはセツトされているので、初
期設定信号INIが完了（例えば“１”→“０”）
すると同時に第１フレームパルスを発生させて、
変換結果を補間部へ送るとともにデイジタルフイ
ルタへも送ることとなる。

このようにフリツプフロツプFF₁にセツト（例
えば“１”）されてから最低２サンプリングパル
スの期間初期設定用の信号を発生し、初期設定完
了までにデータ受信が完了していれば初期設定完
了と同時に第１フレームの音声合成を開始させ、
初期設定完了までにデータ受信が完了していない
ときはデータ受信の完了後の最初のサンプリング
パルスの時に第１フレームを開始させることがで
きる。

第５図は音声合成回路起動前にデータを受信し
た場合のタイムチヤートを示す。データ要求信号
REQはフレームパルス毎にデータがデータバツ
フアスタツクから読み出されるとローレベルとな
り、データDATAを要求しデータがデータバツ
フアスタツクに格納されるとハイレベルになる。
障害信号は、起動信号STが入力された後デ
ータ要求中にデータがセツトされなければローレ
ベルとなる。（第５図では常にハイレベルＨの状
態の例である。）ここで、ａは合成停止状態であり、起動信号が
入力される前にデータがセツトされているため、
内部初期設定ｂは第１フレームパルスが発生する
までの短時間に行なわれ、第１データ＃１の変換
ｃ、第１データ＃１の変換結果によるデイジタル
フイルタ動作ｄ、第２データ＃２の変換及び＃１
→＃２の差分計算ｅ、＃１→＃２のデータの補間
及びデイジタルフイルタ動作ｆ、データ＃３の変
換及び＃２→＃３の差分計算ｇ、データ＃２→
＃３の補間及びデイジタルフイルタ動作ｈと順に
音声合成が行なわれる。

第６図は音声合成回路起動後にデータが受信さ
れた場合のタイムチヤートを示す。

ここで示した符号は第５図のものと同じ意味を
示しているが、第５図と異なつているのは、起動
信号STがセツトされてから音声データが、デー
タバツフアスタツクに格納された状態である。

データが格納されるまで障害信号はロー
レベルとなり、データがセツトされてからデータ
要求信号とともにハイレベルになる。第１回目の
音声合成は起動信号STがセツトされてから第４
図で説明したごとく、２〜３サンプリング周期の
間初期設定しその後にデータ＃１が格納されると
第１のフレームパルスが発生して音声合成が開始
される。この第１のフレームパルスでの音声合成
は第５図と同様にデータ＃１の変換結果をデイジ
タルフイルタに出力してフイルタ動作ｄを行ない
その後の音声合成は、データの差分計算、補間及
びデイジタルフイルタ動作ｆ，ｈを行なう。

以上説明したように、本発明によれば、音声合
成開始の第１フレームにおいて変換した音声デー
タは補間等を施さずデイジタルフイルタ部に送る
ため、最初のフリツプフロツプ回路等のランダム
な情報をもとに補間することがないので異常信号
の発生がなく、また、起動信号が入力されてから
２〜３サンプル周期間初期設定を行い、データが
あらかじめ設定されていると即フレームパルスを
発生し、データが後に設定された場合、そのデー
タ受信完了後の最初のサンプリングパルスから第
１フレームパルスを発生させるので、音声合成開
始動作が極めて早く行うことができ、且つ開始時
間にバラツキがなく、安定した音声合成開始を行
なうことができる。

【図面の簡単な説明】

第１図はマイクロプロセツサの制御により音声
合成を行なうシステムのブロツク線図、第２図は
音声合成回路のブロツク線図、第３図は本発明の
実施例の要部ブロツク線図、第４図は本発明の実
施例の起動制御回路の要部ブロツク線図、第５
図、第６図は本発明の音声合成開始方式を説明す
るためのタイムチヤートであり、第５図は音声合
成回路起動前にデータを受信した場合、第６図は
音声合成回路起動後にデータが受信された場合で
ある。 D₀〜D₇；音声データ、１１；データバツフア
スタツク、１６；変換部、１８；音源部、１７；
補間部、１９；デイジタルフイルタ、３１；起動
制御回路、DL；データロードパルス、ST；起動
信号、FP；フレームパルス、Ｄ；サンプリング
クロツク、t₁〜t₄；基本クロツク。

Claims

【特許請求の範囲】１音声データを読込んで、該音声データの変
換、補間、演算等の処理により音声の特徴をパラ
メータ化して音声を合成するパラメータ符号化方
式による音声合成装置において、音声合成回路を外部から起動する起動信号によ
り所定の間音声合成回路を初期設定し、前記音声データの受信が該初期設定の完了前に
行なわれている時、該初期設定の完了とともに音
声合成動作を開始させ、前記音声データの受信が該初期設定の完了後に
行なわれる時は、その音声データの受信完了とと
もに音声合成動作を開始させることを特徴とする
音声合成開始方式。２特許請求の範囲第１項の記載において、音声
合成動作開始直後の音声合成動作は音声データを
変換した結果を補間処理することなくデイジタル
フイルタ部に入力し、演算処理を行なうことを特
徴とする音声合成開始方式。