JPH02256309A - 多段の電圧増倍回路 - Google Patents
多段の電圧増倍回路Info
- Publication number
- JPH02256309A JPH02256309A JP1266058A JP26605889A JPH02256309A JP H02256309 A JPH02256309 A JP H02256309A JP 1266058 A JP1266058 A JP 1266058A JP 26605889 A JP26605889 A JP 26605889A JP H02256309 A JPH02256309 A JP H02256309A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- effect transistor
- field effect
- type
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; ELECTRIC HEARING AIDS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Electric hearing aids
- H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
- H04R25/505—Customised settings for obtaining desired overall acoustical characteristics using digital signal processing
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Neurosurgery (AREA)
- Otolaryngology (AREA)
- Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電圧増倍のための回路に関するものである。
従来の技術による補聴器はたとえば低雑音前置増幅器、
ＳＣフィルタ回路および電圧供給部のような多数の個別
の構成要素を含んでいる。電池動作の“スイッチド・キ
ャパシタンス゛フィルタ回路においてＳＮ比を改善する
ため、フィルタ回路の変調範囲を供給電圧の倍増により
高くすることができる。通常、補聴器の供給電圧は工な
いしｌ。
ＳＣフィルタ回路および電圧供給部のような多数の個別
の構成要素を含んでいる。電池動作の“スイッチド・キ
ャパシタンス゛フィルタ回路においてＳＮ比を改善する
ため、フィルタ回路の変調範囲を供給電圧の倍増により
高くすることができる。通常、補聴器の供給電圧は工な
いしｌ。
５ｖの範囲内にあるので、補助的な電池セルによる２な
いし３ｖへの倍増は補聴器ケース内の空間が限られてい
るために更に困難に遭遇する。
いし３ｖへの倍増は補聴器ケース内の空間が限られてい
るために更に困難に遭遇する。
技術文献から特に補聴器用として多数の電圧増倍回路が
知られており、たとえばビー、ガーバー（Ｂ、Ｇｅｒｂ
ｅｒ）他ｒ １．５ Ｖ単一供給１トランジスタＣＭＯ
５ＥＥＰｒｏｍＪ米国電気電子学会（ＩＥＥＥ）Ｓｃ１
６、第３号、１９８１年６月、第１９５〜１９９頁およ
びシラン、エフ、デイクソン（Ｊｏｈｎ、Ｆ、Ｄｉｃｋ
ｓｏｎ） ｒ改良された電圧増倍技術を用いてのＮＭＯ
Ｓ集積回路内でのワンチップ高電圧発生」米国電気電子
学会（ＩＥＥＥ） Ｓ ｃ −１１、第３号、１９７６
年６月、第３７４〜３７８頁ならびにニス。
知られており、たとえばビー、ガーバー（Ｂ、Ｇｅｒｂ
ｅｒ）他ｒ １．５ Ｖ単一供給１トランジスタＣＭＯ
５ＥＥＰｒｏｍＪ米国電気電子学会（ＩＥＥＥ）Ｓｃ１
６、第３号、１９８１年６月、第１９５〜１９９頁およ
びシラン、エフ、デイクソン（Ｊｏｈｎ、Ｆ、Ｄｉｃｋ
ｓｏｎ） ｒ改良された電圧増倍技術を用いてのＮＭＯ
Ｓ集積回路内でのワンチップ高電圧発生」米国電気電子
学会（ＩＥＥＥ） Ｓ ｃ −１１、第３号、１９７６
年６月、第３７４〜３７８頁ならびにニス。
シンガー（Ｓ、Ｓｉｎｇｅｒ） ’低インダクタンスＵ
ｐ ＤＣ−ＤＣ変換器」米国電気電子学会（ＩＩ！Ｅ
Ｅ） Ｓ Ｃ−１７、第４号、１９８２年８月、第７７
８〜７８０真に記載されている。すべてのこれらの従来
の電圧増倍回路はダイオード、またはダイオードとして
接続されたトランジスタを使用している。しかし、低電
圧用の電圧増倍回路はトランジスタにより構成されるの
が有利である。ダイオードはしきい電圧の超過後に初め
て導通状態となるので、このような回路では、電圧増倍
が実現するように、供給電圧がこのしきい電圧の何倍も
の大きさでなければならない、それに対してトランジス
タは投入状態では低抵抗として作用し、それに沿って電
荷平衡後には電圧降下が存在していない、ドイツ連邦共
和国特許出願公開節３３３５４２３ （特開昭６Ｏ−９
６１７４）号明細書にはＣＭＯＳテクノロジーでの電圧
増倍回路が示されている。この回路は与えられた電圧に
対して無損失の無負荷作動で２倍の大きさの正の電圧を
発生する。
ｐ ＤＣ−ＤＣ変換器」米国電気電子学会（ＩＩ！Ｅ
Ｅ） Ｓ Ｃ−１７、第４号、１９８２年８月、第７７
８〜７８０真に記載されている。すべてのこれらの従来
の電圧増倍回路はダイオード、またはダイオードとして
接続されたトランジスタを使用している。しかし、低電
圧用の電圧増倍回路はトランジスタにより構成されるの
が有利である。ダイオードはしきい電圧の超過後に初め
て導通状態となるので、このような回路では、電圧増倍
が実現するように、供給電圧がこのしきい電圧の何倍も
の大きさでなければならない、それに対してトランジス
タは投入状態では低抵抗として作用し、それに沿って電
荷平衡後には電圧降下が存在していない、ドイツ連邦共
和国特許出願公開節３３３５４２３ （特開昭６Ｏ−９
６１７４）号明細書にはＣＭＯＳテクノロジーでの電圧
増倍回路が示されている。この回路は与えられた電圧に
対して無損失の無負荷作動で２倍の大きさの正の電圧を
発生する。
エフ、キャリアス（Ｐ、Ｃａ１ｌｌａｓ）他の論文「プ
ログラミング可能な補聴器用のＣＭＯＳテクノロジーで
の４ＩＣのセット」米国電気電子学会（ＬＥＥＥ＞１９
８８年、カスタム集積回路コンフェレンス、第２〜５頁
には、第５図に、与えられた正の電圧に対して負の電圧
を発生するＣＭＯＳテクノロジーでの電圧増倍回路が示
されている。この論文の第３図では電圧増倍回路はレベ
ル変換器、駆動回路ならびに３段のキャパシタンス回路
網を有し、その際に駆動回路はレベル変換器と３段のキ
ャパシタンス回路網との間に接続されている。
ログラミング可能な補聴器用のＣＭＯＳテクノロジーで
の４ＩＣのセット」米国電気電子学会（ＬＥＥＥ＞１９
８８年、カスタム集積回路コンフェレンス、第２〜５頁
には、第５図に、与えられた正の電圧に対して負の電圧
を発生するＣＭＯＳテクノロジーでの電圧増倍回路が示
されている。この論文の第３図では電圧増倍回路はレベ
ル変換器、駆動回路ならびに３段のキャパシタンス回路
網を有し、その際に駆動回路はレベル変換器と３段のキ
ャパシタンス回路網との間に接続されている。
本発明の課題は、与えられた電圧に対して負の電圧を発
生するＣＭＯＳテクノロジーでの改良された電圧増倍回
路を提供することである。
生するＣＭＯＳテクノロジーでの改良された電圧増倍回
路を提供することである。
この課題は、本発明によれば、請求項１の特徴部分に記
載されている手段によって解決される。
載されている手段によって解決される。
本発明の有利な実施態様は請求項２ないし８にあげられ
ている。
ている。
本発明により得られる利点は特に、実現の際に両クロッ
ク相が利用され得ることにある。この場合、電流収率が
窩められ、また電圧変化が１つのクロック相の間に平滑
コンデンサにおいて減ぜられる。
ク相が利用され得ることにある。この場合、電流収率が
窩められ、また電圧変化が１つのクロック相の間に平滑
コンデンサにおいて減ぜられる。
以下、図面により本発明を一層詳細に説明する。
第１図による本発明による電圧増倍回路は、第４のイン
バータ段１４と、第３のインバータ段１３と接続されて
いるレベル変換器ＰＵとにより駆動される第１および第
２の段ＳＴＩ、ＳＴ２を含んでいる。両段の各々はイン
バータ回路、キャパシタンスならびに２つのｎチャネル
電界効果トランジスタを含んでいる。ここでキャパシタ
ンスは第１の端子でインバータ段の出力端に、また第２
の端子で両ｎチャネル電界効果トランジスタの１つを介
して接地電位ＧＮＤと接続されている。別のトランジス
タは第２の基準電位ＶＳＳとキャパシタンスの第２の端
子との間に接続されており、その際に第２の基準電位■
５．は電圧増倍回路の出力端と接続されている。
バータ段１４と、第３のインバータ段１３と接続されて
いるレベル変換器ＰＵとにより駆動される第１および第
２の段ＳＴＩ、ＳＴ２を含んでいる。両段の各々はイン
バータ回路、キャパシタンスならびに２つのｎチャネル
電界効果トランジスタを含んでいる。ここでキャパシタ
ンスは第１の端子でインバータ段の出力端に、また第２
の端子で両ｎチャネル電界効果トランジスタの１つを介
して接地電位ＧＮＤと接続されている。別のトランジス
タは第２の基準電位ＶＳＳとキャパシタンスの第２の端
子との間に接続されており、その際に第２の基準電位■
５．は電圧増倍回路の出力端と接続されている。
供給電圧は接地電位ＧＮＤと第１の基準電位■Ｉを有す
る導線との間で与えられるが、電圧増倍回路によりＶｓ
ｓ−ＶＤＤ（接地電位ＧＮＤを基準にして）を有する第
２の基準電位の電圧を発生することができる。そのため
に第１のクロック相でキャパシタンスが第１の端子で第
１の基準電位■。。に充電され、また同時に第２の端子
で両電界効果トランジスタの１つを介して接地電位ＧＮ
Ｄと接続される。それに続くクロック相ではこのトラン
ジスタは遮断し、またインバータ段を介して第１の端子
が第１の基準電位■。から接地電位ＧＮＤへ放電され、
従って第２の端子は接地電位ＧＮＤからマイナスＶＤＤ
へ低下する。このクロック相の間、第２の端子と第２の
基準電位ＶＳＳとの間に接続されている電界効果トラン
ジスタが導通し、電荷をキャパシタンスＣＩから別の平
滑キャパシタンスＣ３へ伝達する。平滑キャパシタンス
Ｃ３は第２の基準電位■８．と接地電位ＧＮＤとの間に
接続されている。上記のサイクルはすぐ次のクロック周
期で繰り返し、また基準電位■。は電圧−ｖＤＢが到達
されるまでますます負になる。いま第１のクロック周期
中に第１の段のキャパシタンスＣＩが充電される間、第
２の段の既に充電されたキャパシタンスＣ２はその電荷
を平滑コンデンサに与え得る。それにより両クロック相
を利用することが可能であり、このことは電流収率を高
くし、また平滑コンデンサＣ３における１つのクロック
相の間の電圧変化を減する。キャパシタンスｃ１の第２
の端子と第２の基準電位ＶＳＸとの間の電圧は０■＝接
地電位ＧＮＤと−Ｖ０との間を移動する。すなわち、そ
れぞれ第１および第２の段の両電界効果トランジスタは
、−■ｏゎの電圧において確実に遮断するように駆動さ
れなければならない。
る導線との間で与えられるが、電圧増倍回路によりＶｓ
ｓ−ＶＤＤ（接地電位ＧＮＤを基準にして）を有する第
２の基準電位の電圧を発生することができる。そのため
に第１のクロック相でキャパシタンスが第１の端子で第
１の基準電位■。。に充電され、また同時に第２の端子
で両電界効果トランジスタの１つを介して接地電位ＧＮ
Ｄと接続される。それに続くクロック相ではこのトラン
ジスタは遮断し、またインバータ段を介して第１の端子
が第１の基準電位■。から接地電位ＧＮＤへ放電され、
従って第２の端子は接地電位ＧＮＤからマイナスＶＤＤ
へ低下する。このクロック相の間、第２の端子と第２の
基準電位ＶＳＳとの間に接続されている電界効果トラン
ジスタが導通し、電荷をキャパシタンスＣＩから別の平
滑キャパシタンスＣ３へ伝達する。平滑キャパシタンス
Ｃ３は第２の基準電位■８．と接地電位ＧＮＤとの間に
接続されている。上記のサイクルはすぐ次のクロック周
期で繰り返し、また基準電位■。は電圧−ｖＤＢが到達
されるまでますます負になる。いま第１のクロック周期
中に第１の段のキャパシタンスＣＩが充電される間、第
２の段の既に充電されたキャパシタンスＣ２はその電荷
を平滑コンデンサに与え得る。それにより両クロック相
を利用することが可能であり、このことは電流収率を高
くし、また平滑コンデンサＣ３における１つのクロック
相の間の電圧変化を減する。キャパシタンスｃ１の第２
の端子と第２の基準電位ＶＳＸとの間の電圧は０■＝接
地電位ＧＮＤと−Ｖ０との間を移動する。すなわち、そ
れぞれ第１および第２の段の両電界効果トランジスタは
、−■ｏゎの電圧において確実に遮断するように駆動さ
れなければならない。
これは、ゲート端子が−Ｖ ＤＤ ＋ Ｖ ｒ、よりも
下に位置している場合である。ここで電圧ＶＴａはｎチ
ャネル電界効果トランジスタのカットオフ電圧である。
下に位置している場合である。ここで電圧ＶＴａはｎチ
ャネル電界効果トランジスタのカットオフ電圧である。
レベル変換器ＰＵおよびこれに接続されている第３のイ
ンバータ回路１３により低レベルは接地電位ＧＮＤから
第２の基準電位Ｖ。−ＶＤＤに向けてシフトされる。こ
れは、レベル変換器ＰＵが出力側に発生された電圧ｖｉ
ｓを供給されることにより行われる。一般に、平滑コン
デンサＣ３に並列にオーム性抵抗が負荷の形態で接続さ
れているので、平滑コンデンサＣ３は投入の際に放電さ
れている。その後、レベル変換器ＰＵは直ちに動作し、
また電圧増倍が達成される。
ンバータ回路１３により低レベルは接地電位ＧＮＤから
第２の基準電位Ｖ。−ＶＤＤに向けてシフトされる。こ
れは、レベル変換器ＰＵが出力側に発生された電圧ｖｉ
ｓを供給されることにより行われる。一般に、平滑コン
デンサＣ３に並列にオーム性抵抗が負荷の形態で接続さ
れているので、平滑コンデンサＣ３は投入の際に放電さ
れている。その後、レベル変換器ＰＵは直ちに動作し、
また電圧増倍が達成される。
詳細には、第１図による電圧増倍回路は下記のように構
成されている。電圧増倍回路の第１の段ＳＴＩは第１の
インバータ段＋１、第１のキャパシタンスＣ１ならびに
第１および第２のｎチャネル電界効果トランジスタＮ１
およびＮ２を含んでいる。ここで第１のインバータ段Ｉ
ｌの出力端はキャパシタンスＣ１の第１の端子に、また
キャパシタンスＣ１の第２の端子は第１のｎチャネル電
界効果トランジスタＮ１を介して接地電位ＧＮＤと接続
されている。ここで第１のｎチャネル電界効果トランジ
スタＮｌに属する基板端子は同じくキャパシタンスＣ１
の第２の端子に接続されている。さらに第２のｎチャネ
ル電界効果トランジスタＮ２がキャパシタンスＣ１の第
２の端子と平滑キャパシタンスＣ３の第１の端子との間
に接続されている。また第２のｎチャネル電界効果トラ
ンジスタＮ２の基板端子は平滑キャパシタンスＣ３の第
１の端子と接続されている。平滑キャパシタンスＣ３自
体はその第２の端子で接地電位ＧＮＤと接続されており
、出力電圧のリップルを小さくする役割をする。インバ
ータ段Ｔ１は第４のｐチャネル電界効果トランジスタＰ
４および第１２のｎチャネル電界効果トランジスタＮ１
２を含んでおり、その際に両ゲート端子は共通に第４の
インバータ段１４の出力端と接続されており、また両第
１の端子は共通に第１のインバータ段１１の出力端を形
成している。さらにインバータ段１１において第１２の
ｎチャネル電界効果トランジスタＮ１２の基板端子およ
び第２の端子は接地電位ＧＮＤと、また第４のｐチャネ
ル電界効果トランジスタＰ４の第２の端子および基板端
子は第１の基準電位Ｖ、と接続されている。
成されている。電圧増倍回路の第１の段ＳＴＩは第１の
インバータ段＋１、第１のキャパシタンスＣ１ならびに
第１および第２のｎチャネル電界効果トランジスタＮ１
およびＮ２を含んでいる。ここで第１のインバータ段Ｉ
ｌの出力端はキャパシタンスＣ１の第１の端子に、また
キャパシタンスＣ１の第２の端子は第１のｎチャネル電
界効果トランジスタＮ１を介して接地電位ＧＮＤと接続
されている。ここで第１のｎチャネル電界効果トランジ
スタＮｌに属する基板端子は同じくキャパシタンスＣ１
の第２の端子に接続されている。さらに第２のｎチャネ
ル電界効果トランジスタＮ２がキャパシタンスＣ１の第
２の端子と平滑キャパシタンスＣ３の第１の端子との間
に接続されている。また第２のｎチャネル電界効果トラ
ンジスタＮ２の基板端子は平滑キャパシタンスＣ３の第
１の端子と接続されている。平滑キャパシタンスＣ３自
体はその第２の端子で接地電位ＧＮＤと接続されており
、出力電圧のリップルを小さくする役割をする。インバ
ータ段Ｔ１は第４のｐチャネル電界効果トランジスタＰ
４および第１２のｎチャネル電界効果トランジスタＮ１
２を含んでおり、その際に両ゲート端子は共通に第４の
インバータ段１４の出力端と接続されており、また両第
１の端子は共通に第１のインバータ段１１の出力端を形
成している。さらにインバータ段１１において第１２の
ｎチャネル電界効果トランジスタＮ１２の基板端子およ
び第２の端子は接地電位ＧＮＤと、また第４のｐチャネ
ル電界効果トランジスタＰ４の第２の端子および基板端
子は第１の基準電位Ｖ、と接続されている。
第２の段ＳＴ２は第１の段ＳＴＩと類似に構成されてお
り、第５のｐチャネル電界効果トランジスタＰ５および
第１３のｎチャネル電界効果トランジスタＮ１３により
形成される第２のインバータ段１２と、キャパシタンス
Ｃ２と、第３および第４のｎチャネル電界効果トランジ
スタＮ３およびＮ４とを含んでいる。ここでもキャパシ
タンスＣ２はインバータ段１２の出力端と、第４のｎチ
ャネル電界効果トランジスタＮ４を介して接地電位ＧＮ
Ｄとの間に、また第４のｎチャネル電界効果トランジス
タＮ４を介して第２の基準電位ＶＳＳとの間に接続され
ている。第２のインバータ段１２の第５のＰチャネル電
界効果トランジスタＰ５および第１３のｎチャネル電界
効果トランジスタＮ１３の両ゲート端子は第２のインバ
ータ段１２の入力端を形成しており、また第１のインバ
ータ段１１と異なり第４のインバータ段１４の入力端と
接続されている。
り、第５のｐチャネル電界効果トランジスタＰ５および
第１３のｎチャネル電界効果トランジスタＮ１３により
形成される第２のインバータ段１２と、キャパシタンス
Ｃ２と、第３および第４のｎチャネル電界効果トランジ
スタＮ３およびＮ４とを含んでいる。ここでもキャパシ
タンスＣ２はインバータ段１２の出力端と、第４のｎチ
ャネル電界効果トランジスタＮ４を介して接地電位ＧＮ
Ｄとの間に、また第４のｎチャネル電界効果トランジス
タＮ４を介して第２の基準電位ＶＳＳとの間に接続され
ている。第２のインバータ段１２の第５のＰチャネル電
界効果トランジスタＰ５および第１３のｎチャネル電界
効果トランジスタＮ１３の両ゲート端子は第２のインバ
ータ段１２の入力端を形成しており、また第１のインバ
ータ段１１と異なり第４のインバータ段１４の入力端と
接続されている。
インバータ段１４を介して両段ＳＴＩおよびＳＴ２を駆
動するため、インバータ段１４は第６のｐチャネル電界
効果トランジスタＰ６および第１４（７）ｎチャネル電
界効果トランジスタＮ１４を用いており、その際に第１
４のｎチャネル電界効果トランジスタＮ１４の基板端子
および第１の端子は接地電位ＧＮＤと、また第６のｐチ
ャネル電界効果トランジスタＰ６の第１の端子および基
板端子は第１の基準電位■。と接続されており、また両
電界効果トランジスタＮ１４およびＰ６のゲート端子は
第４のインバータ段■４の入力端およびクロ７り入力端
φを形成している。第４のインバータ段１４の出力端は
それぞれ第６のＰチャネル電界効果トランジスタＰ６お
よび第１４のｎチャネル電界効果トランジスタＮ１４の
第２の端子により形成される。
動するため、インバータ段１４は第６のｐチャネル電界
効果トランジスタＰ６および第１４（７）ｎチャネル電
界効果トランジスタＮ１４を用いており、その際に第１
４のｎチャネル電界効果トランジスタＮ１４の基板端子
および第１の端子は接地電位ＧＮＤと、また第６のｐチ
ャネル電界効果トランジスタＰ６の第１の端子および基
板端子は第１の基準電位■。と接続されており、また両
電界効果トランジスタＮ１４およびＰ６のゲート端子は
第４のインバータ段■４の入力端およびクロ７り入力端
φを形成している。第４のインバータ段１４の出力端は
それぞれ第６のＰチャネル電界効果トランジスタＰ６お
よび第１４のｎチャネル電界効果トランジスタＮ１４の
第２の端子により形成される。
レベル変換回路ＰＵは第４のインバータ段！４の入力端
またはクロック入力端φ、接地電位ＧＮＤ１第１の基準
電位ｖ０および第２の発生される基準電位ＶＳＳと接続
されており、またさらにそのクロック出力端φＡで第９
のｐチャネル電界効果トランジスタＰ９および第１７の
ｎチャネルＮ１７の両ゲート端子に接続されている６両
電界効果トランジスタは第３のインバータ段１３を形成
している。ここで第９のｐチャネル電界効果トランジス
タＰ９の基Ｆｉ端子および第１の端子は第１の基準電位
ＶＤ＋１に、また第１７のｎチャネルＮＩ７の第１の端
子および基板端子は第２の基準電位■８．に接続されて
いる。第３のインバータ段１３の出力端は両電界効果ト
ランジスタＰ９、Ｎ１７の第２の端子により形成され、
また第３のｎチャネル電界効果トランジスタＮ３のゲー
ト端子および第２のれチャネル電界効果トランジスタＮ
２のゲート端子に接続されている。さらに第１のｎチャ
ネル電界効果トランジスタＮ１のゲート端子および第４
のｎチャネル電界効果トランジスタＮ４のゲート端子は
レベル変換器ＰＵのクロック出力端φＡと接続されてい
る。
またはクロック入力端φ、接地電位ＧＮＤ１第１の基準
電位ｖ０および第２の発生される基準電位ＶＳＳと接続
されており、またさらにそのクロック出力端φＡで第９
のｐチャネル電界効果トランジスタＰ９および第１７の
ｎチャネルＮ１７の両ゲート端子に接続されている６両
電界効果トランジスタは第３のインバータ段１３を形成
している。ここで第９のｐチャネル電界効果トランジス
タＰ９の基Ｆｉ端子および第１の端子は第１の基準電位
ＶＤ＋１に、また第１７のｎチャネルＮＩ７の第１の端
子および基板端子は第２の基準電位■８．に接続されて
いる。第３のインバータ段１３の出力端は両電界効果ト
ランジスタＰ９、Ｎ１７の第２の端子により形成され、
また第３のｎチャネル電界効果トランジスタＮ３のゲー
ト端子および第２のれチャネル電界効果トランジスタＮ
２のゲート端子に接続されている。さらに第１のｎチャ
ネル電界効果トランジスタＮ１のゲート端子および第４
のｎチャネル電界効果トランジスタＮ４のゲート端子は
レベル変換器ＰＵのクロック出力端φＡと接続されてい
る。
電圧増倍の代わりに電圧の多倍の上昇を希望するならば
、２段よりも多い段を直列に接続する必要がある。出力
電圧Ｖｋｋ＝ −３Ｘ Ｖａｎを発生する４段の回路が
第２図に示されている。第３のインバータ１３を介して
個々の段を駆動するためのレベル変換器ＰｔＪは単に一
重に必要とされ、従ってまた最も負の電圧、この場合に
は■。に接続されている０個々の段ＳＴＩおよびＳＴ２
の接続およびそれらの実現ならびにインバータ段ｒ３お
よび■４の実現は第１図による２段の電圧増倍回路のよ
うに行われる。第１図中と同一の構成要素には電圧増倍
回路の４段の実施例中でも同一の符号が付されている。
、２段よりも多い段を直列に接続する必要がある。出力
電圧Ｖｋｋ＝ −３Ｘ Ｖａｎを発生する４段の回路が
第２図に示されている。第３のインバータ１３を介して
個々の段を駆動するためのレベル変換器ＰｔＪは単に一
重に必要とされ、従ってまた最も負の電圧、この場合に
は■。に接続されている０個々の段ＳＴＩおよびＳＴ２
の接続およびそれらの実現ならびにインバータ段ｒ３お
よび■４の実現は第１図による２段の電圧増倍回路のよ
うに行われる。第１図中と同一の構成要素には電圧増倍
回路の４段の実施例中でも同一の符号が付されている。
第３および第４の段ＳＴ３およびＳｒ４の構成は両筒１
の段ＳＴＩおよびＳｒ１に類似している。
の段ＳＴＩおよびＳｒ１に類似している。
第３の段ＳＴ３にはインバータ段■５、キャパシタンス
Ｃ４ならびに２つのｎチャネル電界効果トランジスタＮ
８およびＮ９が含まれている。第４のキャパシタンスＣ
４の第１の端子は第５のインバータ段■５の出力端と接
続されており、また第４のキャパシタンスＣ４の第２の
端子は第８のｎチャネル電界効果トランジスタＮ８を介
して第２の基準電位■８．と接続されている。第８のｎ
チャネル電界効果トランジスタＮ８の基板端子は同じく
キャパシタンスＣ４の第２の端子に接続されている。第
９のｎチャネル電界効果トランジスタＮ９は、第２図の
回路中の最も負の電位である第３の基準電位７口と、第
４のキャパシタンスＣ４の第２の端子との間に接続され
ており、その際に第９のｎチャネル電界効果トランジス
タＮ９の基板端子は同じく■。に接続されている。イン
バータ段１５は再び２つの相補性の電界効果トランジス
タＰ７およびＮ１５により形成され、その際にＰ７およ
びＮ１５の第１の端子はインバータ段１５の出力端を形
成しており、また両電界効果トランジスタのゲート端子
は、一方ではｎチャネル電界効果トランジスタＮ３、ｎ
チャネル電界効果トランジスタＮ９およびｎチャネル電
界効果トランジスタＮ２のゲート端子と、他方では第３
のインバータ段１３の出力端と接続されている第５のイ
ンバータ段■５の入力端を成している。さらにインバー
タ段１５は第１の基準電位■ｌ１ｌＤと第２の基準電位
ＶＳＳとの間に接続されており、その際にｐチャネル電
界効果トランジスタＰ７の第２の端子および基板端子は
第１の基準電位■。と、またｎチャネル電界効果トラン
ジスタＮ１５の基板端子および第２の端子は第２の基準
電位ＶＳＳと接続されている。第３の段ＳＴ３に接続さ
れている第４の段ＳＴ４の構成は類似に行われており、
第６のインバータ段重６、第５のキャパシタンスＣ５な
らびに両ｎチャネル電界効果トランジスタＮ１０および
Ｎ１１から成っている。キャパシタンスＣ５の第１の端
子は同様に第６のインバータ段■６の出力端と接続され
ており、またキャパシタンスＣ５の第２の端子は第１０
のｎチャネル電界効果トランジスタＮ１０を介して第２
の基準電位ＶＳＳと接続されている。同じくキャパシタ
ンスＣ５の第２の端子にはｎチャネル電界効果トランジ
スタＮ１０の基板端子が接続されており、また第２の端
子はｎチャネル電界効果トランジスタＮ１１を介して第
３の基準電位■。と接続されている。さらに第３の基準
電位■、にはこの電界効果トランジスタＮ１１の基板端
子が接続されている。第１および第２の段の類似のキャ
パシタンスＣ３は、接地電位ＧＮＤと第３の基準電位■
。との間に接続されている両段ＳＴ３およびＳｒ４に対
するキャパシタンスＣ６に相当する０両キャパシタンス
Ｃ３およびＣ６は出力信号を平滑化する役割をし、静電
容量特性を有する負荷が接続されている際には必ずしも
必要ではない、第６のインバータ段１６はｎチャネル電
界効果トランジスタＮ１６およびｐチャネル電界効果ト
ランジスタＰ８を含んでおり、その際にトランジスタＮ
１６の基板端子および第１の端子は第２の基準電位ＶＳ
Ｓと、また電界効果トランジスタＰ８の第１の端子およ
び基板端子は第１の基準電位■、。と接続されている。
Ｃ４ならびに２つのｎチャネル電界効果トランジスタＮ
８およびＮ９が含まれている。第４のキャパシタンスＣ
４の第１の端子は第５のインバータ段■５の出力端と接
続されており、また第４のキャパシタンスＣ４の第２の
端子は第８のｎチャネル電界効果トランジスタＮ８を介
して第２の基準電位■８．と接続されている。第８のｎ
チャネル電界効果トランジスタＮ８の基板端子は同じく
キャパシタンスＣ４の第２の端子に接続されている。第
９のｎチャネル電界効果トランジスタＮ９は、第２図の
回路中の最も負の電位である第３の基準電位７口と、第
４のキャパシタンスＣ４の第２の端子との間に接続され
ており、その際に第９のｎチャネル電界効果トランジス
タＮ９の基板端子は同じく■。に接続されている。イン
バータ段１５は再び２つの相補性の電界効果トランジス
タＰ７およびＮ１５により形成され、その際にＰ７およ
びＮ１５の第１の端子はインバータ段１５の出力端を形
成しており、また両電界効果トランジスタのゲート端子
は、一方ではｎチャネル電界効果トランジスタＮ３、ｎ
チャネル電界効果トランジスタＮ９およびｎチャネル電
界効果トランジスタＮ２のゲート端子と、他方では第３
のインバータ段１３の出力端と接続されている第５のイ
ンバータ段■５の入力端を成している。さらにインバー
タ段１５は第１の基準電位■ｌ１ｌＤと第２の基準電位
ＶＳＳとの間に接続されており、その際にｐチャネル電
界効果トランジスタＰ７の第２の端子および基板端子は
第１の基準電位■。と、またｎチャネル電界効果トラン
ジスタＮ１５の基板端子および第２の端子は第２の基準
電位ＶＳＳと接続されている。第３の段ＳＴ３に接続さ
れている第４の段ＳＴ４の構成は類似に行われており、
第６のインバータ段重６、第５のキャパシタンスＣ５な
らびに両ｎチャネル電界効果トランジスタＮ１０および
Ｎ１１から成っている。キャパシタンスＣ５の第１の端
子は同様に第６のインバータ段■６の出力端と接続され
ており、またキャパシタンスＣ５の第２の端子は第１０
のｎチャネル電界効果トランジスタＮ１０を介して第２
の基準電位ＶＳＳと接続されている。同じくキャパシタ
ンスＣ５の第２の端子にはｎチャネル電界効果トランジ
スタＮ１０の基板端子が接続されており、また第２の端
子はｎチャネル電界効果トランジスタＮ１１を介して第
３の基準電位■。と接続されている。さらに第３の基準
電位■、にはこの電界効果トランジスタＮ１１の基板端
子が接続されている。第１および第２の段の類似のキャ
パシタンスＣ３は、接地電位ＧＮＤと第３の基準電位■
。との間に接続されている両段ＳＴ３およびＳｒ４に対
するキャパシタンスＣ６に相当する０両キャパシタンス
Ｃ３およびＣ６は出力信号を平滑化する役割をし、静電
容量特性を有する負荷が接続されている際には必ずしも
必要ではない、第６のインバータ段１６はｎチャネル電
界効果トランジスタＮ１６およびｐチャネル電界効果ト
ランジスタＰ８を含んでおり、その際にトランジスタＮ
１６の基板端子および第１の端子は第２の基準電位ＶＳ
Ｓと、また電界効果トランジスタＰ８の第１の端子およ
び基板端子は第１の基準電位■、。と接続されている。
Ｐ８およびＮ１６の両ゲート端子は第８のｎチャネル電
界効果トランジスタＮ８のゲート端子およびＮ１、Ｎ４
およびＮ１１のゲート端子と接続されている。第６のイ
ンバータ段■６の出力端はそれぞれトランジスタＰ８お
よびＮ１１の第２の端子により共通に形成される。ｎチ
ャネル電界効果トランジスタＮ１ないしＮ４およびＮ８
ないしＮ１１を駆動するためゲート端子は第３のインバ
ータ段１３の出力端またはレベル変換器のクロック出力
端φＡと接続されている。これらのトランジスタは、
３Ｖｏｏの電圧において確実に遮断するように駆動され
なければならない。これは確実に、そのゲート端子が一
３ＸＶ。。＋ＶｖＮ（Ｖｙ＋＋は同様にｎチャネル電界
効果トランジスタのカットオフ電圧と呼ばれる）よりも
下に位置している場合である。レベル変換器ＰＵにより
低レベルが接地電位ＧＮＤからＶｋｋｓ ３ Ｘ −Ｖ
、、ヘシフトされる。
界効果トランジスタＮ８のゲート端子およびＮ１、Ｎ４
およびＮ１１のゲート端子と接続されている。第６のイ
ンバータ段■６の出力端はそれぞれトランジスタＰ８お
よびＮ１１の第２の端子により共通に形成される。ｎチ
ャネル電界効果トランジスタＮ１ないしＮ４およびＮ８
ないしＮ１１を駆動するためゲート端子は第３のインバ
ータ段１３の出力端またはレベル変換器のクロック出力
端φＡと接続されている。これらのトランジスタは、
３Ｖｏｏの電圧において確実に遮断するように駆動され
なければならない。これは確実に、そのゲート端子が一
３ＸＶ。。＋ＶｖＮ（Ｖｙ＋＋は同様にｎチャネル電界
効果トランジスタのカットオフ電圧と呼ばれる）よりも
下に位置している場合である。レベル変換器ＰＵにより
低レベルが接地電位ＧＮＤからＶｋｋｓ ３ Ｘ −Ｖ
、、ヘシフトされる。
これは、レベル変換器が出力側で発生された電圧Ｖｋｋ
を供給されることにより行われる。詳細にはレベル変換
器のクロック出力端φＡは第１のｎチャネル電界効果ト
ランジスタＮ１のゲート端子、第４のｎチャネル電界効
果トランジスタＮ４のゲート端子、第８のｎチャネル電
界効果トランジスタＮ８のゲート端子および第１１のｎ
チャネル電界効果トランジスタＮ１１のゲート端子と接
続されている。さらにレベル変換器のクロック出力端φ
Ａには第６のインバータ段■６の入力端が接続されてい
る。第３のインバータ段１３の出力端には第２のｎチャ
ネル電界効果トランジスタＮ２のゲート端子、第３のｎ
チャネル電界効果トランジスタＮ３のゲート端子、第９
のｎチャネル電界効果トランジスタりＮ９のゲート端子
および第１０のｎチャネル電界効果トランジスタＮ１０
のゲート端子と接続されている。さらに第３のインバー
タ段！３の出力端には第５のインバータ段１５の入力端
が接続されている。
を供給されることにより行われる。詳細にはレベル変換
器のクロック出力端φＡは第１のｎチャネル電界効果ト
ランジスタＮ１のゲート端子、第４のｎチャネル電界効
果トランジスタＮ４のゲート端子、第８のｎチャネル電
界効果トランジスタＮ８のゲート端子および第１１のｎ
チャネル電界効果トランジスタＮ１１のゲート端子と接
続されている。さらにレベル変換器のクロック出力端φ
Ａには第６のインバータ段■６の入力端が接続されてい
る。第３のインバータ段１３の出力端には第２のｎチャ
ネル電界効果トランジスタＮ２のゲート端子、第３のｎ
チャネル電界効果トランジスタＮ３のゲート端子、第９
のｎチャネル電界効果トランジスタりＮ９のゲート端子
および第１０のｎチャネル電界効果トランジスタＮ１０
のゲート端子と接続されている。さらに第３のインバー
タ段！３の出力端には第５のインバータ段１５の入力端
が接続されている。
この４段の電圧増倍回路の出力端は第３の基準電位ｖｗ
ｋと接続されており、その際にこの第３の基準電位には
一３ＸＶ。。に等しい電圧が生ずる。
ｋと接続されており、その際にこの第３の基準電位には
一３ＸＶ。。に等しい電圧が生ずる。
最初の両段ＳＴＩおよびＳＴ２のなかでは■８．＝ＶＤ
ＩＩの電圧が発生され、この電圧は第３および第４の段
ＳＴ３およびＳＴ４に伝達され、ここで最後にＶ。−−
３ＸＶ。の電圧を発生する。後続の第３図には、第１図
および第２図による電圧増倍回路に使用されるレベル変
換器ＰＵの実施例が示されている。
ＩＩの電圧が発生され、この電圧は第３および第４の段
ＳＴ３およびＳＴ４に伝達され、ここで最後にＶ。−−
３ＸＶ。の電圧を発生する。後続の第３図には、第１図
および第２図による電圧増倍回路に使用されるレベル変
換器ＰＵの実施例が示されている。
第３図によるレベル変換器ＰＵは３つのｎチャネル電界
効果トランジスタＮ５、Ｎ６およびＮ７ならびに３つの
Ｐチャネル電界効果トランジスタＰ１、Ｐ２およびＰ３
を含んでいる。ここでｐチャネル電界効果トランジスタ
Ｐ３およびｎチャネル電界効果トランジスタＮ７はイン
バータとじて接続されており、またｖＩｉｎチャネル電
界効果トランジスタＮ５およびＮ６は双安定マルチバイ
ブレークを形成している。クロックは正の電圧（たとえ
ば■。）と接地電位（１；ＮＤ＝Ｏとの間を交番し、従
ってｐチャネル電界効果トランジスタＰ１のゲート端子
にはクロック周期の第１の半部の間は正の電圧信号がか
かり、その電界効果トランジスタを遮断状態にする。そ
れに対してｐチャネル電界効果トランジスタＰ２は導通
状態にある。なぜならば、Ｐ２はそのゲート端子でＰ３
およびＮ７により形成されるインバータ段を介して反転
されて同一のクロックにより駆動されているからである
。
効果トランジスタＮ５、Ｎ６およびＮ７ならびに３つの
Ｐチャネル電界効果トランジスタＰ１、Ｐ２およびＰ３
を含んでいる。ここでｐチャネル電界効果トランジスタ
Ｐ３およびｎチャネル電界効果トランジスタＮ７はイン
バータとじて接続されており、またｖＩｉｎチャネル電
界効果トランジスタＮ５およびＮ６は双安定マルチバイ
ブレークを形成している。クロックは正の電圧（たとえ
ば■。）と接地電位（１；ＮＤ＝Ｏとの間を交番し、従
ってｐチャネル電界効果トランジスタＰ１のゲート端子
にはクロック周期の第１の半部の間は正の電圧信号がか
かり、その電界効果トランジスタを遮断状態にする。そ
れに対してｐチャネル電界効果トランジスタＰ２は導通
状態にある。なぜならば、Ｐ２はそのゲート端子でＰ３
およびＮ７により形成されるインバータ段を介して反転
されて同一のクロックにより駆動されているからである
。
ｎチャネル電界効果トランジスタＮ６のゲート端子はい
まｐチャネル電界効果トランジスタＰ２を介して正の電
圧ｖ０と接続されており、従ってＰ６は導通し、レベル
変換器の出力端φＡを電圧Ｖ５．またはＶ□に接続する
。この場合、ｎチャネル電界効果トランジスタＮ５は遮
断状態にある。クロック周期の第１の半部ではクロック
線上の電圧はφＥ−ＯＶであり、また電界効果トランジ
スタＰ１は導通ずる。クロック線は電界効果トランジス
タＰ３およびＮ７にも接続されているので、この場合に
ｐチャネル電界効果トランジスタＰ３は導通し、またｎ
チャネル電界効果トランジスタＮ７は遮断する。従って
電界効果トランジスタＰ２のゲート端子も正の電圧ＶＩ
ＩＤに接続され、このトランジスタを遮断する。この場
合、クロック出力端φＡおよびｎチャネル電界効果トラ
ンジスタＮ５のゲート端子には正の電圧ｖＤＤがかかっ
ている。
まｐチャネル電界効果トランジスタＰ２を介して正の電
圧ｖ０と接続されており、従ってＰ６は導通し、レベル
変換器の出力端φＡを電圧Ｖ５．またはＶ□に接続する
。この場合、ｎチャネル電界効果トランジスタＮ５は遮
断状態にある。クロック周期の第１の半部ではクロック
線上の電圧はφＥ−ＯＶであり、また電界効果トランジ
スタＰ１は導通ずる。クロック線は電界効果トランジス
タＰ３およびＮ７にも接続されているので、この場合に
ｐチャネル電界効果トランジスタＰ３は導通し、またｎ
チャネル電界効果トランジスタＮ７は遮断する。従って
電界効果トランジスタＰ２のゲート端子も正の電圧ＶＩ
ＩＤに接続され、このトランジスタを遮断する。この場
合、クロック出力端φＡおよびｎチャネル電界効果トラ
ンジスタＮ５のゲート端子には正の電圧ｖＤＤがかかっ
ている。
ｎチャネル電界効果トランジスタＮ５は導通し、またそ
れによって第６のｎチャネル電界効果トランジスタＮ６
は遮断する。なぜならば、そのゲート線に負の基準電位
ＶＳＳまたはＶｋｌｌが接続されるからである。クロッ
ク出力端φＡには、クロック線上の方形波電圧のクロッ
クで第１の基準電位Ｖ■とそのつどの第２または第３の
基準電位ｖ０、Ｖｌｌとの間を交番する方形波電圧が生
ずる。
れによって第６のｎチャネル電界効果トランジスタＮ６
は遮断する。なぜならば、そのゲート線に負の基準電位
ＶＳＳまたはＶｋｌｌが接続されるからである。クロッ
ク出力端φＡには、クロック線上の方形波電圧のクロッ
クで第１の基準電位Ｖ■とそのつどの第２または第３の
基準電位ｖ０、Ｖｌｌとの間を交番する方形波電圧が生
ずる。
詳細には、レベル変換器の接続は下記のように行われて
いる。第５のｎチャネル電界効果トランジスタＮ５の第
１の端子および基板端子および第６のｎチャネル電界効
果トランジスタＮ６の第１の端子および基板端子は共通
に電圧増倍回路の出力端または第２または第３の基準電
位Ｖｓｓ、■、、と接続されており、また第５のｎチャ
ネル電界効果トランジスタＮ５のゲート端子、第６のｎ
チャネル電界効果トランジスタＮ６の第２の端子および
第１のｐチャネル電界効果トランジスタＰｌの第１の端
子は共通にレベル変換器のクロック出力端φＡを形成し
ている。第６のｎチャネル電界効果トランジスタＮ６の
ゲート端子は第５のｎチャネル電界効果トランジスタＮ
５の第２の端子および第２のｐチャネル電界効果トラン
ジスタＰ２の第１の端子と接続されており、第７のｎチ
ャネル電界効果トランジスタの第１の端子および基板端
子は接地電位ＧＮＤに接続されている。第７のｎチャネ
ル電界効果トランジスタの第２の端子は第２のＰチャネ
ル電界効果トランジスタＰ２のゲート端子および第３の
Ｐチャネル電界効果トランジスタＰ３の第１の端子と接
続されており、また第３のＰチャネル電界効果トランジ
スタＰ３の第２の端子および基板端子および第１のｐチ
ャネル電界効果トランジスタＰ１の第２の端子および基
板端子は第１の基準電位■。。と接続されている。駆動
はクロック線を介してクロック入力端φＥにおいて行わ
れ、その際に第３のＰチャネル電界効果トランジスタＰ
３のゲート端子および第７のｎチャネル電界効果トラン
ジスタＮ７のゲート端子はクロック線に接続されている
。
いる。第５のｎチャネル電界効果トランジスタＮ５の第
１の端子および基板端子および第６のｎチャネル電界効
果トランジスタＮ６の第１の端子および基板端子は共通
に電圧増倍回路の出力端または第２または第３の基準電
位Ｖｓｓ、■、、と接続されており、また第５のｎチャ
ネル電界効果トランジスタＮ５のゲート端子、第６のｎ
チャネル電界効果トランジスタＮ６の第２の端子および
第１のｐチャネル電界効果トランジスタＰｌの第１の端
子は共通にレベル変換器のクロック出力端φＡを形成し
ている。第６のｎチャネル電界効果トランジスタＮ６の
ゲート端子は第５のｎチャネル電界効果トランジスタＮ
５の第２の端子および第２のｐチャネル電界効果トラン
ジスタＰ２の第１の端子と接続されており、第７のｎチ
ャネル電界効果トランジスタの第１の端子および基板端
子は接地電位ＧＮＤに接続されている。第７のｎチャネ
ル電界効果トランジスタの第２の端子は第２のＰチャネ
ル電界効果トランジスタＰ２のゲート端子および第３の
Ｐチャネル電界効果トランジスタＰ３の第１の端子と接
続されており、また第３のＰチャネル電界効果トランジ
スタＰ３の第２の端子および基板端子および第１のｐチ
ャネル電界効果トランジスタＰ１の第２の端子および基
板端子は第１の基準電位■。。と接続されている。駆動
はクロック線を介してクロック入力端φＥにおいて行わ
れ、その際に第３のＰチャネル電界効果トランジスタＰ
３のゲート端子および第７のｎチャネル電界効果トラン
ジスタＮ７のゲート端子はクロック線に接続されている
。
負の電圧を与えられて正の電圧を発生する場合には、第
１図および第２図による電圧増倍回路内で、すべてのｎ
およびＰチャネル電界効果トランジスタが交換され、そ
の際に第１の基準電位ｖｎ。
１図および第２図による電圧増倍回路内で、すべてのｎ
およびＰチャネル電界効果トランジスタが交換され、そ
の際に第１の基準電位ｖｎ。
は負の電圧を供給し、第２および第３の基準電位ＶＳＳ
、Ｖｌｌは正の電圧を供給する。
、Ｖｌｌは正の電圧を供給する。
第１図は２段の電圧増倍のための本発明による回路の回
路図、第２図は４段の電圧増倍のための本発明による回
路の回路図、第３図は本発明による電圧増倍回路の作動
に必要なレベル変換器の回路図である。 ＧＮＤ・・・接地電位 １１〜１６・・・インバータ回路 ｐｕ・・・レベル変換器 ＳＴＩ〜ＳＴ４・・・段 ＶＤＤ・・・第１の基準電位 ＶＳＳ・・・第２の基準電位 Ｖｋｋ・・・第２の基準電位 φＡ・・・クロック出力端 φＥ・・・クロック入力端
路図、第２図は４段の電圧増倍のための本発明による回
路の回路図、第３図は本発明による電圧増倍回路の作動
に必要なレベル変換器の回路図である。 ＧＮＤ・・・接地電位 １１〜１６・・・インバータ回路 ｐｕ・・・レベル変換器 ＳＴＩ〜ＳＴ４・・・段 ＶＤＤ・・・第１の基準電位 ＶＳＳ・・・第２の基準電位 Ｖｋｋ・・・第２の基準電位 φＡ・・・クロック出力端 φＥ・・・クロック入力端
Claims (1)
- 【特許請求の範囲】 １）レベル変換器（ＰＵ）とそれに接続されているイン
バータ段（１３）とを有する多段の電圧増倍回路であっ
て、多段の電圧増倍回路の第１の段（ＳＴ１）が第１の
キャパシタンス（Ｃ１）、第１のインバータ段（１１）
および第１の形式の第１および第２の電界効果トランジ
スタ（Ｎ１、Ｎ２）を含んでおり、第１のキャパシタン
ス（Ｃ１）の第１の端子が第１のインバータ段（１１）
の１つの端子と接続されており、第１のキャパシタンス
（Ｃ１）の第２の端子が第１の形式の第１の電界効果ト
ランジスタ（Ｎｉ）を介して接地点（ＧＮＤ）と接続さ
れており、第１のキャパシタンス（Ｃ１）の第２の端子
が第１の形式の第２の電界効果トランジスタ（Ｎ２）を
介して第２の基準電位（Ｖ＿Ｓ＿Ｓ）と接続されており
、また第１のインバータ段（１１）の入力端が第１の段
の入力端を、また第１の形式の第１の電界効果トランジ
スタ（Ｎ１）のゲート端子が第１の段の第１の制御入力
端を、また第１の形式の第２の電界効果トランジスタ（
Ｎ２）のゲート端子が第１の段の第２の制御入力端を形
成しており、第１の形式の第１の電界効果トランジスタ
（Ｎ１）の基板端子が第１のキャパシタンス（Ｃ１）の
第２の端子と、また第１の形式の第２の電界効果トラン
ジスタ（Ｎ２）の基板端子が第２の基準電位（Ｖ＿Ｓ＿
Ｓ）と接続されている多段の電圧増倍回路において、第
２の段が第２のキャパシタンス（Ｃ２）、第２のインバ
ータ段（１２）ならびに第１の形式の第３および第４の
電界効果トランジスタ（Ｎ３、Ｎ４）を含んでおり、第
２のキャパシタンス（Ｃ２）の第１の端子が第２のイン
バータ段（１２）の出力端に、また第２のキャパシタン
ス（Ｃ２）の第２の端子が第１の形式の第３の電界効果
トランジスタ（Ｎ３）を介して接地点（ＧＮＤ）と接続
されており、第２のキャパシタンス（Ｃ２）の第２の端
子が第１の形式の第４の電界効果トランジスタ（Ｎ４）
を介して第２の基準電位（Ｖ＿Ｓ＿Ｓ）と、また第２の
インバータ段（１２）が第１の基準電位（Ｖ＿Ｄ＿Ｄ）
と接地点（ＧＮＤ）との間に接続されており、第２のイ
ンバータ段（１２）の入力端が第２の段の入力端を、ま
た第１の形式の第３の電界効果トランジスタ（Ｎ３）の
ゲート端子が第３の制御入力端を、また第１の形式の第
４の電界効果トランジスタ（Ｎ４）のゲート端子が第４
の制御入力端を形成しており、第１の形式の第３の電界
効果トランジスタ（Ｎ３）の基板端子が第２のキャパシ
タンス（Ｃ２）の第２の端子と、また第１の形式の第４
の電界効果トランジスタ（Ｎ４）の基板端子が第２の基
準電位（Ｖ＿Ｓ＿Ｓ）と接続されており、レベル変換器
（ＰＵ）のクロック出力端（φＡ）が第３のインバータ
段（１３）の入力端と第１および第４の制御入力端とに
接続されており、また第２および第３の制御入力端が第
３のインバータ段（１３）の出力端と接続されており、
第１の段の入力端が第４のインバータ段（１４）の出力
端に、また第２の段の入力端が第４のインバータ段（１
４）の入力端とレベル変換器（ＰＵ）のクロック入力端
（φＥ）とに接続されており、第４のインバータ段（１
４）が第１の基準電位（Ｖ＿Ｄ＿Ｄ）と接地点（ＧＮＤ
）との間に接続されており、また第４のインバータ段（
１４）の入力端が多段の電圧増倍回路のクロック入力端
（φ）を形成しており、また第３のインバータ段（１３
）が電圧増倍回路の出力端と第１の基準電位（Ｖ＿Ｄ＿
Ｄ）との間に接続されており、レベル変換器（ＰＵ）が
第１および第２の基準電位（Ｖ＿Ｄ＿Ｄ、Ｖ＿Ｓ＿Ｓ）
と接続されており、また２段の電圧増倍回路の出力端が
第２の基準電位（Ｖ＿Ｓ＿Ｓ）と接続されていることを
特徴とする多段の電圧増倍回路。 ２）第３のキャパシタンス（Ｃ３）が平滑化のために接
地点（ＧＮＤ）と第２の基準電位（Ｖ＿Ｓ＿Ｓ）との間
に接続されていることを特徴とする請求項１記載の多段
の電圧増倍回路。 ３）第１および第２の段（ＳＴ１、ＳＴ２）に第３およ
び第４の段（ＳＴ３、ＳＴ４）が続いており、第３およ
び第４の段が第５および第６のインバータ段（１５、１
６）、第１の形式の第８、第９、第１０および第１１の
電界効果トランジスタ（Ｎ８、Ｎ９、Ｎ１０、１１）お
よび第４および第５のキャパシタンス（Ｃ４、Ｃ５）を
含んでおり、第２および第３の制御入力端が第５のイン
バータ段（１５）の入力端と、また第１および第４の制
御端子が第６のインバータ段（１６）の入力端と接続さ
れており、第５および第６のインバータ段がそれぞれ第
１の基準電位（Ｖ＿Ｄ＿Ｄ）と第２の基準電位（Ｖ＿Ｓ
＿Ｓ）との間に接続されており、第４のキャパシタンス
（Ｃ４）が第１の端子で第５のインバータ段（１５）の
出力端と、また第２の端子で第１の形式の第８の電界効
果トランジスタ（Ｎ８）を介して第２の基準電位（Ｖ＿
Ｓ＿Ｓ）と接続されており、第５のキャパシタンス（Ｃ
５）が第１の端子で第６のインバータ段（１６）の出力
端と、また第２の端子で第１の形式の第１０の電界効果
トランジスタ（Ｎ１０）を介して第２の基準電位（Ｖ＿
Ｓ＿Ｓ）と接続されており、第２の形式の第８の電界効
果トランジスタ（Ｐ８）の基板端子が第４のキャパシタ
ンス（Ｃ４）の第２の端子と、また第１の形式の第１０
の電界効果トランジスタ（Ｎ１０）の基板端子が第５の
キャパシタンス（Ｃ５）の第２の端子と接続されており
、第４のキャパシタンス（Ｃ４）と第３の基準点（Ｖ＿
Ｋ＿Ｋ）との間に第１の形式の第９の電界効果トランジ
スタ（Ｎ９）が、また第５のキャパシタンス（Ｃ５）と
第３の基準点（Ｖ＿Ｋ＿Ｋ）との間に第１の形式の第１
１の電界効果トランジスタ（Ｎ１１）が接続されており
、第１の形式の第９および第１１の電界効果トランジス
タ（Ｎ９、Ｎ１１）の基板端子が第３の基準点（Ｖ＿Ｋ
＿Ｋ）と接続されており、第１の形式の第８の電界効果
トランジスタ（Ｎ８）のゲート端子および第１の形式の
第１１の電界効果トランジスタ（Ｎ１１）のゲート端子
が第５および第８の制御端子として共通にレベル変換器
（ＰＵ）のクロック出力端（φＡ）に、また第１の形式
の第９および第１０の電界効果トランジスタ（Ｎ９、Ｎ
１０）のゲート端子が第７および第８の制御端子として
共通に第３のインバータ段（１３）の出力端と接続され
ており、４段の電圧増倍回路の出力端が第３の基準点（
Ｖ＿Ｋ＿Ｋ）と接続されていることを特徴とする請求項
１または２記載の多段の電圧増倍回路。 ４）第６のキャパシタンス（Ｃ６）が平滑のた接地点（
ＧＮＤ）と第３の基準電位（Ｖ＿Ｋ＿Ｋ）との間に接続
されていることを特徴とする請求項３記載の電圧増幅回
路。 ５）レベル変換器（ＰＵ）が第１の形式の第５、第６お
よび第７の電界効果トランジスタ（Ｎ５、Ｎ６、Ｎ７）
および第２の形式の第１、第２および第３の電界効果ト
ランジスタ（Ｐ１、Ｐ２、Ｐ３）を含んでおり、第１の
形式の第５の電界効果トランジスタ（Ｎ５）の第１の端
子および基板端子および第１の形式の第６の電界効果ト
ランジスタ（Ｎ６）の第１の端子および基板端子が多段
の電圧増倍回路の出力端と接続されており、第１の形式
の第５の電界効果トランジスタ（Ｎ５）のゲート端子お
よび第１の形式の第６の電界効果トランジスタ（Ｎ６）
の第２の端子および第２の形式の第１の電界効果トラン
ジスタ（Ｐ１）の第１の端子がレベル変換器（ＰＵ）の
出力端（φＡ）を形成しており、第１の形式の第６の電
界効果トランジスタ（Ｎ６）のゲート端子が第１の形式
の第５の電界効果トランジスタ（Ｎ５）の第２の端子お
よび第２の形式の第２の電界効果トランジスタ（Ｐ２）
の第１の端子と接続されており、第１の形式の第７の電
界効果トランジスタ（Ｎ７）の第１の端子および基板端
子が接地点（ＧＮＤ）と、また第１の形式の第７の電界
効果トランジスタ（Ｎ７）の第２の端子が第２の形式の
第２の電界効果トランジスタ（Ｐ２）のゲート端子およ
び第２の形式の第３の電界効果トランジスタ（Ｐ３）の
第１の端子と接続されており、第２の形式の第３の電界
効果トランジスタ（Ｐ３）の第２の端子および基板端子
、第２の形式の第２の電界効果トランジスタ（Ｐ２）の
第２の端子および基板端子および第２の形式の第１の電
界効果トランジスタ（Ｐ１）の第２の端子および基板端
子が第１の基準電位（Ｖ＿Ｄ＿Ｄ）と接続されており、
第２の形式の第３の電界効果トランジスタ（Ｐ３）のゲ
ート端子および第１の形式の第７の電界効果トランジス
タ（Ｎ７）のゲート端子が共通にレベル変換器（ＰＵ）
のクロック入力端（φＥ）を形成していることを特徴と
する請求項１ないし４の１つに記載の多段の電圧増倍回
路。 ６）インバータ段が第１の形式の１つの電界効果トラン
ジスタおよび第２の形式の１つの電界効果トランジスタ
を含んでおり、第１の形式の電界効果トランジスタのゲ
ート端子および第２の形式の電界効果トランジスタのゲ
ート端子がインバータ回路の入力端を、また第１の形式
の電界効果トランジスタの第１の端子および第２の形式
の電界効果トランジスタの第１の端子が共通にインバー
タ段の出力端を形成しており、第１の形式の電界効果ト
ランジスタの第２の端子および基板端子が接地点（ＧＮ
Ｄ）または第２または第３の基準電位（Ｖ＿Ｓ＿Ｓ、Ｖ
＿Ｋ＿Ｋ）と接続されており、第２の形式の電界効果ト
ランジスタの第２の端子および基板端子が第１の基準電
位（Ｖ＿Ｄ＿Ｄ）と接続されていることを特徴とする請
求項１ないし４の１つに記載の多段の電圧増倍回路。 ７）第１の形式の電界効果トランジスタがｎチャネル電
界効果トランジスタ、また第２の形式の電界効果トラン
ジスタがｐチャネル電界効果トランジスタであり、第１
の基準電位（Ｖ＿Ｄ＿Ｄ）が正の供給電圧、また第２お
よび第３の基準電位（Ｖ＿Ｓ＿Ｓ、Ｖ＿Ｄ＿Ｄ）が負の
電圧であることを特徴とする請求項１ないし６の１つに
記載の多段の電圧増倍回路。 ８）第１の形式の電界効果トランジスタがｐチャネル電
界効果トランジスタ、また第２の形式の電界効果トラン
ジスタがｎチャネル電界効果トランジスタであり、第１
の基準電位（Ｖ＿Ｄ＿Ｄ）が負の供給電圧、また第２お
よび第３の基準電位（Ｖ＿Ｓ＿Ｓ、Ｖ＿Ｄ＿Ｄ）が正の
電圧であることを特徴とする請求項１ないし６の１つに
記載の多段の電圧増倍回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3834927 | 1988-10-13 | ||
| DE3834927.2 | 1988-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02256309A true JPH02256309A (ja) | 1990-10-17 |
| JP2807286B2 JP2807286B2 (ja) | 1998-10-08 |
Family
ID=6365066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266058A Expired - Fee Related JP2807286B2 (ja) | 1988-10-13 | 1989-10-11 | 多段の電圧増倍回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4982317A (ja) |
| EP (1) | EP0363715B1 (ja) |
| JP (1) | JP2807286B2 (ja) |
| DE (1) | DE58907764D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102096431A (zh) * | 2010-12-27 | 2011-06-15 | 上海贝岭股份有限公司 | 一种cmos电压倍增电路 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
| US8085959B2 (en) * | 1994-07-08 | 2011-12-27 | Brigham Young University | Hearing compensation system incorporating signal processing techniques |
| US5500902A (en) * | 1994-07-08 | 1996-03-19 | Stockham, Jr.; Thomas G. | Hearing aid device incorporating signal processing techniques |
| DE69408665T2 (de) * | 1994-08-12 | 1998-10-15 | Cons Ric Microelettronica | Spannungserhöher vom Ladungspumpentype |
| SE504371C2 (sv) * | 1995-02-28 | 1997-01-20 | Ericsson Telefon Ab L M | Anordning och förfarande i telekommunikationssystem för optisk spänningsmultiplicering i integrerad krets |
| US5606491A (en) * | 1995-06-05 | 1997-02-25 | Analog Devices, Inc. | Multiplying and inverting charge pump |
| US5838807A (en) * | 1995-10-19 | 1998-11-17 | Mitel Semiconductor, Inc. | Trimmable variable compression amplifier for hearing aid |
| US5815581A (en) * | 1995-10-19 | 1998-09-29 | Mitel Semiconductor, Inc. | Class D hearing aid amplifier with feedback |
| GB2332793A (en) * | 1997-12-24 | 1999-06-30 | Ericsson Telefon Ab L M | Voltage doubling circuit for MOS transistor gate drive |
| US6271715B1 (en) | 1998-02-27 | 2001-08-07 | Maxim Integrated Products, Inc. | Boosting circuit with supply-dependent gain |
| US6424208B1 (en) | 1999-12-30 | 2002-07-23 | The Engineering Consortium, Inc. | Switched capacitor filter with integrated voltage multiplier |
| US6310556B1 (en) | 2000-02-14 | 2001-10-30 | Sonic Innovations, Inc. | Apparatus and method for detecting a low-battery power condition and generating a user perceptible warning |
| US7443836B2 (en) * | 2003-06-16 | 2008-10-28 | Intel Corporation | Processing a data packet |
| US20080003462A1 (en) * | 2006-06-29 | 2008-01-03 | More Energy Ltd. | Digital logic control DC-to-DC converter with controlled input voltage and controlled power output |
| US10715834B2 (en) | 2007-05-10 | 2020-07-14 | Interdigital Vc Holdings, Inc. | Film grain simulation based on pre-computed transform coefficients |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1348285A (en) * | 1971-07-26 | 1974-03-13 | Integrated Photomatrix Ltd | Voltage generator |
| GB1364618A (en) * | 1971-12-03 | 1974-08-21 | Seiko Instr & Electronics | Voltage boosters |
| JPS6028232B2 (ja) * | 1975-08-14 | 1985-07-03 | シャープ株式会社 | Ｄｃ−ｄｃコンバ−タ |
| IT1073440B (it) * | 1975-09-22 | 1985-04-17 | Seiko Instr & Electronics | Circuito elevatore di tensione realizzato in mos-fet |
| US4106086A (en) * | 1976-12-29 | 1978-08-08 | Rca Corporation | Voltage multiplier circuit |
| US4199806A (en) * | 1978-01-18 | 1980-04-22 | Harris Corporation | CMOS Voltage multiplier |
| DE2821418A1 (de) * | 1978-05-16 | 1979-11-22 | Siemens Ag | Taktgesteuerter gleichspannungswandler |
| US4302804A (en) * | 1979-09-04 | 1981-11-24 | Burroughs Corporation | DC Voltage multiplier using phase-sequenced CMOS switches |
| US4344003A (en) * | 1980-08-04 | 1982-08-10 | Rca Corporation | Low power voltage multiplier circuit |
| US4321661A (en) * | 1980-12-23 | 1982-03-23 | Gte Laboratories Incorporated | Apparatus for charging a capacitor |
| US4460952A (en) * | 1982-05-13 | 1984-07-17 | Texas Instruments Incorporated | Electronic rectifier/multiplier/level shifter |
| DE3335423A1 (de) * | 1983-09-29 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Schaltung zur spannungsvervielfachung |
| US4663701A (en) * | 1985-08-02 | 1987-05-05 | Intermedics, Inc. | Voltage level shifter |
| US4621315A (en) * | 1985-09-03 | 1986-11-04 | Motorola, Inc. | Recirculating MOS charge pump |
| US4636930A (en) * | 1985-10-01 | 1987-01-13 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
| FR2611283B1 (fr) * | 1987-02-19 | 1989-06-09 | Em Microelectronic Marin Sa | Dispositif comportant un circuit electronique de traitement d'un signal analogique |
| JPS63290159A (ja) * | 1987-05-20 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
-
1989
- 1989-09-25 EP EP89117649A patent/EP0363715B1/de not_active Expired - Lifetime
- 1989-09-25 US US07/411,923 patent/US4982317A/en not_active Expired - Lifetime
- 1989-09-25 DE DE58907764T patent/DE58907764D1/de not_active Expired - Fee Related
- 1989-10-11 JP JP1266058A patent/JP2807286B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102096431A (zh) * | 2010-12-27 | 2011-06-15 | 上海贝岭股份有限公司 | 一种cmos电压倍增电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2807286B2 (ja) | 1998-10-08 |
| DE58907764D1 (de) | 1994-07-07 |
| US4982317A (en) | 1991-01-01 |
| EP0363715A3 (de) | 1991-01-09 |
| EP0363715A2 (de) | 1990-04-18 |
| EP0363715B1 (de) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02256309A (ja) | 多段の電圧増倍回路 | |
| US20020014908A1 (en) | Device for voltage multiplication with high efficiency, combination of the device with a battery-operated apparatus, and low-power loss generation of a programming voltage | |
| EP0292148B1 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| US4807104A (en) | Voltage multiplying and inverting charge pump | |
| US20020130704A1 (en) | Charge pump circuit | |
| CN110492734B (zh) | 低vin高效电荷泵 | |
| JPH06217526A (ja) | 半導体集積回路装置の負電荷チャージポンプ回路 | |
| US6184594B1 (en) | Multi-stage charge pump having high-voltage pump control feedback and method of operating same | |
| US10637355B1 (en) | Switched capacitor voltage converter and method for operating a switched capacitor voltage converter | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| EP3437181B1 (en) | Negative charge pump and audio asic with such negative charge pump | |
| KR101538157B1 (ko) | 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치 | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| US20030016070A1 (en) | Bootstrap module for multi-stage circuit | |
| JP2886281B2 (ja) | 昇圧回路 | |
| US5920470A (en) | Charge pumping circuit used for a positive and negative charge pump formed in a single circuit | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| US20260112967A1 (en) | Charge pump for gate driver circuit | |
| TWI883927B (zh) | 單電感雙極輸出電源轉換電路和相關控制方法 | |
| JPH0974738A (ja) | 半導体装置 | |
| US20240348162A1 (en) | Voltage converter | |
| JP2004222394A (ja) | 昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |