JPH02256385A

JPH02256385A - 動きベクトル検出装置

Info

Publication number: JPH02256385A
Application number: JP1078851A
Authority: JP
Inventors: Takatoshi Nishio; 卓敏西尾
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-03-29
Filing date: 1989-03-29
Publication date: 1990-10-17
Anticipated expiration: 2010-03-08
Also published as: JPH0722395B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は画像信号を高能率に符号化する動き補償におけ
る動きベクトルを高速度に検出する動きベクトル検出装
置に関するものである。

従来の技術画像データは大量の情報量を有し、画像伝送においては
伝送路のコストアップ要因となる。従って画像信号の情
報量を低減する方法として、動き補償フレーム間符号化
や間引いたフレームを動きベクトルを用いて内挿する動
き内挿などの技術がある。これらを実現するために動き
ベクトルを高速に検出する装置が開発されている。

第２図は、従来の動きベクトル検出装置のブロック図で
ある。第２図において、２０１は信号入力端子、２０２
はアドレスカウンタ、２０３はカウントアツプ回路、２
０４は第１カウントラツチ、２０５は第１加算器、２０
６は第２加算器、２０７はフレームメモリ、２０日は歪
演算回路、２０９は最小歪検出回路、２１０は第２カウ
ントラツチ、２１１はアドレスラッチ、２１２は信号出
力端子である。

以下、この第２図を用いて動作を説明する。信号入力端
子２０１に、画像信号の１フレームを既に複数個のブロ
ックに分割した信号が入力されると、アドレスカウンタ
２０２は入力信号に応じたアドレス値を第２加算器２０
６に出力する。カウントアツプ回路２０３は、水平方向
と垂直方向に各々３回、４カウントずつカウントアツプ
を行った後に、同様に各々３回、２カウントずつカウン
トアツプを行い、更に各々３回、１カウントずつカウン
トアツプを行って、それぞれカウントアンプ値として第
１加算器２０５に出力する。第１カウントラツチ２０４
は、信号入力端子２０１に信号が入力された時に予め決
められた第１カウントラツチ値を出力し、第２カウント
ラツチ２１０からの第２カウントラツチ値を取り込むと
、取り込まれた第２カウントラツチ値を第１カウントラ
ツチ値として第１加算器２０５に出力する。第１加算器
２０５は、カウントアツプ回路２０３からのカウントア
ツプ値と第１カウントラツチ２０４からの第１カウント
ラツチ値を加算して、カウントアドレス値として第２加
算器２０６と第２カウントラツチ２１０に出力する。第
２加算器２０６は、第１加算器２０５からのカウンタア
ドレス値とアドレスカウンタ２０２からのアドレス値を
加算して、絶対アドレス値としてフレームメモリ２０７
とアドレスラッチ２１１に出力する。フレームメモリ２
０７は、第２加算器２０６からの絶対アドレス値に応じ
た画像信号を歪演算回路２０８に出力する。歪演算回路
２０Ｂは、信号入力端子２０１からの入力信号とフレー
ムメモリ２０７からの画像信号との画素値ごとの差分の
絶対値を算出し、その合計を求める。最小歪検出回路２
０９は、その合計を順次比較し最小歪を与えると最小歪
認識信号を第２カウントラツチ２１０とアドレスラッチ
２１１に出力する。第２カウントラツチ２１０は、最小
歪検出回路２０９からの最小歪認識信号を入力すると、
第１加算器２０５からのカウントアドレス値を読み込み
、カウントアドレス値が予め決められていた所定のカウ
ント数と等しくなったときに読み込まれているカウント
アドレス値を第２カウントラツチ値として第１カウント
ラツチ２０４に出力する。アドレスラッチ２１１は、最
小歪検出回路２０９からの最小歪認識信号を入力すると
、第２加算器２０６からの絶対アドレス値を読み込み、
絶対アドレス値が２７回送られてきたときに、読み込ま
れている絶対アドレス値を動きベクトルとして信号出力
端子２１２に出力する。

（例えば、トリケップス刊　１画像伝送における高能率
符号化技術」第５章）発明が解決しようとするＲａしかしながら上記の様な方法では、動きへクトル探索範
囲を全て探索しないために初めの動きベクトルを誤検出
すると、真の動きベクトルには到達できない、また更に
高速度の動きベクトル検出装置が求められている。

本発明は上記課題を鑑み、ブロックマツチング時に更に
ブロック化することで、動きベクトル探索範囲内を粗く
探索することにより、歪演算の処理を減少させて高速化
を図るものである。

課題を解決するための手段上記課題を解決するために、本発明の動きベクトル検出
装置は、画像信号の１フレームを既に複数個のブロック
に分割した信号を入力信号として、現フレーム内で前記
ブロック化された入力信号を更にブロック化してブロッ
クごとの画像信号の合計値を蓄積する第１ブロック化回
路と、前記第１ブロック化回路に前記人力信号が加わる
毎に、前記入力信号に応じたアドレス値から順々にカウ
ントアツプされるアドレス値を出力する第１アドレスカ
ウンタと、前記フレームを記憶していて、前記第１アド
レスカウンタからのアドレス値に応じた画像信号を出力
するフレームメモリと、前記フレームメモリからの出力
信号に応じてブロック化を行いブロックごとの画像信号
の合計値を蓄積する第２ブロック化回路と、前記第２ブ
ロック化回路内のブロックが更新される毎に、前記第１
ブロック化回路と前記第２ブロック化回路から読み出さ
れる各ブロックごとの合計値の差分の絶対値を算出し、
前記絶対値の合計を求める第１歪演算回路と、前記合計
を順次比較し最小歪を与えると第１最小歪認識信号を出
力する第１最小歪検出回路と、前記第１最小歪認識信号
を入力すると、前記第１アドレスカウンタからのアドレ
ス値を読み込み、アドレス値が予め決められていた所定
のカウント数と等しくなったときに読み込まれているア
ドレス値をアドレスラッチ値として出力する第１アドレ
スラッチと、前記第１アドレスラッチがアドレスラッチ
値を出力すると、予め決められていた所定のカウント値
を順次出力する第２アドレスカウンタと、前記第１アド
レスラッチの出力するアドレスラッチ値と前記第２アド
レスカウンタの出力するカウンタ値とを加算した信号を
アドレスカウンタ値として出力する加算器と、前記フレ
ームメモリが前記加算器からのアドレスカウンタ値に応
じた画像信号を出力すると、前記現フレーム内での入力
信号の画素毎の差分の絶対値を算出し、その合計を求め
る第２歪演算回路と、その合計を順次比較し最小歪を与
えると第２最小歪認識信号を出力する第２最小歪検出回
路と、前記第２最小歪認識信号を人力すると前記加算器
からのアドレスカウンタ値を読み込み、アドレスカウン
タ値が予め決められていた所定のカウント数を数え上げ
たときに読み込まれているアドレスカウンタ値を動きベ
クトルとして出力する第２アドレスラッチとを具備する
様にしたものである。

作用本発明は上記した構成により、ブロックマツチング時に
更にブロック化することで、動きベクトル探索範囲内を
粗く探索して、仮の動きベクトルを検出してから次に画
素毎の歪計算をすることにより、真の動きベクトルを検
出できる様にしたために、歪計算の処理を減少させて高
速化を図るものである。

実施例以下本発明の一実施例の動きベクトル検出装置について
、図面を参照しながら説明する。

第１図は本発明の動きベクトル検出装置の一実施例を示
すブロック図である。第１図において、１０１は信号入
力端子、１０２は第１ブロック化回路、１０３は第１ア
ドレスカウンタ、１０４はフレームメモリ、１０５は第
２ブロック化回路、１０６は第１歪演算回路、１０７は
第１最小歪検出回路、１０Ｂは第１アドレスラッチ、１
０９は第２アドレスカウンタ、１１０は加算器、１１１
は第２歪演算回路、１１−２は第２最小歪検出回路、１
１３は第２アドレスラッチ、１１４は動きベクトル出力
端子である。

以上の様に構成された動きベクトル検出装置について以
下第１図を用いて動作を説明する。

信号入力端子１０１より入力された信号Ｓは、以下の様
にブロックサイズ４×４のブロックに分割されている。

を読み込む毎に、前フレームから以下の様な信号Ａを順
に取り出していく。

信号入力端子１０１より信号Ｓが第１ブロック化回路１
０２に入力されると、更にブロックサイズ２×２のブロ
ック化を行い、以下の様に信号Ｔを変換した後に、第１
歪演算回路！０６に信号Ｔを出力する。

但し、ｔ、＝”ｕ　＋ｓ、＋ｓａ＋ｓ。

ｔ２　＝ｓＩＩ＋ｓ＆ｌ＋ｓ、＋ｓ。

ｔ、＝ｓコ１＋　Ｓ　Ｂ＋　Ｓ　ａ＋　＋　Ｓ　ａｘＬ
ａ　　＝Ｓｓｓ＋Ｓｓａ＋Ｓａｓ＋Ｓａａ第１ブロック
化回路１０２に入力信号Ｓが送られてくると、第１アド
レスカウンタ１０３は、入力信号Ｓに応じたアドレス値
から順々に２カウントずつカウントアツプされるアドレ
ス値を送出していく、フレームメモリ１０４はそのアド
レス値フレームメモリ１０４から信号Ａが、第２ブロッ
ク化回路１０５に入力される毎に、更にブロックサイズ
２×２のブロック化を行い、以下の様に信号Ｂを変換し
た後に、第１歪演算回路１０６に送る。−旦、ブロック
化を行うと、以降のブロック化の際、前ブロックの要素
す、、ｂａは、第１アドレスカウンタ１０３が２カウン
トずつカウントアツプされ、２画素ずつずれるご七から
、各々ｂ２．ｂ４の値を代入することで演算は行わない
。

−ａ、＋ａＩ４＋ａ、　十ａ。

−ａ、＋ａ、＋ａ２１＋ａ。

””　ａ　３ｓ＋　ａ　ｓａ＋　ａ　ａｓ＋　ａ　４４
−　ａ　ｓ＠＋　ａ　ｓｈ　＋　ａ　ａＳ十ａ　ａｈ第
２ブロック化回路１０５がブロック化を行うと、第１歪
演算回路１０６に信号Ｂを送出する。

第１歪演算回路１０６に信号Ｂが送られると、第１ブロ
ック化回路１０２からの信号Ｔとで歪ｄ１を求める。

それにより求められた歪ｄ、を第１最小歪検出回路１０
７に送る。第１最小歪検出回路１０７は、同一ベクトル
Ｔで歪ｄ、がそれまでよりも小さい歪ｄ、が送られた場
合にはその歪ｄ、を読み込み、第１アドレスラッチ１０
日に第１最小歪認識信号を送り、それ以外には何も行わ
ない。第１アドレスラッチ１０Ｂは第１Ｊ！小歪認識信
号が送られると第１アドレスカウンタ１０３からのアド
レス値を読み込み、アドレス値が予め決められていた所
定のカウント数と等しくなったときに読み込まれている
アドレス値をアドレスラッチ値として加算器１１０に送
る。加算器１１０にアドレスラッチ値が送られると、第
２アドレスカウンタ１０９は予め決められていた所定の
カウント値を順次出力する。加算器１１０は、第１アド
レスラッチ１０Ｂから送られてきたアドレスラッチ値と
第２アドレスカウンタ１０９から順次送られてくるカウ
ント値を加えてアドレスカウンタ値として送出していく
、フレームメモリ１０４は、加算器１１０から送られて
くるアドレスカウンタ値に応じた信号Ａ′を順次第２歪
演算回路１１１に出力する。

第２歪演算回路１１１に信号Ａ′が送られると、信号入
力端子１０１からの信号Ｓとで歪ｄ２を求める。

ｉ＝ｌ　　　　　ｊ・１それにより求められた歪ｄ２を第２最小歪検出回路１１
２に送る。第２最小歪検出回路１１２は、同一信号Ｓで
歪ｄ２がそれまでよりも小さい歪ｄ２が送られた場合に
はその歪ｄ２を読み込み、同−信号Ｓで歪ｄ２がそれま
でよりも小さい歪ｄ２が送られた場合にはその歪ｄ２を
読み込み、第２アドレスラッチ１１３に第２最小歪認識
信号を送り、それ以外には何も行わない、第２アドレス
ラッチ１１３は第２最小歪認識信号が送られると加算器
１１０からのアドレスカウンタ値を読み込み、アドレス
カウンタ値が予め決められていた所定のカウント数と等
しくなったときに読み込まれているアドレスカウンタ値
を動きベクトルとして動きベクトル出力端子１１４に送
出する。なお説明を簡略化するために信号入力端子１０
１より入力された信号は４×４のブロックに分割されて
いて、第１ブロック化回路１０２及び第２ブロック化回
路１０５で、更に２×２のブロックに分割されることと
し、第１アドレスカウンタ１０３は左右に２カウントず
つカウントアツプし、第２アドレスカウンタ１０９は左
右に１カウントずつカウント値を出力することとしてい
くが、これにのみ限定されるものではない。

発明の効果以上の様に本発明は、ブロックマツチング時に初めから
画素毎に歪を計算させるのではなく、ブロック化した後
にブロック毎に歪を計算させることにより歪演算を減少
させベクトル探索範囲内を素早く探索でき、更にブロッ
ク幅毎に探索することによってブロック内演算をも減少
できる。そして次に画素毎の歪演算をすることにより、
動きベクトルを的確に検出できる様にしたものである。

【図面の簡単な説明】

第１図は本発明の一実施例による動きベクトル検出装置
の構成を示すブロック図、第２図は従来例の動きベクト
ル検出装置の構成を示すブロック図である。１０２・・・・・・第１ブロック化回路、１０３・・・
・・・第１アドレスカウンタ、１０４・・・・・・フレ
ームメモリ、１０５・・・・・・第２ブロック化回路、
１０６・・・・・・第１歪演算回路、１０７・・・・・
・第１最小歪検出回路、１０Ｂ・・・・・・第１アドレ
スラッチ、１０９・・・・・・第２アドレスカウンタ、
１１０・・・・・・加算器、１１１・・・・・・第２歪
演算回路、１１２・・・・・・第２最小歪検出回路、１
１３・・・・・・第２アドレスラッチ、１１４・・・・
・・動きベクトル出力端子、２０２・・・・・・アドレ
スカウンタ、２０３・・・・・・カウントアツプ回路、
２０４・・・・・・第１カウントラツチ、２０５・・・
・・・第１加算器、２０６・・・・・・第２加算器１，
２０７・・・・・・フレームメモリ、２０８・・・・・
・歪演算回路、２０９・・・・・・最小歪検出回路、２
１０・・・・・・第２カウントラツチ、２１１・・・・
・・アドレスラッチ。

Claims

【特許請求の範囲】

画像信号の１フレームを既に複数個のブロックに分割し
た信号を入力信号として、現フレーム内で前記ブロック
化された入力信号を更にブロック化してブロックごとの
画像信号の合計値を蓄積する第１ブロック化回路と、前
記第１ブロック化回路に前記入力信号が加わる毎に、前
記入力信号に応じたアドレス値から順々にカウントアッ
プされるアドレス値を出力する第１アドレスカウンタと
、前フレームを記憶していて、前記第１アドレスカウン
タからのアドレス値に応じた画像信号を出力するフレー
ムメモリと、前記フレームメモリからの出力信号に応じ
てブロック化を行いブロックごとの画像信号の合計値を
蓄積する第２ブロック化回路と、前記第２ブロック化回
路内のブロックが更新される毎に、前記第１ブロック化
回路と前記第２ブロック化回路から読み出される各ブロ
ックごとの合計値の差分の絶対値を算出し、前記絶対値
の合計を求める第１歪演算回路と、前記合計を順次比較
し最小歪を与えると第１最小歪認識信号を出力する第１
最小歪検出回路と、前記第１最小歪認識信号を入力する
と、前記第１アドレスカウンタからのアドレス値を読み
込み、アドレス値が予め決められていた所定のカウント
数と等しくなったときに読み込まれているアドレス値を
アドレスラッチ値として出力する第１アドレスラッチと
、前記第１アドレスラッチがアドレスラッチ値を出力す
ると、予め決められていた所定のカウント値を順次出力
する第２アドレスカウンタと、前記第１アドレスラッチ
の出力するアドレスラッチ値と前記第２アドレスカウン
タの出力するカウンタ値とを加算した信号をアドレスカ
ウンタ値として出力する加算器と、前記フレームメモリ
が前記加算器からのアドレスカウンタ値に応じた画像信
号を出力すると、前記現フレーム内での入力信号の画素
毎の差分の絶対値を算出し、その合計を求める第２歪演
算回路と、その合計を順次比較し最小歪を与えると第２
最小歪認識信号を出力する第２最小歪検出回路と、前記
第２最小歪認識信号を入力すると前記加算器からのアド
レスカウンタ値を読み込み、アドレスカウンタ値が予め
決められていた所定のカウント数を数え上げたときに読
み込まれているアドレスカウンタ値を動きベクトルとし
て出力する第２アドレスラッチとを具備することを特徴
とする動きベクトル検出装置。