JPH0340687A - 動きベクトル検出装置 - Google Patents
動きベクトル検出装置Info
- Publication number
- JPH0340687A JPH0340687A JP1175885A JP17588589A JPH0340687A JP H0340687 A JPH0340687 A JP H0340687A JP 1175885 A JP1175885 A JP 1175885A JP 17588589 A JP17588589 A JP 17588589A JP H0340687 A JPH0340687 A JP H0340687A
- Authority
- JP
- Japan
- Prior art keywords
- address
- value
- signal
- outputs
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像信号を高能率に符号化する動き補償におけ
る動きベクトルを高速度に検出する動きベクトル検出装
置に関するものである。
る動きベクトルを高速度に検出する動きベクトル検出装
置に関するものである。
従来の技術
画像データは大量の情報量を有し、画像伝送においては
伝送路のコストアップ要因となる。従って画像信号の情
報量を低減する方法として、動き補償フレーム間符号化
や間引いたフレームを動きベクトルを用いて内挿する動
き内挿などの技術がある。これらを実現するために動き
ベクトルを高速に検出する装置が開発されている。
伝送路のコストアップ要因となる。従って画像信号の情
報量を低減する方法として、動き補償フレーム間符号化
や間引いたフレームを動きベクトルを用いて内挿する動
き内挿などの技術がある。これらを実現するために動き
ベクトルを高速に検出する装置が開発されている。
第２図は、従来の動きベクトル検出装置のブロック図で
ある。第２図において、２０１は信号入力端子、２０２
はアドレスカウンタ、２０３はカウントアツプ回路、２
０４は第１カウントラツチ、２０５は第１加算器、２０
６は第２力１１算器、２０′７はフレームメモリ、２０
８は歪演算回路、２０９は最小歪検出回路、２１０は第
２カウントランチ、２１１はアドレスランチ、２１２は
信号出力端子である。
ある。第２図において、２０１は信号入力端子、２０２
はアドレスカウンタ、２０３はカウントアツプ回路、２
０４は第１カウントラツチ、２０５は第１加算器、２０
６は第２力１１算器、２０′７はフレームメモリ、２０
８は歪演算回路、２０９は最小歪検出回路、２１０は第
２カウントランチ、２１１はアドレスランチ、２１２は
信号出力端子である。
以下、この第２図を用いて動作を説明する。信号入力端
子２０１に、画像信号のｌフレームを既に複数個のブロ
ックに分割した信号が入力されると、アドレスカウンタ
２０２は入力信号に応じたアドレス値を第２加算器２０
６に出力する。カウントアツプ回路２０３は、水平方向
と垂直方向に各々３回、４カウントずつカウントアツプ
を行なった後に、同様に各々３回、２カウントずつカウ
ントアツプを行ない、更に各々３回、ｌカウントずつカ
ウントアツプを行なって、それぞれカウントアツプ値と
して第１加算器２０５に出力する。
子２０１に、画像信号のｌフレームを既に複数個のブロ
ックに分割した信号が入力されると、アドレスカウンタ
２０２は入力信号に応じたアドレス値を第２加算器２０
６に出力する。カウントアツプ回路２０３は、水平方向
と垂直方向に各々３回、４カウントずつカウントアツプ
を行なった後に、同様に各々３回、２カウントずつカウ
ントアツプを行ない、更に各々３回、ｌカウントずつカ
ウントアツプを行なって、それぞれカウントアツプ値と
して第１加算器２０５に出力する。
第１カウントラツチ２０４は、信号入力端子２０１に信
号が入力された時に予め決められた第１カウントランチ
（直を出力し、第２カウントランチ２１０からの第２カ
ウントランチ値を取り込むと、取り込まれた第２カウン
トラツチ値を第１カウントランチ値として第１加算器２
０５に出力する。第１加算器２０５は、カウントアツプ
回路２０３からのカウントアツプ値と第１カウントラツ
チ２０４からの第１カウントラツチ値を加算して、カウ
ントアドレス値として第２加算器２０６と第２カウント
ラツチ２１０に出力する。第２加算器２０６は、第１加
算器２０５からのカウントアドレス値とアドレスカウン
タ２０２からのアドレス値を加算して、絶対アドレス値
としてフレームメモリ２０７とアドレスラッチ２１１に
出力する。フレームメモリ２０７は、第２加算器２０６
からの絶対アドレス値に応じた画像信号を歪演算回路２
０８に出力する。歪演算回路２０８は、信号入力端子２
０１からの入力信号とフレームメモリ２０７からの画像
信号との画素値ごとの差分の絶対値を算出し、その合計
を求める。最小歪検出回路２０９は、その合計を順次比
較し最小歪を与えると最小歪認識信号を第２カウントラ
ツチ２１０とアドレスラッチ２１１に出力する。第２カ
ウントラツチ２１０は、最小歪検出回路２０９からの最
小歪認識信号を入力すると、第１加算器２０５からのカ
ウントアドレス値を読み込み、カウントアドレス値が予
め決められていた所定のカウント数と等しくなったとき
に読み込まれているカウントアドレス値を第２カウント
ラツチ値として第１カウントランチ２０４に出力する。
号が入力された時に予め決められた第１カウントランチ
（直を出力し、第２カウントランチ２１０からの第２カ
ウントランチ値を取り込むと、取り込まれた第２カウン
トラツチ値を第１カウントランチ値として第１加算器２
０５に出力する。第１加算器２０５は、カウントアツプ
回路２０３からのカウントアツプ値と第１カウントラツ
チ２０４からの第１カウントラツチ値を加算して、カウ
ントアドレス値として第２加算器２０６と第２カウント
ラツチ２１０に出力する。第２加算器２０６は、第１加
算器２０５からのカウントアドレス値とアドレスカウン
タ２０２からのアドレス値を加算して、絶対アドレス値
としてフレームメモリ２０７とアドレスラッチ２１１に
出力する。フレームメモリ２０７は、第２加算器２０６
からの絶対アドレス値に応じた画像信号を歪演算回路２
０８に出力する。歪演算回路２０８は、信号入力端子２
０１からの入力信号とフレームメモリ２０７からの画像
信号との画素値ごとの差分の絶対値を算出し、その合計
を求める。最小歪検出回路２０９は、その合計を順次比
較し最小歪を与えると最小歪認識信号を第２カウントラ
ツチ２１０とアドレスラッチ２１１に出力する。第２カ
ウントラツチ２１０は、最小歪検出回路２０９からの最
小歪認識信号を入力すると、第１加算器２０５からのカ
ウントアドレス値を読み込み、カウントアドレス値が予
め決められていた所定のカウント数と等しくなったとき
に読み込まれているカウントアドレス値を第２カウント
ラツチ値として第１カウントランチ２０４に出力する。
アドレスラ・フチ２１１は、最小歪検出回路２０９から
の最小歪認識信号を入力すると、第２加算器２０６から
の絶対アドレス値を読み込み、絶対アドレス値が２７回
送られてきたときに、読み込まれている絶対アドレス値
を動きベクトルとして信号出力端子２１２に出力する。
の最小歪認識信号を入力すると、第２加算器２０６から
の絶対アドレス値を読み込み、絶対アドレス値が２７回
送られてきたときに、読み込まれている絶対アドレス値
を動きベクトルとして信号出力端子２１２に出力する。
（例えば、トリケッブス刊 １画像伝送における高能率
符号化技術１第５章） 発明が解決しようとする課題 しかしながら上記の様な方法では、動きベクトル探索範
囲を全て探索しないために初めの動きベクトルを誤検出
すると、真の動きベクトルには到達できない。また更に
高速度の動きベクトル検出装置が求められている。
符号化技術１第５章） 発明が解決しようとする課題 しかしながら上記の様な方法では、動きベクトル探索範
囲を全て探索しないために初めの動きベクトルを誤検出
すると、真の動きベクトルには到達できない。また更に
高速度の動きベクトル検出装置が求められている。
本発明は上記課題を鑑み、動きベクトル探索範囲内を全
て単なる画素値の大小の比較のみの比較演算で粗く探索
することにより、歪演算の処理を減少させて高速化を図
るものである。
て単なる画素値の大小の比較のみの比較演算で粗く探索
することにより、歪演算の処理を減少させて高速化を図
るものである。
課題を解決するための手段
上記！１題を解決するために、本発明の動きベクトル検
出装置は、画像信号の１フレームを既に複数個のブロッ
クに分割した入力信号が加わる毎に、前記入力信号に応
じたアト１／ス値から順々にカウントアツプされるアド
レス値を出力する第１アドレスカウンタと、前フレーム
を記憶していて前記第１アドレスカウンタからのアドレ
ス値に応じた画像信号を出力するフレームメモリと、前
記フレームメモリからの画像信号が送られる毎に、前記
入力信号よの比較を行ない、前記比較に応じた値の合計
を求め、比較合計を出力する比較演算回路と、前記比較
演算回路からの比較合計を予め決められた比較合計と順
次比較し、最も近似した前記比較合計を与えると比較近
似認識信号を出力する比較最小検出回路と、前記比較近
似認識信号を入力すると、前記第１アドレスカウンタか
らのアドレス値を読み込み、アドレス値が予め決められ
ていた所定のカウント数と等しくなったときに読み込ま
れているアドレス値をアドレスラッチ値として出力する
第１アドレスラッチと、前記第１アドレスラッチがアド
レスラッチ値を出力すると、予め決められていた所定の
カウント値を順次出力する第２アドレスカウンタと、前
記第１アドレスラッチの出力するアドレスラッチ値と前
記第２アドレスカウンタの出力するカウンタ値とを加算
した信号をアドレスカウンタ値として出力する加算器と
、前記フレー１．メモリが前記加算器からのアドレスカ
ウンタ値に応じた画像信号を出力すると、前記現フレー
ム内での入力信号の画素毎の差・分の絶対値を算出し歪
合計を求める歪演算回路と、前記歪合計を順次比較し最
小歪を与えると最小歪認識信号を出力する最小歪検出回
路と、前記最小歪認識信号を入力すると前記加算器から
のアドレスカウンタ値を読み込み、アドレスカウンタ値
が予め決められていた所定のカウント数を数え上げたと
きに読み込まれているアドレスカウンタ値を動きベクト
ルとして出力する第２アドレスラッチとを具備する様に
したものである。
出装置は、画像信号の１フレームを既に複数個のブロッ
クに分割した入力信号が加わる毎に、前記入力信号に応
じたアト１／ス値から順々にカウントアツプされるアド
レス値を出力する第１アドレスカウンタと、前フレーム
を記憶していて前記第１アドレスカウンタからのアドレ
ス値に応じた画像信号を出力するフレームメモリと、前
記フレームメモリからの画像信号が送られる毎に、前記
入力信号よの比較を行ない、前記比較に応じた値の合計
を求め、比較合計を出力する比較演算回路と、前記比較
演算回路からの比較合計を予め決められた比較合計と順
次比較し、最も近似した前記比較合計を与えると比較近
似認識信号を出力する比較最小検出回路と、前記比較近
似認識信号を入力すると、前記第１アドレスカウンタか
らのアドレス値を読み込み、アドレス値が予め決められ
ていた所定のカウント数と等しくなったときに読み込ま
れているアドレス値をアドレスラッチ値として出力する
第１アドレスラッチと、前記第１アドレスラッチがアド
レスラッチ値を出力すると、予め決められていた所定の
カウント値を順次出力する第２アドレスカウンタと、前
記第１アドレスラッチの出力するアドレスラッチ値と前
記第２アドレスカウンタの出力するカウンタ値とを加算
した信号をアドレスカウンタ値として出力する加算器と
、前記フレー１．メモリが前記加算器からのアドレスカ
ウンタ値に応じた画像信号を出力すると、前記現フレー
ム内での入力信号の画素毎の差・分の絶対値を算出し歪
合計を求める歪演算回路と、前記歪合計を順次比較し最
小歪を与えると最小歪認識信号を出力する最小歪検出回
路と、前記最小歪認識信号を入力すると前記加算器から
のアドレスカウンタ値を読み込み、アドレスカウンタ値
が予め決められていた所定のカウント数を数え上げたと
きに読み込まれているアドレスカウンタ値を動きベクト
ルとして出力する第２アドレスラッチとを具備する様に
したものである。
作用
本発明は上記した構成により、ブロックマツチング時に
単なる大小の比較のみの比較演算で、動きヘクトル探索
範囲内を粗く探索して、仮の動きベクトルを検出してか
ら次に画素毎の歪演算をすることにより、真の動きベク
トルを検出できる様にしたために、歪演算の処理を減少
させて高速化を図るものである。
単なる大小の比較のみの比較演算で、動きヘクトル探索
範囲内を粗く探索して、仮の動きベクトルを検出してか
ら次に画素毎の歪演算をすることにより、真の動きベク
トルを検出できる様にしたために、歪演算の処理を減少
させて高速化を図るものである。
実施例
以下本発明の一実施例の動きベクトル検出装置について
、図面を参照しながら説明する。
、図面を参照しながら説明する。
第１図は本発明の動きベクトル検出装置の一実施例を示
すブロック図である。第１図において、１０１は信号入
力端子、１０２は第１アドレスカウンタ、１０３はフレ
ームメモリ、１０４は比較演算回路、１０５は比較最小
検出回路、１０６は第１アドレスランチ、１０７は第２
アドレスカウンタ、１０８は加算器、１０９は歪演算回
路、１１０は最小歪検出回路、１１１は第２アドレスラ
ッチ、１１２は動きヘクトル出力端子である。
すブロック図である。第１図において、１０１は信号入
力端子、１０２は第１アドレスカウンタ、１０３はフレ
ームメモリ、１０４は比較演算回路、１０５は比較最小
検出回路、１０６は第１アドレスランチ、１０７は第２
アドレスカウンタ、１０８は加算器、１０９は歪演算回
路、１１０は最小歪検出回路、１１１は第２アドレスラ
ッチ、１１２は動きヘクトル出力端子である。
以上の様に構成された動きベクトル検出装置について以
下第１図を用いて動作を説明する。
下第１図を用いて動作を説明する。
信号入力端子１０１より入力された信号Ｓは、以下の様
にブロックサイズ３×３のブロックに分割されている。
にブロックサイズ３×３のブロックに分割されている。
比較演算回路１０４に入力信号Ｓが送られて（ると、第
１アドレスカウンタ１０２は、入力信号Ｓに応じたアド
レス値から順々にカウントアツプされるアドレス値を１
６回送出していく。フレームメモリ１０３はそのアドレ
ス値を読み込む毎に、前フレームの第３図の様に配置さ
れた信号について以下の様な信号Ａ１から順に信号Ａお
までを比較演算回路１０４に送出する。
１アドレスカウンタ１０２は、入力信号Ｓに応じたアド
レス値から順々にカウントアツプされるアドレス値を１
６回送出していく。フレームメモリ１０３はそのアドレ
ス値を読み込む毎に、前フレームの第３図の様に配置さ
れた信号について以下の様な信号Ａ１から順に信号Ａお
までを比較演算回路１０４に送出する。
比較演算回路１０４に信号Ａ１ Ｎ＝１．２．３・・・
・・・、１６）が送られると、以下の様な信号Ｂに置き
換える。
・・・、１６）が送られると、以下の様な信号Ｂに置き
換える。
そこで信号Ｂと信号入力端子１０１からの信号Ｓとで画
素毎に以下の様にして比較合計を求める。
素毎に以下の様にして比較合計を求める。
求められた比較合計Ｃを比較最小検出回路１０５に送る
。比較最小検出回路１０５は、同一信号Ｓで比較合計Ｃ
がそれまでよりも０に近似した値が送られた場合には、
その比較合計Ｃを読み込み、第１アドレスラッチ１０６
に比較近似認識信号を送り、それ以外には何も行なわな
い。第１アドレスランチ１０６は比較近似認識信号が送
られると第１アドレスカウンタ１０２からのアドレス値
を読み込み、アドレス値が予め決められていた所定のカ
ウント数と等しくなったときに読み込まれているアドレ
ス（ｔｌ！（３，３）をアドレスラッチ値として加算器
ｌＯ８に送る。加算器１０日にアドレスラッチ値が送ら
れると、第２アドレスカウンタ１０７は予め決められて
いた所定のカウント値を９種類出力する。加算器１０８
は、第１アドレスラッチ１０６から送られてきたアドレ
スラッチ値と第２アドレスカウンタ１０７から順次送ら
れてくるカウント値を加えてアドレスカウンタ値として
送出していく。フレームメモリ１０３は、加算器１０Ｂ
から送られてくるアドレスカウンタ値を読み込む毎に以
下の様な信号Ａ 、 １から順に Ａ、 １ まで歪演算回路１０９に出力する。
。比較最小検出回路１０５は、同一信号Ｓで比較合計Ｃ
がそれまでよりも０に近似した値が送られた場合には、
その比較合計Ｃを読み込み、第１アドレスラッチ１０６
に比較近似認識信号を送り、それ以外には何も行なわな
い。第１アドレスランチ１０６は比較近似認識信号が送
られると第１アドレスカウンタ１０２からのアドレス値
を読み込み、アドレス値が予め決められていた所定のカ
ウント数と等しくなったときに読み込まれているアドレ
ス（ｔｌ！（３，３）をアドレスラッチ値として加算器
ｌＯ８に送る。加算器１０日にアドレスラッチ値が送ら
れると、第２アドレスカウンタ１０７は予め決められて
いた所定のカウント値を９種類出力する。加算器１０８
は、第１アドレスラッチ１０６から送られてきたアドレ
スラッチ値と第２アドレスカウンタ１０７から順次送ら
れてくるカウント値を加えてアドレスカウンタ値として
送出していく。フレームメモリ１０３は、加算器１０Ｂ
から送られてくるアドレスカウンタ値を読み込む毎に以
下の様な信号Ａ 、 １から順に Ａ、 １ まで歪演算回路１０９に出力する。
歪演算回路１０９に信号Ａ
（ｉ＝１
３゜
９〉
が送られると、
以下の様な信号Ｂ
に
置き換える。
そこで信号Ｂ
と、
信号入力端子１０１からの
信号Ｓとで歪ｄを求める。
求められた歪ｄは最小歪検出回路１１０に送る。
最小歪検出回路１１０は、同一信号Ｓで歪ｄがそれまで
よりも小さい歪ｄが送られた場合にはその歪ｄを読み込
んで、第２アドレスラノチ１１１に最小歪認識信号を送
出し、それ以外には何も行なわない。第２アドレスラッ
チ１１１は最小歪認識信号が送られると加算器１０８か
らのアドレスカウンタ値を読み込み、アドレスカウンタ
（直が予め決められていた所定のカウント数と等しくな
ったときに読み込まれているアドレスカウンタ値を動き
ベクトルとして動きベクトル出力端子１１２に送出する
。なお説明を簡略化するために信号入力端子１０１より
入力された信号は３×３のブロックに分割されていて、
比較演算回路１０４では比較を行なう際に、入力信号よ
り大きい値の時＋１、等しい時Ｏ１小さい時−■として
、比較最小検出回路１０５には予めＯが挿入されている
こととしている。更に、第１アドレスカウンタ１０２は
１６回アドレス値を送出して、第２アドレスカウンタ１
０７は９種類のカウンタ値を出力していることとしてい
るが、これにのみ限定されるものではない。
よりも小さい歪ｄが送られた場合にはその歪ｄを読み込
んで、第２アドレスラノチ１１１に最小歪認識信号を送
出し、それ以外には何も行なわない。第２アドレスラッ
チ１１１は最小歪認識信号が送られると加算器１０８か
らのアドレスカウンタ値を読み込み、アドレスカウンタ
（直が予め決められていた所定のカウント数と等しくな
ったときに読み込まれているアドレスカウンタ値を動き
ベクトルとして動きベクトル出力端子１１２に送出する
。なお説明を簡略化するために信号入力端子１０１より
入力された信号は３×３のブロックに分割されていて、
比較演算回路１０４では比較を行なう際に、入力信号よ
り大きい値の時＋１、等しい時Ｏ１小さい時−■として
、比較最小検出回路１０５には予めＯが挿入されている
こととしている。更に、第１アドレスカウンタ１０２は
１６回アドレス値を送出して、第２アドレスカウンタ１
０７は９種類のカウンタ値を出力していることとしてい
るが、これにのみ限定されるものではない。
発明の効果
以上の様に本発明は、ブロックマツチング時に初めから
画素毎に歪を計算させるのではなく、大小の比較だけで
探索を行なうためにベクトル探索範囲を素早く絞り込む
ことができる。そして次に画素毎の歪演算をすることに
より、動きベクトルを的確に検出できる様にしたもので
ある。
画素毎に歪を計算させるのではなく、大小の比較だけで
探索を行なうためにベクトル探索範囲を素早く絞り込む
ことができる。そして次に画素毎の歪演算をすることに
より、動きベクトルを的確に検出できる様にしたもので
ある。
第１図は本発明の一実施例による動きベクトル検出装置
の槽底を示すブロック図、第２図は従来の動きベクトル
検出装置の構成を示すブロック図、第３区は実施例を説
明するための説明図である。 １０２・・・・・・第１アドレスカウンタ、１０３・・
・・・・フレームメモリ、ｉ０４・・・・・・比較演算
回路、１０５・・・・・・比較最小検出回路、１０６・
・・・・・第１アドレスラッチ、１０７・・・・・・第
２アドレスカウンタ、１０８・・・・・・加算器、１０
９・・・・・・歪演算回路、１１０・・・・・・最小歪
検出回路、１１１・・・・・・第２アドレスラッチ、１
１２・・・・・・動きベクトル出力端子、２０２・・・
・・・アドレスカウンタ、２０３・・・・・・カウント
アツプ回路、２０４・・・・・・第１カウントランチ、
２０５・・・・・・第１加算器、２０６・・・・・・第
２加算器、２０７・・・・・・フレームメモリ、２０日
・・・・・・歪演算回路、２０９・・・・・・最小歪検
出回路、２１０・・・・・・第２カウントランチ、２１
１・・・・・・アドレスラッチ。
の槽底を示すブロック図、第２図は従来の動きベクトル
検出装置の構成を示すブロック図、第３区は実施例を説
明するための説明図である。 １０２・・・・・・第１アドレスカウンタ、１０３・・
・・・・フレームメモリ、ｉ０４・・・・・・比較演算
回路、１０５・・・・・・比較最小検出回路、１０６・
・・・・・第１アドレスラッチ、１０７・・・・・・第
２アドレスカウンタ、１０８・・・・・・加算器、１０
９・・・・・・歪演算回路、１１０・・・・・・最小歪
検出回路、１１１・・・・・・第２アドレスラッチ、１
１２・・・・・・動きベクトル出力端子、２０２・・・
・・・アドレスカウンタ、２０３・・・・・・カウント
アツプ回路、２０４・・・・・・第１カウントランチ、
２０５・・・・・・第１加算器、２０６・・・・・・第
２加算器、２０７・・・・・・フレームメモリ、２０日
・・・・・・歪演算回路、２０９・・・・・・最小歪検
出回路、２１０・・・・・・第２カウントランチ、２１
１・・・・・・アドレスラッチ。
Claims (1)
- 画像信号の１フレームを既に複数個のブロックに分割し
た入力信号が加わる毎に、前記入力信号に応じたアドレ
ス値から順々にカウントアップされるアドレス値を出力
する第１アドレスカウンタと、前フレームを記憶してい
て前記第１アドレスカウンタからのアドレス値に応じた
画像信号を出力するフレームメモリと、前記フレームメ
モリからの画像信号が送られる毎に、前記入力信号との
比較を行ない、前記比較に応じた値の合計を求め、比較
合計を出力する比較演算回路と、前記比較演算回路から
の比較合計を予め決められた比較合計と順次比較し、最
も近似した前記比較合計を与えると比較近似認識信号を
出力する比較最小検出回路と、前記比較近似認識信号を
入力すると、前記第１アドレスカウンタからのアドレス
値を読み込み、アドレス値が予め決められていた所定の
カウント数と等しくなったときに読み込まれているアド
レス値をアドレスラッチ値として出力する第１アドレス
ラッチと、前記第１アドレスラッチがアドレスラッチ値
を出力すると、予め決められていた所定のカウント値を
順次出力する第２アドレスカウンタと、前記第１アドレ
スラッチの出力するアドレスラッチ値と前記第２アドレ
スカウンタの出力するカウンタ値とを加算した信号をア
ドレスカウンタ値として出力する加算器と、前記フレー
ムメモリが前記加算器からのアドレスカウンタ値に応じ
た画像信号を出力すると、前記現フレーム内をの入力信
号の画素毎の差分の絶対値を算出し歪合計を求める歪演
算回路と、前記歪合計を順次比較し最小歪を与えると最
小歪認識信号を出力する最小歪検出回路と、前記最小歪
認識信号を入力すると前記加算器からのアドレスカウン
タ値を読み込み、アドレスカウンタ値が予め決められて
いた所定のカウント数を数え上げたときに読み込まれて
いるアドレスカウンタ値を動きベクトルとして出力する
第２アドレスラッチとを具備することを特徴とする動き
ベクトル検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17588589A JPH0710104B2 (ja) | 1989-07-07 | 1989-07-07 | 動きベクトル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17588589A JPH0710104B2 (ja) | 1989-07-07 | 1989-07-07 | 動きベクトル検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0340687A true JPH0340687A (ja) | 1991-02-21 |
| JPH0710104B2 JPH0710104B2 (ja) | 1995-02-01 |
Family
ID=16003921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17588589A Expired - Lifetime JPH0710104B2 (ja) | 1989-07-07 | 1989-07-07 | 動きベクトル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710104B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767898A (en) * | 1994-06-23 | 1998-06-16 | Sanyo Electric Co., Ltd. | Three-dimensional image coding by merger of left and right images |
| US5963673A (en) * | 1995-12-20 | 1999-10-05 | Sanyo Electric Co., Ltd. | Method and apparatus for adaptively selecting a coding mode for video encoding |
| US9649483B2 (en) | 2007-04-16 | 2017-05-16 | Dewan Fazlul Hoque Chowdhury | Microneedle transdermal delivery device |
-
1989
- 1989-07-07 JP JP17588589A patent/JPH0710104B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767898A (en) * | 1994-06-23 | 1998-06-16 | Sanyo Electric Co., Ltd. | Three-dimensional image coding by merger of left and right images |
| US6075556A (en) * | 1994-06-23 | 2000-06-13 | Sanyo Electric Co., Ltd. | Three-dimensional image coding by merger of left and right images |
| US5963673A (en) * | 1995-12-20 | 1999-10-05 | Sanyo Electric Co., Ltd. | Method and apparatus for adaptively selecting a coding mode for video encoding |
| US9649483B2 (en) | 2007-04-16 | 2017-05-16 | Dewan Fazlul Hoque Chowdhury | Microneedle transdermal delivery device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0710104B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933759A (en) | Method of and arrangement for motion detection in an interlaced television picture obtained after film-to-television conversion | |
| JPH0520036B2 (ja) | ||
| JP2928708B2 (ja) | 運動ベクター検出方法および装置 | |
| US6456660B1 (en) | Device and method of detecting motion vectors | |
| JPWO1994024821A1 (ja) | 動きベクトル検出装置 | |
| CN106375771B (zh) | 图像特征匹配方法和装置 | |
| JP3522801B2 (ja) | 動き補償を用いた動映像信号処理器のためのメモリ装置 | |
| JP2861462B2 (ja) | 動きベクトル検出装置 | |
| US8509303B2 (en) | Video descriptor generation device | |
| JP2004348741A (ja) | 画像の比較方法、方法を実行するためのプログラムを記憶するコンピュータ可読記憶媒体、および方法を実行する装置 | |
| JPH0340687A (ja) | 動きベクトル検出装置 | |
| JP2839536B2 (ja) | 動き検出方法および動き検出器 | |
| JP3598526B2 (ja) | 動きベクトル検出方法及び画像データの符号化方法 | |
| JPH0220988A (ja) | 動画像符号化装置における動ベクトル検出方式 | |
| WO1999017256A3 (de) | Verfahren zur bestimmung von blockvektoren für die bewegungsschätzung | |
| JPH07288814A (ja) | 動きベクトル検出方法 | |
| JPH02256385A (ja) | 動きベクトル検出装置 | |
| JP3004685B2 (ja) | 動きベクトル検出回路 | |
| JP3803138B2 (ja) | シーン・チェンジおよび／またはフラッシュ検出装置 | |
| KR950012665B1 (ko) | 고속모션추정장치 | |
| JPH08191447A (ja) | 動き補償フレーム間符号化方式の動きベクトル検出装置 | |
| JPH0795585A (ja) | 動きベクトル検出装置 | |
| JPH089340A (ja) | 動きベクトル検出装置及び動きベクトル検出方法 | |
| JP3001753B2 (ja) | 動ベクトル検出方法 | |
| JP3046313B2 (ja) | フレーム間符号化装置における動き補償方式 |