JPH02257357A - Multiplexed system - Google Patents

Multiplexed system

Info

Publication number
JPH02257357A
JPH02257357A JP7934889A JP7934889A JPH02257357A JP H02257357 A JPH02257357 A JP H02257357A JP 7934889 A JP7934889 A JP 7934889A JP 7934889 A JP7934889 A JP 7934889A JP H02257357 A JPH02257357 A JP H02257357A
Authority
JP
Japan
Prior art keywords
circuit
personal computers
common
input
common bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7934889A
Other languages
Japanese (ja)
Inventor
Akira Yoshino
晃 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7934889A priority Critical patent/JPH02257357A/en
Publication of JPH02257357A publication Critical patent/JPH02257357A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To enable the close coupling among personal computers by providing an arbitrating circuit which arbitrates a processing request sent from a personal computer to a common bus and a common resource which is connected to the common bus. CONSTITUTION:The respective personal computers 1-1 to 1-N are provided with coupling parts 2-1 to 2-N to obtain system constitution provided with a common-use memory circuit 4, an input/output circuit 5, a distributing circuit 6, the arbitrating circuit 7, and an abnormality detection processing circuit 8. Consequently, the multiplexed system wherein the respective personal computers 1-1 to 1-N are coupled closely can be constituted, and the inexpensive personal computers 1-1 to 1-N which are rich in software property are utilized to structure the system which has the same performance with a large-sized computer system at low cost.

Description

【発明の詳細な説明】 技術分野 本発明は多重化システムに関し、特に複数のパーソナル
コンピュータを密結合するための多重化システムに関す
る。
TECHNICAL FIELD The present invention relates to multiplexing systems, and more particularly to multiplexing systems for tightly coupling a plurality of personal computers.

従来技−術 従来パーソナルコンピュータを密結合するための周辺装
置はなく、類似した用途・目的としては周囲のローカル
エリアネットワーク(以下、LANと略す)を用いた多
重化システムが一般的に使用されている。
Prior Art Conventionally, there has been no peripheral device for tightly coupling personal computers, and for similar purposes and purposes, a multiplexing system using a surrounding local area network (hereinafter abbreviated as LAN) has generally been used. There is.

上述した従来のLANを用いた多重化システムでは、通
信線を媒体とし、パーソナルコンピュータ相互の通信に
より、多重化システムを実現する方式となっている。そ
のため、多重化システムに必要な真の共有メモリや共有
入出力装置は存在しなかった。また、アクセス速度も一
対または二対の通信路を経由して行われるため、低速度
であり、結合形態としては、疎結合であるという欠点が
あった。
In the above-mentioned conventional multiplexing system using a LAN, the multiplexing system is realized by mutual communication between personal computers using a communication line as a medium. As a result, there was no true shared memory or shared input/output devices needed for multiplexed systems. In addition, the access speed is low because it is performed via one or two pairs of communication paths, and the connection form is loosely coupled.

このことを第3図を用いて説明する。第3図はLANを
用いた単純な二重化システムの構成を示したものである
。図においては、A系パーソナルコンピュータ9とB系
パーソナルコンピュータ11とによってデュアルシステ
ムを構成した場合が示されている。そして、一方が故障
した場合には、他方により処理を継続するように制御す
ることによって信頼性を向上させたものである。
This will be explained using FIG. 3. FIG. 3 shows the configuration of a simple duplex system using a LAN. The figure shows a case where a dual system is configured by an A-system personal computer 9 and a B-system personal computer 11. If one of them fails, the other is controlled to continue processing, thereby improving reliability.

この場合、処理を継続するために必要なデータは、パー
ソナルコンピュータ9及び10内の夫々のメモリ10.
12上に存在する必要がある。それらデータの授受はL
ANを介してパーソナルコンピュータ相互の通信を行う
ことにより実現されており、時間的なずれを生じ、必ず
しも両メモリ10.12の内容が一致するとは限らない
という欠点があった。また、相互の交信にも時間的なロ
スを生じるという欠点もあった。このため、LANによ
る計算機間の結合は一般的に疎結合として分類されてい
る。
In this case, the data necessary to continue processing is stored in the memories 10.
Must exist on 12. The exchange of data is L
This is realized by mutual communication between personal computers via an AN, which has the disadvantage that there is a time lag and the contents of both memories 10 and 12 do not necessarily match. Furthermore, there was also the drawback that time was lost in mutual communication. For this reason, coupling between computers via LAN is generally classified as loose coupling.

発明の目的 本発明の目的は各パーソナルコンピュータ間を密結合す
ることができる多重化システムを提供することである。
OBJECTS OF THE INVENTION An object of the present invention is to provide a multiplexing system that allows tight coupling between personal computers.

発明の構成 本発明による多重化システムは、複数のパーソナルコン
ピュータと、これらパーソナルコンピュータが接続され
る共通バスと、前記共通バスに送出された前記パーソナ
ルコンピュータからの処理要求の調停を行う調停回路と
、前記共通バスに接続され、前記パーソナルコンピュー
タから共通にアクセスされる共通資源とを有することを
特徴とする。
Structure of the Invention A multiplexing system according to the present invention includes: a plurality of personal computers, a common bus to which these personal computers are connected, and an arbitration circuit that arbitrates processing requests sent from the personal computers to the common bus. and a common resource connected to the common bus and commonly accessed by the personal computer.

実施例 以下、図面を用いて本発明の詳細な説明する。Example Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明による多重化システムの一実施例の構成
を示すブロック図である。図において、本発明の一実施
例による多重化システムは複数のパーソナルコンピュー
タ1−1〜1−Nと、コネクタ、ケーブル、インタフェ
ース等から構成される結合回路2−1〜2−Nと、シス
テムバス3と、共有のメモリ回路4と、共有の入出力回
路5と、割込メツセージの分配を行う分配回路6と、優
先順位に従い、各要求の調停を行う調停回路7と、各種
エラーの監視や復旧処理を行う異常処理回路8とを含ん
で構成されている。
FIG. 1 is a block diagram showing the configuration of an embodiment of a multiplexing system according to the present invention. In the figure, a multiplex system according to an embodiment of the present invention includes a plurality of personal computers 1-1 to 1-N, coupling circuits 2-1 to 2-N composed of connectors, cables, interfaces, etc., and a system bus. 3, a shared memory circuit 4, a shared input/output circuit 5, a distribution circuit 6 that distributes interrupt messages, an arbitration circuit 7 that arbitrates each request according to priority, and monitors various errors. It is configured to include an abnormality processing circuit 8 that performs recovery processing.

パーソナルコンピュータl−1−1−Nは結合回路2−
1〜2−Hによりシステムバス3に接続される。
The personal computer l-1-1-N has a coupling circuit 2-
1 to 2-H are connected to the system bus 3.

システムバス3には共有のメモリ回路4、入出力回路5
、分配回路6が接続されている。また、システムバス3
は調停回路7及び異常処理回路8により監視及び管理が
行われている。
The system bus 3 includes a shared memory circuit 4 and an input/output circuit 5.
, and a distribution circuit 6 are connected thereto. Also, system bus 3
is monitored and managed by the arbitration circuit 7 and the abnormality processing circuit 8.

かかる構成において、各パーソナルコンピュータ1−1
〜1−Nから送出された共有のメモリ回路4や入出力回
路5へのアクセス要求及び各パーソナルコンピュータ間
相互の割込メツセージ要求は調停回路7により調停され
、いずれか優先順位の高い要求に対してシステムバス3
の使用が許可される。
In such a configuration, each personal computer 1-1
Requests for access to the shared memory circuit 4 and input/output circuit 5 sent from ~1-N and mutual interrupt message requests between personal computers are arbitrated by the arbitration circuit 7, and one of the requests with a higher priority is selected. system bus 3
is permitted to be used.

システムバス3の使用を許可されたパーソナルコンピュ
ータは、処理要求が共有データのリード/ライトであれ
ば、メモリ回路4を、共有110のイン/アウトであれ
ば入出力回路5を、割込メツセージの発振/着信処理で
あれば分配回路6を、夫々アクセスすることができる。
A personal computer that is permitted to use the system bus 3 uses the memory circuit 4 when the processing request is to read/write shared data, the input/output circuit 5 when the processing request is for input/output of the shared data 110, and the input/output circuit 5 when the processing request is for reading/writing shared data. For oscillation/termination processing, the distribution circuit 6 can be accessed respectively.

したがって、時間的には、必ず一つのパーソナルコンビ
二一夕に対してメモリ回路4、入出力回路5、分配回路
6等の共通資源が高速に割当てられることになるのであ
る。
Therefore, in terms of time, common resources such as the memory circuit 4, input/output circuit 5, distribution circuit 6, etc. are always allocated to one personal computer at high speed.

また、システムバス3の異常たとえば、各パーソナルコ
ンピュータによるシステムバス3の使用時間の超過や、
パリティエラー発生等に対する監視や、復旧処理は異常
処理回路8により行われる。
In addition, an abnormality in the system bus 3 may occur, for example, if each personal computer exceeds the usage time of the system bus 3,
Monitoring and recovery processing for the occurrence of parity errors etc. are performed by the abnormality processing circuit 8.

このように、各パーツ・ナルコンピュータによる共通資
源の高速性かつ高信頼性を有する利用が可能となる。
In this way, it becomes possible for each part/nullcomputer to utilize the common resource at high speed and with high reliability.

さらに第2図を用いて説明する。第2図は第1図におけ
る多重化システムのN−6とした場合のシステム形態を
示す概略図であり、第1図と同等部分は同一符号により
示されている。
Further explanation will be given with reference to FIG. FIG. 2 is a schematic diagram showing a system configuration when the multiplex system in FIG. 1 is set to N-6, and parts equivalent to those in FIG. 1 are designated by the same reference numerals.

N−6であるため、パーソナルコンピュータが6台、結
合回路もそれと同数になる。各結合回路のインタフェー
ス部分及びメモリ回路4、入出力回路5、分配回路6、
調停回路7、異常処理回路8が1つの筐体14に収納さ
れている。なお、入出力回路5には図示せぬプリンタ、
プロッタ、各種読取装置等が接続されているものとする
。
Since it is N-6, there are six personal computers and the same number of coupling circuits. An interface portion of each coupling circuit, a memory circuit 4, an input/output circuit 5, a distribution circuit 6,
The arbitration circuit 7 and the abnormality processing circuit 8 are housed in one housing 14. Note that the input/output circuit 5 includes a printer (not shown),
It is assumed that a plotter, various reading devices, etc. are connected.

つまり、図のように多重化システムを構成することによ
り、各パーソナルコンピュータを密結合でき、各共通資
源に対して高速にアクセスできるのである。
In other words, by configuring a multiplex system as shown in the figure, each personal computer can be tightly coupled and each common resource can be accessed at high speed.

発明の詳細 な説明したように本発明は、各パーソナルコンピュータ
との結合部、共有のメモリ回路、入出力回路、分配回路
、調停回路及び異常検出処理回路を具備したシステム構
成とすることにより、各パーソナルコンピュータの密結
合な多重化システムを構成することができ、従来高信頼
性、処理能力の制限といった理由で高価な制御用コンピ
ュータやミニコンピユータが使用されてきた産業用分野
において、ソフトウェア資産が豊富でかつ安価なパーソ
ナルコンピュータを活用し、大型計算機システムと同等
の性能を有するシステムを安価に構築できるという効果
がある。
DETAILED DESCRIPTION OF THE INVENTION As described in detail, the present invention has a system configuration that includes a connection section with each personal computer, a shared memory circuit, an input/output circuit, a distribution circuit, an arbitration circuit, and an abnormality detection processing circuit. It is possible to configure a tightly coupled multiplex system of personal computers, and has abundant software assets in the industrial field, where expensive control computers and minicomputers have traditionally been used due to high reliability and limited processing power. This has the effect of making it possible to construct a system with performance equivalent to a large computer system at a low cost by utilizing a large and inexpensive personal computer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例による多重化システムの構成を
示すブロック図、第2図は第1図の多重化システムのN
−6の場合の概略構成図、第3図はLANを用いた従来
の多重化システムのブロック図である。 主要部分の符号の説明 1−1〜1−N・・・・・・パーソナルコンピュータ2
−1〜2−N・・・・・・結合回路 3・・・・・・システムバス 4・・・・・・メモリ回路 5・・・・・・入出力回路 6・・・・・・分配回路 7・・・・・・調停回路 8・・・・・・異常処理回路
FIG. 1 is a block diagram showing the configuration of a multiplexing system according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a multiplexing system according to an embodiment of the present invention.
FIG. 3 is a block diagram of a conventional multiplexing system using a LAN. Explanation of symbols of main parts 1-1 to 1-N...Personal computer 2
-1~2-N...Coupling circuit 3...System bus 4...Memory circuit 5...Input/output circuit 6...Distribution Circuit 7... Arbitration circuit 8... Abnormality processing circuit

Claims (1)

【特許請求の範囲】[Claims] (1)複数のパーソナルコンピュータと、これらパーソ
ナルコンピュータが接続される共通バスと、前記共通バ
スに送出された前記パーソナルコンピュータからの処理
要求の調停を行う調停回路と、前記共通バスに接続され
、前記パーソナルコンピュータから共通にアクセスされ
る共通資源とを有することを特徴とする多重化システム
。
(1) A plurality of personal computers, a common bus to which these personal computers are connected, an arbitration circuit that arbitrates processing requests from the personal computers sent to the common bus, and an arbitration circuit connected to the common bus, 1. A multiplex system comprising: a common resource commonly accessed by personal computers;
JP7934889A 1989-03-30 1989-03-30 Multiplexed system Pending JPH02257357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7934889A JPH02257357A (en) 1989-03-30 1989-03-30 Multiplexed system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7934889A JPH02257357A (en) 1989-03-30 1989-03-30 Multiplexed system

Publications (1)

Publication Number Publication Date
JPH02257357A true JPH02257357A (en) 1990-10-18

Family

ID=13687397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7934889A Pending JPH02257357A (en) 1989-03-30 1989-03-30 Multiplexed system

Country Status (1)

Country Link
JP (1) JPH02257357A (en)

Similar Documents

Publication Publication Date Title
KR100261378B1 (en) System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers
US4562535A (en) Self-configuring digital processor system with global system
US5261059A (en) Crossbar interface for data communication network
US7254652B2 (en) Autonomic configuration of port speeds of components connected to an interconnection cable
US5802333A (en) Network inter-product stacking mechanism in which stacked products appear to the network as a single device
US20130124597A1 (en) Node aggregation system for implementing symmetric multi-processing system
US6950893B2 (en) Hybrid switching architecture
US5386544A (en) Data processing system with a standby process mechanism for saving and restoring operations
US6667960B1 (en) Protocol for identifying components in a point-to-point computer system
CA1184310A (en) Multi-processor office system complex
JP2009282917A (en) Interserver communication mechanism and computer system
US5829037A (en) Multiprocessor system having a large number of processor system components connected to a plurality of serial high-speed-buses
Gustavson Introduction to the Fastbus
KR100278303B1 (en) Communication method between multiple access client and single access server
Riesen et al. Differences between distributed and parallel systems
Wilkinson Cascaded rhombic crossbar interconnection networks
CN110262993B (en) Input information reading method and circuit, storage medium and electronic device
JP3595131B2 (en) Plant control system
CA1197019A (en) Multi-processor office system complex
JPH07113916B2 (en) Complex computer system
JPS63282534A (en) Automatic system generation system
JPH0342766A (en) System bus connection system
JPH03296159A (en) Memory access system for dma device
JPH04263354A (en) Decentralized processing computer
Di Giovanni et al. MIL-STD-1553B'networking'techniques for local area networks based