JPH0225895A - ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 本発明は、プロセス制御、プラント制御システム等に適
用され、システムの制御状態の監視、制御系統の表示を
行なうために用いられるディスプレイ装置に関する。

（従来の技術） この種、従来のディスプレイ装置として、表示器の１つ
の表示画面上に、複数の表示画面の画像データを複数ｒ
ＦＭｍね合わせる方式のものがあり、第７図および第８
図はそれぞれ重ね合わせ方式の異なる例を示す図である
。

第７図は、その第１の方式を示すものであり、画面全体
に対して所定の重ね合わせ論理の中から指定された論理
で重ね合わせる方式である。すなわち、画像データを格
納した画像プレーン１および画像プレーン２よりそれぞ
れ画像データ１００゜１０１を、重ね合わせ回路４が読
み出すとともに、重ね合わせ論理指定回路３により指定
された重ね合わせ論理指定データ１０２を読出し、これ
らに基づいて画像データ１００，１０１を重ね合わせ可
能になっている。そして、重ね合わせ回路４では、その
重ね合わせ後の画像データ１０３を図示しない表示器に
出力されるようになっている。画像プレーン１，２は、
通常メモリ素子より構成されており、表示色に対応した
ビット数で１表示ドツトのデータが格納できるようにな
っている。従って、画像データ１００，１０１は、表示
色に対応したビット数をもつデータである。

第８図は、その第２の方式を示すものであり、第７図の
構成以外に重ね合わせ回路４に対してそれに格納されて
いる重ね合わせエリア指定データ１０４を出力可能な重
ね合わせエリア指定プレーン５を備えており、これによ
り重ね合わせのエリアが指定できるようになっている。

すなわち、重ね合わせエリア指定プレーン５は、重ね合
わせ指定回路３で指定する論理による重ね合わせ処理を
画像プレーン１，２のどの部分を行なうかを決定するも
のであり、これは通常メモリ素子で構成され、重ね合わ
せ処理を行なう場合には“１″　また重ね合わせを行わ
ない場合には“０”というように２つの値で表現され、
１表示ドツトにつき１ビツトが割当てられる。

（発明が解決しようとする課題） 第７図の方式（第１の方式）では、重ね合わせ論理指定
回路３には、画像プレーン１，２のどの部分に重ね合わ
せ処理を行なうかを指定する機能がないため、重ね合わ
せ処理は常に画像プレーン１，２の全体についてしか行
なえず、このため画像プレーン１，２の一部分のみ重ね
合わせを施す処理、つまり部分的に異なる蚤ね合わせ処
理を施すエリア指定することできない。

また、第８図の方式（第２の方式）は、第１の方式とは
異なり、重ね合わせを行なうエリア指定が可能であるが
、別々のエリアに重ね合わせ処理を行なうことできない
。

このように従来の第１の方式、第２の方式は、いずれも
異なるエリアに異なる重ね合わせ処理を施すことはでき
ないため、画面作成が複雑化し、ディスプレイ装置とし
ての用途に制限を受けるばかりでなく、実用性に欠ける
。

そこで、本発明は異なるエリアに異なる重ね合わせ処理
を施すことができ、これにより画面作成が簡易化される
ディスプレイ装置を提供することを目的とする。

［発明の構成］ （課題を解決しようとする手段） 本発明は、前記目的を達成するため、複数のビットマツ
プ方式の画像プレーンにそれぞれ格納されている画面デ
ータを重ね合わせ回路により重ね合わせて表示器の１つ
の表示画面上に表示するディスプレイ装置において、前
記画像プレーンに格納されている画面データを、重ね合
わせる際の表示最小ｔｒｉ位の重ね合わせ論理指定が可
能なビットマツプ方式の重ね合わせ論理指定プレーンを
設け、前記画像プレーンの画像データと重ね合わせ論理
指定プレーンからの重ね合わせ論理指定データをもとに
、１ドツトを最小単位とする複数のエリアに、同時に独
立した重ね合わせ論理指定ができるようにしたものであ
る。

（作用） 本発明は、重ね合わせ論理指定プレーンを設けたので、
重ね合わせ画面の各エリア毎に重ね合わせ論理が指定で
きることから、画面の作成が簡易化される。

（実施例） 以下、本発明の実施例について図面を参照して説明する
。第１図は本発明の実施例の概略構成を示すもので、重
ね合わせ回路４の入力側に、ビットマツプ方式の重ね合
わせ論理指定プレーン６を設け、これに格納されている
重ね合わせ論理データ１０５が重ね合わせ回路４に入力
できるようにしたものである。

重ね合わせ論理プレーン６は、第７図および第８図の重
ね合わせ論理指定回路３の機能と第８図の重ね合わせエ
リア指定プレーン５の機能を併せもつものであり、重ね
合わせ指定ドツト２０２の集合からなっている。そして
、画像ブｌノーン１の画像構成ドツト２００および画像
プレーン２の画像構成ドツト２０１は、それぞれ１対１
に対応しており、重ね合わせ論理プレーン６は、画像構
成ドツト２００と画像構成ドツト２０１に対し、どのよ
うな重ね合わせ処理を行なうかを決定する情報、すなわ
ち、重ね合わせ論理データ１０５が格納されている。重
ね合わせ回路４は、画像プレーン１，２で格納されてい
る画像データ１００゜１０１を読み出すとともに、重ね
合わせ論理プレーン６に格納されている重ね合わせ論理
データ１０５を読出し、この重ね合わせ論理データ１０
５に基づいて画像データ１００，１０１の重ね合わせを
行ない、さらに重ね合わせ回路４は、その重ね合わせた
後の画像データ１０３を図示しない表示器に出力するよ
うになっている。

第２図は本発明の一実施例の要部のみを示すブロック図
であり、ここでは２枚の画像プレーン１，２で格納され
ている画像データ１００゜１０１の重ね合わせの場合で
あるが、これに限らず３枚以上の画像プレーンであって
も同様に実施できる。画像プレーン１，２はいずれも４
ビット／画素メモリで構成され、また重ね合わせ論理プ
レーン６は２ビット／画素メモリで構成されている。本
発明の重要な構成である重ね合わせ論理プレーン６は、
図示しないコンソールからの操作指令により４種類まで
の重ね合わせ論理を指定することができるが、本実施例
では第５図に示すように画像データ１００優先、画像デ
ータ１０１優先、排他論理の３種類について重ね合わせ
指定ができるようになっている。すなわち、第４図に示
すようにコンソールのステータス端子ｇｏ、３１（ｙ）
ｉ号をそれぞれ０，０とすれば画像データ１００が優先
となり、またステータス端子Ｓ。＋Ｓ１の信号をそれぞ
れ１，０とすれば画像データ１０１が優先となり、さら
にステータス端子Ｓｏ、Ｓ、の信号をそれぞれ０，１と
すれば、排他論理となる。

描画用プロセッサ７には、図示しないコンソールが接続
され、これからの描画操作指令により描画プロセッサ７
は、画像データを作成１．、これを画像プレーン１およ
び画像プレーン２に書込み、また描画プロセッサ７は操
作指令により重ね合わせ論理指定データを重ね合わせ論
理プレーン６に書込むことができるようになっている。

第３図は、この場合の書込みデータの構成を示している
。

表示コントローラ８は、図示しないコンソールからの表
示操作指令が与えられたとき、バス及びタイミング制御
回路１４からの表示コマンド信号１３０およびステータ
ス信号１３１を出力するとともに、表示アドレスバス１
２９に対して定期的に表示アドレス信号を出力するもの
である。

バス及びタイミング制御回路１４は、描画用プロセッサ
７からの描画コマンド信号１２８と、表示コントローラ
８からの表示コマンド信号］３０およびステータス信号
１３１をそれぞれ入力し、描画用プロセッサ７と表示コ
ントローラ８のバス出力の同期をとるための同期信号１
２２を出力し、また、アドレスセレクト信号１２４とデ
ータバッファコントロール信号】２３、ならびに、コマ
ンド信号１２１とラッチタイミング信号１２５をそれぞ
れ出力するものである。

アドレスマルチプレクサ１２は、バス及びタイミング制
御回路１４からのアドレスセレクト信号１２４が入力さ
れたとき、描画用プロセッサ７に接続されている描画用
アドレスバス１２６と、表示コントローラ８に接続され
Ｃいる表示アドレスバス１２９のいずれかの切替えを行
なうものである。

データバッファ１３は、バス及びタイミング制御回路１
４からのデータバッファコントロール信号１２３が入力
されたときつまり描画時、画像プレーン１のメモリデー
タ信号１１０、画像プレーン２のメモリデータ１１１、
重ね合わせ論理プレーン６のメモリデータ信号１１２が
それぞれ入力されるとともに、これらを描画データバス
１２７を介して描画用プロセッサ７に入力するものであ
る。

画像プレーン用データラッチ回路９は、画像プレーン１
からのメモリデータ信号１．１０を、バス及びタイミン
グ制御回路１４からのラッチタイミング信号１２５が入
力されたときラッチするものである。

画像プレーン用データラッチ回路１０は、画像プレーン
２からのメモリデータ信号１１１を、バス及びタイミン
グ制御回路１４からのラッチタイミング信号１２５が入
力されたときラッチするものである。

画像プレーン用デ〜タラッチ回路１３、は、重ね合わせ
論理プレーン６からのメモリデータ信号１．１２を、バ
ス及びタイミング制御回路１４からのラッチタイミング
信号１２５が入力されたときラッチするものである。

重ね合わせ回路４は第４図のようにインバータ！１，１
２，１３．Ｉ４．１５、アンド回路Ａ１．Ａ２．Ａ３．
Ａ４．Ａ５．Ａ６．Ａ７゜Ａ８、オア回路０１．０２か
ら構成され、画像データ１００、】０１を入力し、重ね
合わせ論理指定データ１０２を用いて重ね合わせを行な
い、この重ね合わせ後の画像データ１０３は図示しない
表示器に出力するものである。この場合、第５図に示す
ようにステータス端子Ｓｏ、Ｓ、の信号をそれぞれ０．
０．１，０．０，１とすることにより、画像データ１０
０セレクト信号１４３、画像データ２００セレクト信号
１４４ならびに排他論理セレクト信号１４５が得られる
。なお、第２図の画像データ１００および１０１は、４
ビットバス構成であるが、第４図はその中の１本につい
て重ね合わせ回路を示している。第４図の画像データセ
レクト信号１４３．１４４および排他論理セレクト信号
１４５は、他のビット線にも共通に接続される。

次に以上述べた構成のディスプレイ装置の動作について
説明する。図示しないコンソールを用いて描画の操作を
行なうと、描画用プロセッサ７から描画コマンド１３号
１２８がバスおよびタイミング制御回路１４に入力され
、。このバスおよびタイミング制御回路１４からアドレ
スマルチプレクサ１２に対し、てアドレスセレクト信号
１２４が５えられ、描画アドレスバス１２６が選択され
、さらにバスおよびタイミング制御回路１４からデータ
バッファ１３に対してコマンド信号１２１が入力され、
画像プレーン１，２および重ね合わせ論理プレーン６に
それぞれ入力されるので、画像プレーン１．２および重
ね合わせ論理プレーン６に予め記憶されているメモリデ
ータ信号１１０゜１１１および１１２が描画データバス
１２７を介して描画用プロセッサ７に入力され、ここで
各画像プレーン１，２および重ね合わせ論理プレーン６
毎の画像データが形成され、この画像データは画像プレ
ーン１，２および重ね合わせ論理プレーン６に書込まれ
る。

ｊ５　、図示しないコンソールにより表示コントローラ
８に対して表示操作指令を与えると、バス及びタイミン
グ制御回路１４に対して表示コマンド信号１３０および
ステータス信号１３１が与えられ、バス及びタイミング
制御回路１４からアドレスマルチプレクサ１２に対して
アドレスセレクト信号１２４が与えられるので、表示ア
ドレスバス１２９が選択される。これにより、画像プレ
ーン１．２および重ね合わせ論理プ１ノーン６には、メ
モリアドレス信号が入力される。そして、バス及びタイ
ミング制御回路１４から画像プ１／−ン１゜２および重
ね合わせ論理プレーン６にコマンド信号】２］が入力さ
れるとともに、各プレーン１゜２．６に格納されている
メモリデータ信号１１０゜１１．１，１．１２が読み出
され、また、バス及びタイミング制御回路１４からラッ
チ回路９〜１１に対してラッチタイミング信号１２５が
与えられるので、上記メモリデータ信号１１０〜１１２
はラッチされ、ラッチ回路９，１０および〕１からの出
力である画像データ１００，１０１および重ね合わせ論
理指定データは重ね合わせ回路４に出力され、ここで各
データ１００〜］０２が重ね合わされ、この重ね合わせ
た後の画像データ１０３は図示しない表示器に出力され
る。

第６図は以上述べた実施例のディスプ［／ス装置による
重ね合わせ画面の表示例を示すものである。１００は画
像プｌノーン１におりる更新データがない固定画面であ
り、２００は画像プレーン２における更新データのみの
変動画面である。

３００は画面１００と２００の重ね合わせ画面であり、
この時の重ね合わせ論理は、画像プレーン１の左半分は
画像プレーン１が優先で、右半分は画像プレーン２が優
先となっている。この場合、画像プレーン］および重ね
合わせ論理プレーン６は、初期設定するのみで、更新が
必要な画像プレーン２であり、非常に作画が簡易化され
る。

以上述べた実施例によれば、ビットマツプ方式の重ね合
わせ論理プレーン６を設けたので、重ね合わせ処理のエ
リアの指定および重ね合わせ論理指定が可能となり、画
面の作成が簡易化され、ディスプレイ装置としての用途
が広がり、実用的である。

［発明の効果］ 以上述べた本発明によれば、異なるエリアに異なる重ね
合わせ処理を施すことができ、これにより画面作成が簡
易化されるディスプレイ装置を提供することができる。

【図面の簡単な説明】

第１図は本発明のディスプレイ装置の概略構成を示す図
、第２図は本発明によるディスプレイ装置の一実施例を
示すブロック図、第３図は第２図の画像プレーンおよび
重ね合わせ論理プレーンの書込みデータの構成図、第４
図および第５図は同実施例の重ね合わせ回路の詳細を示
す図および論理テーブル、第６図は同実施例による重ね
合わせ画面の表示例を示す図、第７図および第８図はそ
れぞれ従来の異なるディスプレイ装置の概略構成を示す
図である。 １．２・・・画像プレーン、４・・・重ね合わせ回路、
６・・・重ね合わせ論理プレーン、７・・・描画用プロ
セッサ、８・・・表示コントロラ、９．１０・・・画像
プレーン用データラッチ回路、１１・・・重ね合わせ論
理プレーン用データラッチ回路、１２・・・アドレスマ
ルチプレクサ、１３・・・データバッファ、１４・・・
バス及びタイミング制御回路。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 １Ｆ７図 １８図

Claims (1)

1. 【特許請求の範囲】 複数のビットマップ方式の画像プレーンにそれぞれ格納
   されている画面データを重ね合わせ回路により重ね合わ
   せて表示器の１つの表示画面上に表示するディスプレイ
   装置において、 前記画像プレーンに格納されている画面データを、重ね
   合わせる際の表示最小単位の重ね合わせ論理指定が可能
   なビットマップ方式の重ね合わせ論理指定プレーンを設
   け、前記画像プレーンの画像データと重ね合わせ論理指
   定プレーンからの重ね合わせ論理指定データをもとに、
   １ドットを最小単位とする複数のエリアに、同時に独立
   した重ね合わせ論理指定ができるようにしたことを特徴
   とするディスプレイ装置。