JPH02259625A

JPH02259625A - 液晶表示素子

Info

Publication number: JPH02259625A
Application number: JP1079767A
Authority: JP
Inventors: Toshiyasu Eguchi; 稔康江口
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1989-03-30
Filing date: 1989-03-30
Publication date: 1990-10-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、一対の対向する基板間に挟持される液晶を用
いて表示を行う液晶表示素子に関する。

そして、この発明は、高画質を維持しつつ大画面化が容
易な液晶表示素子を提供することを目的としている。

（従来の技術）大容量の情報表示の分野では、従来より、複数のストラ
イプ状の行電極を配設した基板と、複数のストライプ状
の列電極を配設した対向基板との間に液晶を設けた単純
マトリクス方式の液晶表示素子が知られていた。

ところが、単純マトリクス方式の液晶表示素子は、電極
数（画素数）の増加に伴い、表示コントラストが低下し
てしまう、いわゆるクロストークの問題があった。その
ため、広視角で大容量の情報表示を実現し難かった。そ
こで、アクティブ素子を各画素毎に設けて液晶を駆動す
る、アクティブマトリクス方式の液晶表示素子が開発さ
れるようになった。

アクティブマトリクス方式は、基本的には単純マトリク
ス方式と同様、複数のストライプ状の行電極と列を極と
で構成され、線順次走査駆動により画像を表示するもの
である。単純マトリクス方式と興なる特徴は、行電極と
列電極との交点に、薄膜トランジスタのようなスイッチ
機能をもつアクチイブ素子を介して画素電極が接続され
る点である。このような構成により、タロストークの問
題を改善し、原理的には画素電極数に対する制約のない
高品質な大容量の情報表示が実現される。

アクティブマトリクス方式の液晶表示素子に用いられる
電界効果トランジスタとしては、単結晶シリコンを用い
るＭＯＳトランジスタのほか、セレン化カドニウムなど
の化合物半導体とアモルファスシリコン、多結晶シリコ
ン、テルルとを用いる薄膜トランジスタがある。トラン
ジスタの半導体層の形成は、真空蒸着法のほかに、高真
空電子ビーム蒸着法、グロー放電気相法、減圧化学的気
相成長法、分子線法などの種々の方法によってなされる
。また、電極材料や半導体材料は、それぞれの各層毎に
、マスク蒸着法やフォトリソグラフィ法によって所望の
形状にバターニングされる。

これらの工程を繰り返し行うことによって、トランジス
タは積層形成されてきた。

上記構成のアクティブマトリクス方式の液晶表示素子は
、必要なデータ信号のみを各画素に供給することができ
るので、画素電極数によらず高コントラスト表示を行う
ことができ、また、高階調表示も可能になりつつあった
。

（発明が解決しようとする課りしかし、アクティブ素子として用いられる薄膜トランジ
スタは、前記のように、製作プロセス、製作条件が複雑
であるので、製造設備が大規模になるばかりか、歩留り
が著しく悪かった。このため無欠陥で液晶表示素子を作
製することが非常に回器であった。

特に、液晶表示素子の面積を増やすくまたは、画素電極
数を増やす）と、欠陥の発生率がさらに増加して歩留り
が大幅に低下し、製造コストが大幅に上昇する。これが
、従来のアクティブマトリクス方式の液晶表示素子の大
画面化及び大容量化を大きく妨げていた。

本発明が解決しようとする課題は、画像品位を劣化させ
ることなく、アクティブマトリクス方式の液晶表示素子
の大画面化及び大容量化を容易にするなめには、どのよ
うな手段を講じればよいかという点である。

（課題を解決するための手段）そこで、上記課題を解決するために本発明は、画素を極
とその画素電極に接続されたトランジスタとを一方の面
に設けた第１の基板と、共通電極を一方の面に設けた第
２の基板と、前記画素電極を設けた面と前記共通ｔ′［
！を設けた面とを対向させた前記第１及び第２の両基板
間に封入された液晶物質とより成る液晶表示素子であっ
て、前記トランジスタの絶縁層及び半導体層のうち少な
くとも一方は、印刷工程と焼成工程とから形成されるこ
とを特徴とする液晶表示素子を提供するものである。

（実　施　例）この発明の液晶表示素子は、アクティブマトリクス方式
の液晶表示素子であり、アクティブ素子であるトランジ
スタの絶縁層あるいは半導体層が、印刷工程と焼成工程
とより形成されることを特徴としている。

以下、本発明になる液晶表示素子の一実施例を図面と共
に説明する。第１図は本発明の一実施例の要部を示す断
面図、第２図はその一実施例の要部を示す平面図である
。

第１図において、−例として透明なガラス板を用いた基
板１上に、酸化インジウム、酸化スズ等が、マスク蒸着
、スパッタ等により膜形成された後、エツチング等によ
りバターニングされて、画素電極２が設けられる。

さらに、基板１上には、外部と電気的に接続され、駆動
信号が供給されるソース電極３と、画素電極２と接続さ
れるドレイン電極４とが形成される。ソース電極３とド
レイン電極４とは逆であってもよいが、ここでは、画素
電極２に接続される電極の方をドレイン電極４とする。

このソースな極３及びドレイン電極４は、例えば、５０
〜７０％の銀を含有する銀ペーストを１００〜４００メ
ツシユのスクリーンにて印刷し、８０〜１３０℃で１０
〜１５分間焼成し仮硬化させた後、５９０〜８５０℃で
２０〜４０分間焼成することにより、５〜２０μｌの厚
さを有する電極として形成される。

また、ソース電極３やドレイン電極４は、印刷と焼成工
程によらず、前記の画素電極２を形成する際に、画素電
極２と同じ材料で同時に形成することも可能である。

次に、ソースｔｌｉｉ３及びドレイン電極４上に半導体
層５を積層形成する。

半導体層５の形成方法としては、まず、ガラスペースト
中に、例えば、ＧｅＡｓＴｅやｖ０２の化合物を単独で
混入しなり、あるいは、Ｎｂ２　０５及びｖ２０５ノ化
合物、Ｂｉ２　０３、Ｈｎ０２及びＺｎＯの化合物等を
混入しなりして、乳鉢やライカイ機で充分に攪拌する０
次に、攪拌したものを、１００〜４００メツシユのスク
リーンにて印刷し、印Ｎ後、表面の平滑な塗膜を形成す
るなめに、室温にて約１０分間、ペーストのレベリング
を行う、その後、１００〜１５０°Ｃで１０〜１５分間
焼成して乾燥を行う。

さらに、使用するガラスペーストや混入する化合物によ
り、それぞれ適当な温度と時間とを設定して焼成を行い
、５〜２０μｍの厚さを有する半導体層５を形成する。

半導体層５の上には絶縁層６を形成する。この絶縁層６
は、ガラスペーストを単独で、あるいは、ガラスペース
ト中にＣｄＳやＣｄＺｎＳや５ｉ０２を混入して充分に
攪拌した後、上記半導体７１１５の形成と同様の印刷工
程及び焼成工程にて形成される。

なお、印刷工程はスクリーン印刷に限定されることなく
、凸版印刷、凹版印刷、平版印刷等でもよい。

絶縁層６の上には、外部と電気的に接続され、駆動信号
が供給されるゲート電極７が、前記ソース電極３及びド
レイン電［ｉ４と同様の方法にて形成される。

一実施例として、トランジスタの構成がソース電極３及
びドレイン電極４の上に半導体層５が、その上に絶縁層
６が、更にその上にゲート電極７が形成される場合につ
いて述べたが、積層順位はこれに限定されることはない
０例えば、この例とは逆の順に、ゲート電極の上に絶縁
層が、その上に半導体層が、さらにその上にソース電極
及びドレインｔｔｉが形成されても全く同等である。ま
た、別の例としては、半導体層の上にソース・ドレイン
電極が、その上に絶縁層が、更にその上にゲート電極が
構成されてもよく、これとは逆の順序で積層形成されて
もよい。

なお、半導体層と絶縁対層とは、必ずしも両方ともに必
要ということではなく、一方の層で兼用することもでき
る。兼用させた場合には、上記の構成の積層順序が変わ
ることは勿論である。

このようにして形成されたトランジスタを有する基板１
と、対向面に酸化インジウムや酸化スズ等で形成された
透明な共通電極８を有する透明基板９と対向させる。そ
れぞれの基板１．９の対向側には、液晶物質をどのよう
にして配列させるかにより適宜液晶分子配向膜（図示せ
ずンが設けられている。

電極及び液晶分子配向膜がそれぞれ設けられた基板１．
９の間には、適当なカイラル物質を適宜添加したり、適
当な染料を適宜添加したりしたネマティック相やスメク
ティック相などを有する液晶物質１０が、単独あるいは
混合して封入される。

さらに、基板１．９の非対向側には、それぞれ偏光子１
ａ、　９ａを配設する。

以上説明したように、この実施例の液晶表示素子は、ト
ランジスタを、印刷工程と焼成工程という簡易な工程で
形成するようにしている。従って、液晶表示素子を、大
型化（大画面化）、大容量化しても、歩留りが低下する
こともなく、また、製造装置も簡易なものでよい、よっ
て、従来のものに比べ、大幅に製造コストを削減するこ
とができ、この液晶表示素子は、低コストで大型化、大
容量化を容易に実現できる。

さらに、トランジスタを印刷工程により形成したので、
この液晶表示素子は、大電流・大電圧で駆動できる。

次に、液晶表示素子の動作について簡単に説明する。第
３図は、トランジスタの電圧−電流特性を示す図である
。

アクティブマトリクス方式の液晶表示素子の場合には、
トランジスタに接続されている各画素電極毎に各画素を
表示する。そして、外部から、ソ−スミ極及びゲート電
極に供給される信号により、この素子は制御される。

例えば、金属半田などを用いてソース電極３と接続され
たワイヤーからは、線順次走査にて繰り返し電気信号が
供給される。それと同調して、それぞれのゲート電極７
には、接続されたワイヤーを介して選択的に電圧ｖ６が
印加される。これにより、ドレインに流れ込む電流Ｉ。

は制御され（第３図参照）、ドレインを極４に繋がる画
素電極２と、対向する共通電極８とに挟持される液晶物
質に適宜選択した電圧が印加され、表示が実現される。

なお、この実施例では、絶縁層６及び半導体層５のいず
れもが、印刷工程と焼成工程とから形成されるいわゆる
厚膜であるが、いずれか一方の層を蒸着やスパッタ等の
いわゆる薄膜で形成することもできる。また、それぞれ
の電極３，４．７を薄膜で構成することもできる。

さらに、必要に応じて、電荷蓄積用コンデンサをトラン
ジスタ作製時に付加することも容易にでき、これにより
、さらに、高画質な表示が得られる。

（発明の効果）以上の通り、本発明の液晶表示素子は、トランジスタを
印刷工程及び焼成工程により直接基板上に形成するよう
にしたので、画質を劣化させることなく、大画面化及び
大容量化を低コストで容易に実現できる。さらに、この
液晶表示素子は、大電流・大電圧に耐えられる等の優れ
た特徴を有する。

【図面の簡単な説明】第１図は本発明になる液晶表示素子の一実施例を示す断
面図、第２図はその一実施例を示す平面図、第３図はト
ランジスタの電圧−電流特性を示す図である。１．９・・・基板、１ａ、　９ａ・・・偏光子、２・・
・画素電極、３・・・ソース電極、４・・・ドレイン電
極、５・・・半導体層、６・・・絶縁体層、７・・・ゲ
ート電極、８・・・共通電極、１０・・・液晶物質。第１回第３図第２図

Claims

【特許請求の範囲】

画素電極とその画素電極に接続されたトランジスタとを
一方の面に設けた第１の基板と、共通電極を一方の面に
設けた第２の基板と、前記画素電極を設けた面と前記共
通電極を設けた面とを対向させた前記第１及び第２の両
基板間に封入された液晶物質とより成る液晶表示素子で
あつて、前記トランジスタの絶縁層及び半導体層のうち
少なくとも一方は、印刷工程と焼成工程とから形成され
ることを特徴とする液晶表示素子。