JPH0327024A - 薄膜ダイオード - Google Patents
薄膜ダイオードInfo
- Publication number
- JPH0327024A JPH0327024A JP1162945A JP16294589A JPH0327024A JP H0327024 A JPH0327024 A JP H0327024A JP 1162945 A JP1162945 A JP 1162945A JP 16294589 A JP16294589 A JP 16294589A JP H0327024 A JPH0327024 A JP H0327024A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transparent conductive
- semiconductor layer
- conductive film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はアクティブマトリクス方式の液晶表示装置に
用いられる薄膜ダイオードに係り、特にガラス基板の影
響を防止して優れた表示特性を可能にする薄膜ダイオー
ドに関する． 〔従来の技術〕 大画素数の液晶表示においては高いコントラスト比．広
い視野角などの優れた品質の表示を行うためにはアクテ
ィブマトリクス方式が有効である．この方式は全ての画
素に対して１個以上の非線型素子（電圧電流特性が非線
型の電気素子）を備え、他の画素を駆動している際の電
気的リークの影響を少なくし画像信号のＳ／Ｎ比を向上
させて表示品質を高める。非線型素子には３＠子のもの
と２端子のものがあるが、２端子法は製造法が簡筆でコ
スト面で３端子法に優れている．特に非品質シリコンの
リングダイオードはダイオードの順方向特性を利用し、
画像の均一性に優れる．第３図はアクティブマトリクス
の等価回路である．第３図において１３はリングダイオ
ード＋’ ＩＡは画素電極１５は対向電極． １６は液
晶， １Ｂは走査線（走：ｎ．電極に同じ）．ｌ２はデ
ータ線（対向電極に同し）である．第４図は従来のリン
グダイオードを示し、第４図＋ａ＋は平面図、第４図山
）は第４図（ａ）のＣ−Ｃ矢視図である。このリングダ
イオードは基板４上にｆｉｒＭされた画素電極ＩＡ，走
査電極ＩＢ．半導体層２Ａ，金属電極３Ａ，３Ｂからな
る．このようなリングダイオードは以下のようにして調
製される．ガラス基板４上にＩＴＯ （インジウム１
スズ酸化物）からなる透明導ｍｉｌｌ！を被着し、ホト
プロセスの手法でバターニングして画素電極ＩＡと走査
電極１Ｂを形威する．次いで非品質シリコンのｐｉｎ層
を順次積層したあとホトプロセスの手法でバターニング
して半導体層２Ｂを形戒する．続いて金属電極用金属膜
を被着しホトプロセスの手法でバターニングして金ｍ１
ｉ極３Ａ．３Ｂを形成する。引続いて金属電極３Ａ３Ｂ
をマスクとして用い、半導体層２Ｂをエッチングして半
導体層２Ａを得ることができる．このようにしてリング
ダイオードは３回のホトプロセス（金属電極をマスクと
するエッチングを含めると４回）により製造することが
でき、製法が簡単である． 〔発明が解決しようとする課題〕 しかしながらこのようなリングダイオードを備えた基板
においては、透明導電膜の形威されない基板の領域はバ
ターニング工程においてエッチングガスまたはエッチン
グ溶液などの腐食剤にさらされるためこれら腐食剤の影
響により液晶の表示特性が悪化するという問題があった
．特にこの影響は露出したガラス基板の領域において著
しい．この発明は上述の点に鑑みてなされ、その目的は
露出した基板の領域が可及的に少なくなるようにして、
優れた表示特性をもたらすＦｊＩ膜ダイオードを提供す
ることにある． 〔課題を解決するための手段〕 上述の目的はこの発明によれば、基板上に透明導電膜電
極である走査電極と画素電極，半導体層．金属電極を積
層してなる薄膜ダイオードにおいて、透明導電膜電極Ｉ
Ａ， ＩＢと金ｉｉｉ極３Ａ，３Ｂの重なり部分をとり
かこむ領域に形威された半導体層２Ｃを備えることによ
り達威される。
用いられる薄膜ダイオードに係り、特にガラス基板の影
響を防止して優れた表示特性を可能にする薄膜ダイオー
ドに関する． 〔従来の技術〕 大画素数の液晶表示においては高いコントラスト比．広
い視野角などの優れた品質の表示を行うためにはアクテ
ィブマトリクス方式が有効である．この方式は全ての画
素に対して１個以上の非線型素子（電圧電流特性が非線
型の電気素子）を備え、他の画素を駆動している際の電
気的リークの影響を少なくし画像信号のＳ／Ｎ比を向上
させて表示品質を高める。非線型素子には３＠子のもの
と２端子のものがあるが、２端子法は製造法が簡筆でコ
スト面で３端子法に優れている．特に非品質シリコンの
リングダイオードはダイオードの順方向特性を利用し、
画像の均一性に優れる．第３図はアクティブマトリクス
の等価回路である．第３図において１３はリングダイオ
ード＋’ ＩＡは画素電極１５は対向電極． １６は液
晶， １Ｂは走査線（走：ｎ．電極に同じ）．ｌ２はデ
ータ線（対向電極に同し）である．第４図は従来のリン
グダイオードを示し、第４図＋ａ＋は平面図、第４図山
）は第４図（ａ）のＣ−Ｃ矢視図である。このリングダ
イオードは基板４上にｆｉｒＭされた画素電極ＩＡ，走
査電極ＩＢ．半導体層２Ａ，金属電極３Ａ，３Ｂからな
る．このようなリングダイオードは以下のようにして調
製される．ガラス基板４上にＩＴＯ （インジウム１
スズ酸化物）からなる透明導ｍｉｌｌ！を被着し、ホト
プロセスの手法でバターニングして画素電極ＩＡと走査
電極１Ｂを形威する．次いで非品質シリコンのｐｉｎ層
を順次積層したあとホトプロセスの手法でバターニング
して半導体層２Ｂを形戒する．続いて金属電極用金属膜
を被着しホトプロセスの手法でバターニングして金ｍ１
ｉ極３Ａ．３Ｂを形成する。引続いて金属電極３Ａ３Ｂ
をマスクとして用い、半導体層２Ｂをエッチングして半
導体層２Ａを得ることができる．このようにしてリング
ダイオードは３回のホトプロセス（金属電極をマスクと
するエッチングを含めると４回）により製造することが
でき、製法が簡単である． 〔発明が解決しようとする課題〕 しかしながらこのようなリングダイオードを備えた基板
においては、透明導電膜の形威されない基板の領域はバ
ターニング工程においてエッチングガスまたはエッチン
グ溶液などの腐食剤にさらされるためこれら腐食剤の影
響により液晶の表示特性が悪化するという問題があった
．特にこの影響は露出したガラス基板の領域において著
しい．この発明は上述の点に鑑みてなされ、その目的は
露出した基板の領域が可及的に少なくなるようにして、
優れた表示特性をもたらすＦｊＩ膜ダイオードを提供す
ることにある． 〔課題を解決するための手段〕 上述の目的はこの発明によれば、基板上に透明導電膜電
極である走査電極と画素電極，半導体層．金属電極を積
層してなる薄膜ダイオードにおいて、透明導電膜電極Ｉ
Ａ， ＩＢと金ｉｉｉ極３Ａ，３Ｂの重なり部分をとり
かこむ領域に形威された半導体層２Ｃを備えることによ
り達威される。
重なり部分を内部に包含するような領域に半導体層が形
成されると、透明導電膜電極の形戒されない基板の領域
について半導体層のみを用いて直接的に被覆する部分を
生じ、基板の露出部分が縮少するので全体的に腐食剤の
影響が少なくなる．〔実施例〕 次にこの発明の実施例を図面に基いて説明する．第１図
はこの発明の実施例に係るリングダイオードを示し、第
１図（ａ＋は平面図、第１図（ｂｌは第１？ｆａｔのＡ
−Ａ矢視図である．このリングダイオードは、第４図に
示される従来のリングダイオードと半導体層の領域が異
なっている。従来のリングダイオードにおいては半導体
２Ａは金属電極３Ａ，３Ｂによって規定される領域内に
ある．本発明の半導体１’ｌ２Ｃは透明導電膜電極と金
属電極の重な・り部分を包含する領域となっている．こ
のようなリングダイオードは次のようにし製造すること
ができる．ガラス基板４に透明導電膜としてＩＴＯを被
着し、第１のパターンでパターニングして画素電極ＩＡ
と走査ｔ極１Ｂを形威し、次に非品質シリコンを被着し
第２のパターンでＣＰ４ と０■の混合ガスを用いてプ
ラズマエッチングを行い、非晶質シリコンをパターニン
グし半導体層２Ｃを形威する．この行程では次工程で形
成される金属電極が既に形威された透明導電膜電極と重
なることになる部分を接することなく内部に包含するよ
うに半導体層のバターニングを行う．次に金属電極とし
てＭｏを被着し第３のパターンでリン酸．硝酸．酢酸の
混合溶液を用いてＭＯをエッチングして金属電極３Ａ，
３Ｂをパタニング形成する．このようにして半導体層の
みを用いて直接的に被覆されるガラス基板の領域が生ま
れ、如何なる層によっても被覆されることのない露出し
たガラス基板の領域が縮少する．ガラス基板の露出した
領域はバターニング工程を多く受ける領域であるので、
腐食剤の影響はこの領域において大きく露出した基Ｆｉ
ｆｉｌ域の減少によって全体として腐食剤の影響が減
少し液晶の表示特性が良好なものとなる．例えば本実施
例に係る薄膜ダイオードを有する戒晶表示装Ｉを７０℃
の温度で耐久試験を行ったところ、４０日後においても
コントラストの低下が認められない．これに対し従来の
￥Ｉ＃ダイオードを有する液晶表示装置においては２０
日でコントラストが低下した．これは本発明の実施例に
係る薄膜ダイオードは腐食剤の影響を受けることが少な
く、液晶の低抵抗化が防止されたことによる． なお従来の薄膜ダイオードの製造方法はバターニング工
程が４回であったが、本発明の実施例に係る薄膜ダイオ
ードの製造方法はパターニング行程が３回で良いので製
造工程が簡単化される。
成されると、透明導電膜電極の形戒されない基板の領域
について半導体層のみを用いて直接的に被覆する部分を
生じ、基板の露出部分が縮少するので全体的に腐食剤の
影響が少なくなる．〔実施例〕 次にこの発明の実施例を図面に基いて説明する．第１図
はこの発明の実施例に係るリングダイオードを示し、第
１図（ａ＋は平面図、第１図（ｂｌは第１？ｆａｔのＡ
−Ａ矢視図である．このリングダイオードは、第４図に
示される従来のリングダイオードと半導体層の領域が異
なっている。従来のリングダイオードにおいては半導体
２Ａは金属電極３Ａ，３Ｂによって規定される領域内に
ある．本発明の半導体１’ｌ２Ｃは透明導電膜電極と金
属電極の重な・り部分を包含する領域となっている．こ
のようなリングダイオードは次のようにし製造すること
ができる．ガラス基板４に透明導電膜としてＩＴＯを被
着し、第１のパターンでパターニングして画素電極ＩＡ
と走査ｔ極１Ｂを形威し、次に非品質シリコンを被着し
第２のパターンでＣＰ４ と０■の混合ガスを用いてプ
ラズマエッチングを行い、非晶質シリコンをパターニン
グし半導体層２Ｃを形威する．この行程では次工程で形
成される金属電極が既に形威された透明導電膜電極と重
なることになる部分を接することなく内部に包含するよ
うに半導体層のバターニングを行う．次に金属電極とし
てＭｏを被着し第３のパターンでリン酸．硝酸．酢酸の
混合溶液を用いてＭＯをエッチングして金属電極３Ａ，
３Ｂをパタニング形成する．このようにして半導体層の
みを用いて直接的に被覆されるガラス基板の領域が生ま
れ、如何なる層によっても被覆されることのない露出し
たガラス基板の領域が縮少する．ガラス基板の露出した
領域はバターニング工程を多く受ける領域であるので、
腐食剤の影響はこの領域において大きく露出した基Ｆｉ
ｆｉｌ域の減少によって全体として腐食剤の影響が減
少し液晶の表示特性が良好なものとなる．例えば本実施
例に係る薄膜ダイオードを有する戒晶表示装Ｉを７０℃
の温度で耐久試験を行ったところ、４０日後においても
コントラストの低下が認められない．これに対し従来の
￥Ｉ＃ダイオードを有する液晶表示装置においては２０
日でコントラストが低下した．これは本発明の実施例に
係る薄膜ダイオードは腐食剤の影響を受けることが少な
く、液晶の低抵抗化が防止されたことによる． なお従来の薄膜ダイオードの製造方法はバターニング工
程が４回であったが、本発明の実施例に係る薄膜ダイオ
ードの製造方法はパターニング行程が３回で良いので製
造工程が簡単化される。
第２図は本発明の変形例に係る薄膜ダイオードを示し第
２図ｔａ＋ば平面図、第２図（ｂ）は第２図ｆａｌのＢ
−Ｂ矢視図である．透明導電膜電極と金属電極の層構戒
が第１図の場合と逆になっている。即ち第１のパターン
で胸からなる金属電極のパターニングが行われ、第３の
パターンで透明導電膜ｉｉ極のパターニングが行われる
．第２図の薄膜ダイオードにおいては光透過率の低いＭ
ｏｌｌｌが半導体層の下に形成されるので、ガラス基板
下部からの光に対し半導体層の光劣化を防止することが
できる長所がある． 〔発明の効果〕 この発明によれば、基板上に透明導！膜電極である走査
電極と画素！極，半導体層，金属電極を積層してなる薄
膜ダイオードにおいて、透明導電膜電極と金属電極の重
なり部分をとりかこむ領域に形成された半導体層を備え
るので透明導電膜電極の形威されない基板の領域につい
て半導体層のみにより直接的に被覆される部分が生じて
基板の露出される領域が縮小しその結果腐食剤の影響が
減少して液晶の優れた表示特性を可能にする薄膜ダイオ
ードが得られる。
２図ｔａ＋ば平面図、第２図（ｂ）は第２図ｆａｌのＢ
−Ｂ矢視図である．透明導電膜電極と金属電極の層構戒
が第１図の場合と逆になっている。即ち第１のパターン
で胸からなる金属電極のパターニングが行われ、第３の
パターンで透明導電膜ｉｉ極のパターニングが行われる
．第２図の薄膜ダイオードにおいては光透過率の低いＭ
ｏｌｌｌが半導体層の下に形成されるので、ガラス基板
下部からの光に対し半導体層の光劣化を防止することが
できる長所がある． 〔発明の効果〕 この発明によれば、基板上に透明導！膜電極である走査
電極と画素！極，半導体層，金属電極を積層してなる薄
膜ダイオードにおいて、透明導電膜電極と金属電極の重
なり部分をとりかこむ領域に形成された半導体層を備え
るので透明導電膜電極の形威されない基板の領域につい
て半導体層のみにより直接的に被覆される部分が生じて
基板の露出される領域が縮小しその結果腐食剤の影響が
減少して液晶の優れた表示特性を可能にする薄膜ダイオ
ードが得られる。
第１図はこの発明の実施例に係るリングダイオードを示
し、第１図（δ川太平面図、第１図山３は第１図ｆａｔ
のＡ−Ａ矢視図、第２図はこの発明の変形例に係るリン
グダイオードを示し、第２図（ａｌは平面図、第２図（
ｂｌは第２図（ｌ１）のＢ−Ｂ矢視図、第３図はリング
ダイオードの等価回路図、第４図は従来のリングダイオ
ードを示し、第４図ｆａｔは平面図、第４図（′ｂ）は
第４図（ａｌのＣ−Ｃ矢視図である．ＩＡ：ｉｉ！！ｉ
素Ｅｔ＆ （透明薄膜電極）１Ｂ＝走査電極（透明薄ｌ
Ｉ！Ｊ電極）２Ｃ：半導体層、 第１図 第２図
し、第１図（δ川太平面図、第１図山３は第１図ｆａｔ
のＡ−Ａ矢視図、第２図はこの発明の変形例に係るリン
グダイオードを示し、第２図（ａｌは平面図、第２図（
ｂｌは第２図（ｌ１）のＢ−Ｂ矢視図、第３図はリング
ダイオードの等価回路図、第４図は従来のリングダイオ
ードを示し、第４図ｆａｔは平面図、第４図（′ｂ）は
第４図（ａｌのＣ−Ｃ矢視図である．ＩＡ：ｉｉ！！ｉ
素Ｅｔ＆ （透明薄膜電極）１Ｂ＝走査電極（透明薄ｌ
Ｉ！Ｊ電極）２Ｃ：半導体層、 第１図 第２図
Claims (1)
- １）基板上に透明導電膜電極である走査電極と画素電極
、半導体層、金属電極を積層してなる薄膜ダイオードに
おいて、透明導電膜電極と金属電極の重なり部分をとり
かこむ領域に形成された半導体層を備えることを特徴と
する薄膜ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162945A JPH0327024A (ja) | 1989-06-26 | 1989-06-26 | 薄膜ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162945A JPH0327024A (ja) | 1989-06-26 | 1989-06-26 | 薄膜ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0327024A true JPH0327024A (ja) | 1991-02-05 |
Family
ID=15764245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162945A Pending JPH0327024A (ja) | 1989-06-26 | 1989-06-26 | 薄膜ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0327024A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06182962A (ja) * | 1992-03-16 | 1994-07-05 | Sanjiyou Kikai Seisakusho:Kk | ウエッブオフセット輪転印刷機におけるウエッブ送り停止機構 |
| US6915742B2 (en) | 2001-09-26 | 2005-07-12 | Mitsubishi Heavy Industries, Ltd. | Blanket washing method and blanket washing solution removing method for use in web offset printing press |
-
1989
- 1989-06-26 JP JP1162945A patent/JPH0327024A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06182962A (ja) * | 1992-03-16 | 1994-07-05 | Sanjiyou Kikai Seisakusho:Kk | ウエッブオフセット輪転印刷機におけるウエッブ送り停止機構 |
| US6915742B2 (en) | 2001-09-26 | 2005-07-12 | Mitsubishi Heavy Industries, Ltd. | Blanket washing method and blanket washing solution removing method for use in web offset printing press |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3148129B2 (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10282528A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10213809A (ja) | 液晶表示装置及びその製造方法 | |
| US20080210943A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4699395B2 (ja) | 液晶ディスプレイの製造方法 | |
| JPH043121A (ja) | 液晶表示装置およびその製造方法 | |
| JPH02294622A (ja) | 液晶表示装置 | |
| JPH11258629A (ja) | 液晶表示装置の製造方法 | |
| JPH04317027A (ja) | 多色表示装置 | |
| CN104851891A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JP2957901B2 (ja) | アクティブマトリックスアレイ基板とその製造方法 | |
| JPH0327024A (ja) | 薄膜ダイオード | |
| JPH03125123A (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JP2778746B2 (ja) | 液晶表示装置及び電極基板の製造方法 | |
| KR20040059088A (ko) | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 | |
| KR940004237B1 (ko) | 액정표시 장치 및 그 제조방법 | |
| JPH09152623A (ja) | 液晶表示素子およびその製造方法 | |
| KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 | |
| JPS6151127A (ja) | カラ−液晶パネル | |
| JP2831666B2 (ja) | アクティブマトリクス型液晶表示素子及びその製造方法 | |
| JP2704212B2 (ja) | 電気光学装置の製造方法 | |
| JPH0720492A (ja) | 液晶表示装置及びその製造方法 | |
| JPS61170725A (ja) | 液晶表示装置 |