JPH0225A - 駆動装置 - Google Patents
駆動装置Info
- Publication number
- JPH0225A JPH0225A JP1109527A JP10952789A JPH0225A JP H0225 A JPH0225 A JP H0225A JP 1109527 A JP1109527 A JP 1109527A JP 10952789 A JP10952789 A JP 10952789A JP H0225 A JPH0225 A JP H0225A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitor
- counter electrode
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は表示駆動装置、特に、新規構成の薄膜トランジ
スタ（ＴＰＴ）アレイを設けた基板を具備した表示駆動
装置に関する。
スタ（ＴＰＴ）アレイを設けた基板を具備した表示駆動
装置に関する。
従来、この種の装置としては特開昭５０−１７５９９号
明細書に記載の表示セルが知られている。
明細書に記載の表示セルが知られている。
斯かる表示セルの駆動用スイッチング素子に於いては、
第６図に示すように、基板Ｂ上にゲート線Ｇｌ、Ｇ、・
・・、更にこれらの上の全面にわたって絶縁層■、半導
体ＳＣを積層している。又、ゲート線Ｇ、、Ｇ、に交差
して、半導体ＳＣに接するソース線Ｓｌｓ Ｓ２を設け
、ゲート線とソース線の交点付近にはセグメント電極と
なるドレインＤ１゜Ｄ２ｅ Ｄ３ｅ Ｄ４が設けら
れている。
第６図に示すように、基板Ｂ上にゲート線Ｇｌ、Ｇ、・
・・、更にこれらの上の全面にわたって絶縁層■、半導
体ＳＣを積層している。又、ゲート線Ｇ、、Ｇ、に交差
して、半導体ＳＣに接するソース線Ｓｌｓ Ｓ２を設け
、ゲート線とソース線の交点付近にはセグメント電極と
なるドレインＤ１゜Ｄ２ｅ Ｄ３ｅ Ｄ４が設けら
れている。
上記半導体ＳＣは薄膜状に形成され、ＴＦＴ （Ｔｈｉ
ｎＦ ｉ ｌ ｍ Ｔ ｒ ａ ｎ ｓ ｉ ｓ ｔ
ｏ ｒ ） Ｔ代表される様な駆動用スイッチング素
子となっている。
ｎＦ ｉ ｌ ｍ Ｔ ｒ ａ ｎ ｓ ｉ ｓ ｔ
ｏ ｒ ） Ｔ代表される様な駆動用スイッチング素
子となっている。
そして、上記駆動用スイッチング素子アレイを有する基
板と、対向電極（例えば全面電極）を設けた対向基板と
の間に液晶層を挾持することにより、第７図の等価回路
が形成される。
板と、対向電極（例えば全面電極）を設けた対向基板と
の間に液晶層を挾持することにより、第７図の等価回路
が形成される。
ゲート線Ｇ １ ＃ Ｇ １１ ｗ ”−には駆動電圧
が、ソース線ｓ、、Ｓ２ｅ−”には信号が印加され、且
つこれらに対しては、それぞれ適当な行発生路（Ｒ１゜
Ｒ２−Ｒ，及びＰ １ ｅ Ｐｌｇ・−ｐＩｌ）が接線
され、行−時走査が行われる。
が、ソース線ｓ、、Ｓ２ｅ−”には信号が印加され、且
つこれらに対しては、それぞれ適当な行発生路（Ｒ１゜
Ｒ２−Ｒ，及びＰ １ ｅ Ｐｌｇ・−ｐＩｌ）が接線
され、行−時走査が行われる。
又、Ｔ１１． Ｔ、、、 Ｔ、、、 Ｔ２２．−・−は
、上述のようにして構成されるＴＰＴであり、Ｃ１１ｓ
ＣＬ！ｗＣ２１ｅ ＣＫＭ ｅ ””は、ＴＰＴスイッ
チング素子アレーの各ゲート線とそれ自身のドレインと
の間に形成される蓄積用コンデンサー、ＬＣ１１ｍ ｌ
ｃｔｔ ｔ ｔ、ｃ ｇｔ ＩＬ Ｃｎｅ ”−”はド
レインＣＤ＊−Ｄ２ｅ Ｄ３ｅ ｎ４゜・・・）と
アースされた対向電極（不図示）との間に形成される液
晶層を含むコンデンサーである。
、上述のようにして構成されるＴＰＴであり、Ｃ１１ｓ
ＣＬ！ｗＣ２１ｅ ＣＫＭ ｅ ””は、ＴＰＴスイッ
チング素子アレーの各ゲート線とそれ自身のドレインと
の間に形成される蓄積用コンデンサー、ＬＣ１１ｍ ｌ
ｃｔｔ ｔ ｔ、ｃ ｇｔ ＩＬ Ｃｎｅ ”−”はド
レインＣＤ＊−Ｄ２ｅ Ｄ３ｅ ｎ４゜・・・）と
アースされた対向電極（不図示）との間に形成される液
晶層を含むコンデンサーである。
一方、上記と類似の表示セルとしてＩＥＥＥ Ｔｒａｎ
ｓ。
ｓ。
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ＥＤ
−２０、Ｐ、９９５（１９７３）に開示されている様な
表示セルもある。
−２０、Ｐ、９９５（１９７３）に開示されている様な
表示セルもある。
斯かるセルに係る駆動用スイッチング素子セグメントの
一部の平面図を第３図に示す。
一部の平面図を第３図に示す。
即ち、複数のゲート線Ｇｌ、 Ｇ、、・・・がガラス等
の基板上に設けられ、この上に絶縁層（不図示）を介し
て、半導体ＳＣを設ける。該半導体ＳＣの一端にはソー
ス線Ｓ１１他端には表示用セグメントのドレインＤ１が
接触して設けられる。該ドレインＤ１の下面には、半導
体ＳＣが設けられているゲート線Ｇ２に対し隣接するゲ
ート線Ｇ！に導通した電極Ｐが対向している。この構成
の等価回路を第４図に示す。この等価回路図に於いて、
（第７図と同様に、）ＴＩは第３図で示°すＴＦＴ％Ｌ
Ｃｌは、ドレインＤ１とアースされた対向電極（不図示
）との間に形成される液晶層を含むコンデンサー、Ｃ１
はＴＦＴのドレインと、該ドレインに対応するゲート線
（Ｇ２）に隣接するゲート線（Ｇ１）に導通した電極Ｐ
との間に形成される蓄積用コンデンサーである。
の基板上に設けられ、この上に絶縁層（不図示）を介し
て、半導体ＳＣを設ける。該半導体ＳＣの一端にはソー
ス線Ｓ１１他端には表示用セグメントのドレインＤ１が
接触して設けられる。該ドレインＤ１の下面には、半導
体ＳＣが設けられているゲート線Ｇ２に対し隣接するゲ
ート線Ｇ！に導通した電極Ｐが対向している。この構成
の等価回路を第４図に示す。この等価回路図に於いて、
（第７図と同様に、）ＴＩは第３図で示°すＴＦＴ％Ｌ
Ｃｌは、ドレインＤ１とアースされた対向電極（不図示
）との間に形成される液晶層を含むコンデンサー、Ｃ１
はＴＦＴのドレインと、該ドレインに対応するゲート線
（Ｇ２）に隣接するゲート線（Ｇ１）に導通した電極Ｐ
との間に形成される蓄積用コンデンサーである。
上記の様な回路では、信号が選択されたゲート線に印加
された瞬間に、ソース線の電圧がドレインに加わり表示
がなされる。その立ち上がりの時定数は、半導体のオン
（ＯＮ）抵抗と容量（液晶層を、含むコンデンサー及び
蓄積コンデンサーの和）との積で決定される。
された瞬間に、ソース線の電圧がドレインに加わり表示
がなされる。その立ち上がりの時定数は、半導体のオン
（ＯＮ）抵抗と容量（液晶層を、含むコンデンサー及び
蓄積コンデンサーの和）との積で決定される。
しかしながら、上記いずれの表示セルにも、解決される
べき問題が存在している。例えば、第６図に於いて例示
した駆動用スイッチング素子を備えた表示装置では第７
図の等価回路で示されるように、蓄積用コンデンサー〇
、１の対極はアドレスを行うためのゲート線を対極とす
ることになり、このコンデンサーに所定の電圧を付与す
るには、ゲート信号電圧に対する差分の電圧をＰｌに供
給しなければならない。更に液晶の容量成分ＬＣ１□が
無視できない大きさを持つ時には、Ｃ□とＬＣ１１の容
量比に応じて補正された信号をＰ、に与えなければなら
ず、複雑な信号処理を必要とする。又別の問題は、この
ような構成のセルでは、構成の一部を成す半導体が不透
明であうたり、光導電性を有する意味で表示部を透過型
にでき難い点である。
べき問題が存在している。例えば、第６図に於いて例示
した駆動用スイッチング素子を備えた表示装置では第７
図の等価回路で示されるように、蓄積用コンデンサー〇
、１の対極はアドレスを行うためのゲート線を対極とす
ることになり、このコンデンサーに所定の電圧を付与す
るには、ゲート信号電圧に対する差分の電圧をＰｌに供
給しなければならない。更に液晶の容量成分ＬＣ１□が
無視できない大きさを持つ時には、Ｃ□とＬＣ１１の容
量比に応じて補正された信号をＰ、に与えなければなら
ず、複雑な信号処理を必要とする。又別の問題は、この
ような構成のセルでは、構成の一部を成す半導体が不透
明であうたり、光導電性を有する意味で表示部を透過型
にでき難い点である。
一方、第３図に示す駆動用スイッチング素子を備えた表
示装置の構成では、第４図の等価回路に見る通り、Ｇ２
がＯＮの時、Ｇ１が接地であれば、Ｓ１の信号電圧はＣ
，に蓄積され、Ｇ２がＯＦＦになった後、Ｓ１に与えた
所定の電圧がＬＣｌに印加されることとなり回路から見
た点では問題を生じない。
示装置の構成では、第４図の等価回路に見る通り、Ｇ２
がＯＮの時、Ｇ１が接地であれば、Ｓ１の信号電圧はＣ
，に蓄積され、Ｇ２がＯＦＦになった後、Ｓ１に与えた
所定の電圧がＬＣｌに印加されることとなり回路から見
た点では問題を生じない。
ところが、このセルは本来透過型構成が可能な構造であ
りなｉら、実際に透過型セルとして製造するためには問
題を生ずる。即ち、蓄積用コンデンサー０８の対極とし
て、絶縁層（不図示）を介して、ドレインＤ、の下にＰ
なる電極を形成しな（ではならない。一般に表示絵素単
位となるＤＩの面積は、有効表示面積として大きくした
い、同時にこの絵素を高密度化しようとする時、非表示
部となるゲート線Ｇ１はできるだけ細（しなければなら
ない。ところが、細線化すれば、抵抗値が上昇するので
、この点では導電性の良い金属膜の使用が必要となる。
りなｉら、実際に透過型セルとして製造するためには問
題を生ずる。即ち、蓄積用コンデンサー０８の対極とし
て、絶縁層（不図示）を介して、ドレインＤ、の下にＰ
なる電極を形成しな（ではならない。一般に表示絵素単
位となるＤＩの面積は、有効表示面積として大きくした
い、同時にこの絵素を高密度化しようとする時、非表示
部となるゲート線Ｇ１はできるだけ細（しなければなら
ない。ところが、細線化すれば、抵抗値が上昇するので
、この点では導電性の良い金属膜の使用が必要となる。
従って、表示絵素つまりドレインＤ１の対極用電極Ｐを
透過型として構成する為に透明導電膜を使用すれば、こ
のゲート線金属と透明導電膜と異なる部材を用いること
になる。この構成は微細パターンを形成する時、加工方
法を難しくすると同時に工程が増して好ましくない。こ
の様に第３図の構成は回路的には第１図のものより都合
が良く、又透過型セルが構成できる長所も有するが、製
造上は複雑であり、又加エニ数も多くなる欠点も持つ。
透過型として構成する為に透明導電膜を使用すれば、こ
のゲート線金属と透明導電膜と異なる部材を用いること
になる。この構成は微細パターンを形成する時、加工方
法を難しくすると同時に工程が増して好ましくない。こ
の様に第３図の構成は回路的には第１図のものより都合
が良く、又透過型セルが構成できる長所も有するが、製
造上は複雑であり、又加エニ数も多くなる欠点も持つ。
そこで本発明は上記諸点に鑑みてなされたものであり、
第１の目的は高密度な画素を有する表示装置を、高い信
頼性を保ち、生産しやすい表示用パネルとして与えるこ
とである。又他の目的は簡略な駆動方法によって、安定
した均一な画像特性を示す表示装置を与えることにある
。更に本発明の別の目的は上記二つの目的に適した透過
型表示パネルを与えることである。
第１の目的は高密度な画素を有する表示装置を、高い信
頼性を保ち、生産しやすい表示用パネルとして与えるこ
とである。又他の目的は簡略な駆動方法によって、安定
した均一な画像特性を示す表示装置を与えることにある
。更に本発明の別の目的は上記二つの目的に適した透過
型表示パネルを与えることである。
叙上の目的を達成する本発明の表示駆動装置は、ａ、複
数の行及び列に沿って配列した複数の薄膜トランジスタ
、行に沿って配列した複数の薄膜トランジスタのゲート
を共通に接続したゲート線、列に沿って配列した複数の
薄膜トランジスタのソースを共通に接続したソース線、
並びに薄膜トランジスタ毎のドレインと並列接続した第
１のコンデンサ及び２第のコンデンサを有し、第１のコ
ンデンサが薄膜トランジスタのドレインと接続したセグ
メント電極、該セグメント電極と対向配置した第１の対
向電極及び該セグメント電極と第１の対向電極との間に
配置した液晶層によって形成され、且つ第２のコンデン
サが前記セグメント電極、該セグメント電極の背面に対
向配置し、薄膜トランジスタのゲートと絶縁した第２の
対向電極及び該セグメント電極と第２の対向電極との間
に配置した絶縁膜によりて形成され、該第２のコンデン
サの第２の対向電極を共通に接続するための接続導電部
を有する回路、並びに す、選択されたゲート線に駆動電圧を印加し、ソース線
に画像情報に応じた信号を印加し、第１の対向電極と第
２の対向電極とを電気的に独立にバイアス電圧を印加す
る手段 を有する駆動装置を特徴としている。
数の行及び列に沿って配列した複数の薄膜トランジスタ
、行に沿って配列した複数の薄膜トランジスタのゲート
を共通に接続したゲート線、列に沿って配列した複数の
薄膜トランジスタのソースを共通に接続したソース線、
並びに薄膜トランジスタ毎のドレインと並列接続した第
１のコンデンサ及び２第のコンデンサを有し、第１のコ
ンデンサが薄膜トランジスタのドレインと接続したセグ
メント電極、該セグメント電極と対向配置した第１の対
向電極及び該セグメント電極と第１の対向電極との間に
配置した液晶層によって形成され、且つ第２のコンデン
サが前記セグメント電極、該セグメント電極の背面に対
向配置し、薄膜トランジスタのゲートと絶縁した第２の
対向電極及び該セグメント電極と第２の対向電極との間
に配置した絶縁膜によりて形成され、該第２のコンデン
サの第２の対向電極を共通に接続するための接続導電部
を有する回路、並びに す、選択されたゲート線に駆動電圧を印加し、ソース線
に画像情報に応じた信号を印加し、第１の対向電極と第
２の対向電極とを電気的に独立にバイアス電圧を印加す
る手段 を有する駆動装置を特徴としている。
以下、本発明を図面によって説明する。
第５図は本発明に係る駆動用スイッチング素子アレイを
設けた基板の略画的斜視図である。ガラス等からなる基
板Ｂ、上に導電膜ＴＣ１が全面に形成されている。更に
この上面に絶縁層１．が積層されている。本発明ではこ
のような加工を施した基板上に通常のＴＦＴアレイを構
成してなるものである。
設けた基板の略画的斜視図である。ガラス等からなる基
板Ｂ、上に導電膜ＴＣ１が全面に形成されている。更に
この上面に絶縁層１．が積層されている。本発明ではこ
のような加工を施した基板上に通常のＴＦＴアレイを構
成してなるものである。
絶縁層■１の上にゲート線Ｇｌ＊ ｃｌｌ！が設けられ
、このゲート構成部では後に重置する半導体下面に延在
するようパターンが形成されている。このゲート線Ｇ、
、Ｇ、、・・・の上に別途絶縁層■２が全面に形成され
ている。そして、前記ゲート構成部の上に絶縁層１２を
介して薄膜半導体ｓｃ、、ｓｃ２．ｓｃ３゜ＳＣ４，・
・・が図示の如（形成されている。この半導体ｓｃ、、
ｓｃ２． ｓｃ３． ｓｃ４．−・・の一端に接して
、前記ゲート線と直交するソース線ｓ、 ＃ ５２１−
・・が設けられ、更に前記各半導体の他端に接してドレ
インＤ１．Ｄ、、Ｄ３．Ｄ４．−・・が設けられる。こ
れ等のドレインＤ１ ＋ Ｄ２ ｗ Ｄ３ ｅ Ｄ４
−・は何れも蓄積用コンデンサーの一方の電極であると
同時に表示絵素用のセグメント電極を兼ねるものである
。このように構成した駆動用スイッチング素子アレイを
有する基板と、別に、その片面に電極を形成した基板と
で電気光学的変調材料を挾持した構成の表示セルの部分
断面構造を、第１図に示す。なお、第１図に於ける図面
下側の基板の構成は第５図のＡ−Ａ断面を示したもので
ある。そして、第１図中、下部の基板に関しては第５図
と同一の記号を用いているものは同一の部材であり第５
図の説明−を援用して、ここでは、その説明を省く。図
面上側の基板Ｂ２の片面には薄膜電極ＴＣ，が形成され
ている。この両基板Ｂ、、 Ｂ、が所定の間隙を保つよ
うスペーサ（不図示）を介して互いに対向させ電気光学
変調材料ＬＣを挾持させた後周囲を密閉シールして第１
図に図示した表示装置が構成される。このような表示装
置の−絵素分についての等価回路を第２図に示す。
、このゲート構成部では後に重置する半導体下面に延在
するようパターンが形成されている。このゲート線Ｇ、
、Ｇ、、・・・の上に別途絶縁層■２が全面に形成され
ている。そして、前記ゲート構成部の上に絶縁層１２を
介して薄膜半導体ｓｃ、、ｓｃ２．ｓｃ３゜ＳＣ４，・
・・が図示の如（形成されている。この半導体ｓｃ、、
ｓｃ２． ｓｃ３． ｓｃ４．−・・の一端に接して
、前記ゲート線と直交するソース線ｓ、 ＃ ５２１−
・・が設けられ、更に前記各半導体の他端に接してドレ
インＤ１．Ｄ、、Ｄ３．Ｄ４．−・・が設けられる。こ
れ等のドレインＤ１ ＋ Ｄ２ ｗ Ｄ３ ｅ Ｄ４
−・は何れも蓄積用コンデンサーの一方の電極であると
同時に表示絵素用のセグメント電極を兼ねるものである
。このように構成した駆動用スイッチング素子アレイを
有する基板と、別に、その片面に電極を形成した基板と
で電気光学的変調材料を挾持した構成の表示セルの部分
断面構造を、第１図に示す。なお、第１図に於ける図面
下側の基板の構成は第５図のＡ−Ａ断面を示したもので
ある。そして、第１図中、下部の基板に関しては第５図
と同一の記号を用いているものは同一の部材であり第５
図の説明−を援用して、ここでは、その説明を省く。図
面上側の基板Ｂ２の片面には薄膜電極ＴＣ，が形成され
ている。この両基板Ｂ、、 Ｂ、が所定の間隙を保つよ
うスペーサ（不図示）を介して互いに対向させ電気光学
変調材料ＬＣを挾持させた後周囲を密閉シールして第１
図に図示した表示装置が構成される。このような表示装
置の−絵素分についての等価回路を第２図に示す。
第２図に於いてＳ、、 Ｓ、はソース線、ＧＫ、Ｇ２は
ゲート線で第５図に示すものと同一要素である。
ゲート線で第５図に示すものと同一要素である。
ＬＣ□はドレイン電極り、と対向電極ＴＣ，が電気光学
的変調材料ＬＣを挟んで構成される表示絵素である。Ｃ
１は蓄積用コンデンサーで、ドレイン電極Ｄ１と、本発
明に特有の電極ＴＣ１とによって絶縁層■、を介して形
成されたコンデンサーである。
的変調材料ＬＣを挟んで構成される表示絵素である。Ｃ
１は蓄積用コンデンサーで、ドレイン電極Ｄ１と、本発
明に特有の電極ＴＣ１とによって絶縁層■、を介して形
成されたコンデンサーである。
そして、ＴＩはＧｉのゲート構成部上に絶縁層■２を介
して設けた半導体ＳＣ□にオーミックな接続をしてなる
ソース電極Ｓ１とドーレインＤ、が所定のギャップで形
成するＭＯＳ形のトランジスタである。
して設けた半導体ＳＣ□にオーミックな接続をしてなる
ソース電極Ｓ１とドーレインＤ、が所定のギャップで形
成するＭＯＳ形のトランジスタである。
叙上の図示例による本発明の特徴はＣ１が常時対−極を
接地状態で作動でき、先に説明した第４図に示す等価回
路に類似して動作させやすいこ′と。又ゲート線と蓄積
用コンデンサーの対極を一体化しないため同一部材を用
いないで済み、蓄積コンデンサーの対極としてのパター
ニングが不要であると同時に、透過型構成に表示装置を
製作する時、設計に任意性がもたらされる。即ち、ゲー
ト線を細線化する時抵抗値が上昇するのを防ぐ意味で良
導電性の金属部材を使用する場合、ＴＣｌに対しては透
明導電膜で構成する如き構成が可能となる点である。又
このような構成では半導体ＳＣ、。
接地状態で作動でき、先に説明した第４図に示す等価回
路に類似して動作させやすいこ′と。又ゲート線と蓄積
用コンデンサーの対極を一体化しないため同一部材を用
いないで済み、蓄積コンデンサーの対極としてのパター
ニングが不要であると同時に、透過型構成に表示装置を
製作する時、設計に任意性がもたらされる。即ち、ゲー
ト線を細線化する時抵抗値が上昇するのを防ぐ意味で良
導電性の金属部材を使用する場合、ＴＣｌに対しては透
明導電膜で構成する如き構成が可能となる点である。又
このような構成では半導体ＳＣ、。
ｓｃ、、ｓｃ ３．ｓｃ ４−・・等の下部だけ金属ゲ
ートが設けられるので、各半導体への下部基板Ｂ１側か
ら入射する光によって、半導体ｓｃ、、ｓｃ２゜５Ｃ，
，ＳＣ４−・・が光導電的影響を生じるのを防止できる
と言う効果も付加される。
ートが設けられるので、各半導体への下部基板Ｂ１側か
ら入射する光によって、半導体ｓｃ、、ｓｃ２゜５Ｃ，
，ＳＣ４−・・が光導電的影響を生じるのを防止できる
と言う効果も付加される。
本発明による効果は透過型構成を採用−するときのみに
止まるものではない。即ち反射型の表示装置を構成する
場合には、−ドレインの各絵素とソース線間に生ずる隙
間に対して、各ドレインの反射性金属と同一の部材によ
って導電膜ＴＣ，を形成すれば、見掛士光学的に一様な
反射性をもった表示面が構成でき、しかも前述の如き動
作上の効果をも製造しやすい構成で得られる。更に前述
のように下部基板Ｂ１の側から入射する光の遮蔽効果も
透過型表示装置の場合以上に強イしできる。
止まるものではない。即ち反射型の表示装置を構成する
場合には、−ドレインの各絵素とソース線間に生ずる隙
間に対して、各ドレインの反射性金属と同一の部材によ
って導電膜ＴＣ，を形成すれば、見掛士光学的に一様な
反射性をもった表示面が構成でき、しかも前述の如き動
作上の効果をも製造しやすい構成で得られる。更に前述
のように下部基板Ｂ１の側から入射する光の遮蔽効果も
透過型表示装置の場合以上に強イしできる。
これ等透過型構造や反射型構造のいずれにおいても得ら
れる更に別の効果も本発明にはある。即ち、第１図に示
した本発明による構成は上基板Ｂ２の全面に導電層ＴＣ
，，下基板Ｂ１の回路構成層の下側に別の導電層ＴＣ１
が形成されており、これを第２図に示すように両者共接
地すれば、このＴＦＴアレイ回路部は外部電界に対して
シールド効果をもたらす点である。このようなシールド
効果はＭＯＳ構造のトランジスタの安定動作に対して有
利となる。又、本発明ではこれ等の導電膜ＴＣ，。
れる更に別の効果も本発明にはある。即ち、第１図に示
した本発明による構成は上基板Ｂ２の全面に導電層ＴＣ
，，下基板Ｂ１の回路構成層の下側に別の導電層ＴＣ１
が形成されており、これを第２図に示すように両者共接
地すれば、このＴＦＴアレイ回路部は外部電界に対して
シールド効果をもたらす点である。このようなシールド
効果はＭＯＳ構造のトランジスタの安定動作に対して有
利となる。又、本発明ではこれ等の導電膜ＴＣ，。
Ｔｅ３は電気的に独立であるから、必要に応じて、一方
のみ又は両方に所定のバイアス電圧を印加することもで
きる。
のみ又は両方に所定のバイアス電圧を印加することもで
きる。
以上述べたように、本発明は表示装置に係る製造技術上
の効果と駆動上の効果を兼ね備えたものである。
の効果と駆動上の効果を兼ね備えたものである。
本発明で使用される材料は基板（Ｂ＊ｔ Ｂ２）として
、ガラスが一般的なものであるが、表示装置を反射型に
する場合には、一方を金属、セラミツ。
、ガラスが一般的なものであるが、表示装置を反射型に
する場合には、一方を金属、セラミツ。
クス等不透明な材料としても良い。
導電性材料、即ちゲート線Ｇ、、Ｇ、、−・−、ソース
線Ｓｌｓ Ｓ！ｗ”・・、ドレインＤ、、Ｄ、、Ｄ３
゜Ｄ４．−・・対向電極” Ｃ２ｍ導電膜ＴＣ，には、
透明性を要する時にはＩｎ ２０３ 、 Ｓｎ０２等の
透明導電性無機酸化物の薄膜不透光性で良い場合は、Ａ
１． Ａｇ、 Ｐｄ、 Ｐｔ、 Ｃｒ、 Ｎｉ、
Ｍｅ、 Ｓｉ等の金属又は合金による薄膜を用いる。更
に絶縁層としてはＳｉｎ、 Ｓｉ０２ 、 Ｔｉ０２
、 Ｚｒ０２ 、 ＡｊＦ ２０３ 。
線Ｓｌｓ Ｓ！ｗ”・・、ドレインＤ、、Ｄ、、Ｄ３
゜Ｄ４．−・・対向電極” Ｃ２ｍ導電膜ＴＣ，には、
透明性を要する時にはＩｎ ２０３ 、 Ｓｎ０２等の
透明導電性無機酸化物の薄膜不透光性で良い場合は、Ａ
１． Ａｇ、 Ｐｄ、 Ｐｔ、 Ｃｒ、 Ｎｉ、
Ｍｅ、 Ｓｉ等の金属又は合金による薄膜を用いる。更
に絶縁層としてはＳｉｎ、 Ｓｉ０２ 、 Ｔｉ０２
、 Ｚｒ０２ 、 ＡｊＦ ２０３ 。
ＣｅＯ２等の金属酸化物、ＭｇＦ２．ＣａＦ２等のハロ
ゲン化物、チッ化シリコン等から適宜選ばれる。半導体
ＳＣ，，ＳＣ２，ＳＣ３，ＳＣ４，−・・としてはＣｄ
Ｓ、ＣｄＳｅ、Ｓｅ、Ｔｅの他のアモルファスシリコン
等が選択使用される。
ゲン化物、チッ化シリコン等から適宜選ばれる。半導体
ＳＣ，，ＳＣ２，ＳＣ３，ＳＣ４，−・・としてはＣｄ
Ｓ、ＣｄＳｅ、Ｓｅ、Ｔｅの他のアモルファスシリコン
等が選択使用される。
電気光学的変調材料ＬＣとしては液晶、ＥＣ（エレクト
ロクロミー）、ＥＬ （エレクトロルミネッセンス）等
が用いられる。液晶は、表示動作モードに応じてネマテ
ィック、コレステリック、スメクテイツクを示す液晶の
単体及び混合物を用いる。
ロクロミー）、ＥＬ （エレクトロルミネッセンス）等
が用いられる。液晶は、表示動作モードに応じてネマテ
ィック、コレステリック、スメクテイツクを示す液晶の
単体及び混合物を用いる。
これ等の表示動作モードはいわゆるＴＮ、ＤＡＰ。
ＤＳＭ、ＲＡＮ、ゲストホスト、相転移等いずれのタイ
プであっても良（、選択したモードと表示効果から、適
当な光学的検知手段（λ／４板、偏光板、反射板、カラ
ーフィルター、レンズ、照明装置）を適宜選択して本発
明装置に付加する。
プであっても良（、選択したモードと表示効果から、適
当な光学的検知手段（λ／４板、偏光板、反射板、カラ
ーフィルター、レンズ、照明装置）を適宜選択して本発
明装置に付加する。
本発明で用いるコンデンサは、その対極がゲート線から
絶縁されているため、ゲート線とは独立にバイアス電圧
を設定することができ、キャパシタとなる絶縁膜が第６
図に示す様にコンデンサ対極の導電膜をゲートから絶縁
する時に用いた絶縁膜から延長して形成されているため
、コンデンサ対極となる導電膜が基板上の全面に亘って
形成することができ、このため外部の電圧から薄膜トラ
ンジスタをシールドすることができる。
絶縁されているため、ゲート線とは独立にバイアス電圧
を設定することができ、キャパシタとなる絶縁膜が第６
図に示す様にコンデンサ対極の導電膜をゲートから絶縁
する時に用いた絶縁膜から延長して形成されているため
、コンデンサ対極となる導電膜が基板上の全面に亘って
形成することができ、このため外部の電圧から薄膜トラ
ンジスタをシールドすることができる。
従って、本発明によれば、例えば液晶駆動の温度補償を
与えるために、コンデンサ対極の導電膜にバイアス電圧
を設定しても、この電圧による薄膜トランジスタの誤動
作を生じることがない。
与えるために、コンデンサ対極の導電膜にバイアス電圧
を設定しても、この電圧による薄膜トランジスタの誤動
作を生じることがない。
軟土の本発明による表示装置は駆動性、生産性、信頼性
が良く高密度画素を持つ、小型表示器として、テレビ、
ビデオカメラ用モニタ一等の表示装置に好適に使用する
ことができる。
が良く高密度画素を持つ、小型表示器として、テレビ、
ビデオカメラ用モニタ一等の表示装置に好適に使用する
ことができる。
第１図は、本発明表示装置の構成例の部分断面図であり
、第２図は本発明の駆動装置に於ける−絵素分の等価回
路図である。第３図及び第６Ｆ！４は、従来の駆動用ス
イッチング素子アレイの構成例を示す説明図であり、第
４図は第３図の等価回路図であり、第５図は本発明に係
る駆動用スイッチング素子アレイ設置基板の略画的構成
図、第７図は第６図の等価回路図である。 図に於いて、Ｂｌｐ Ｂ１１は基板、ＴＣ，は導電膜、
ＴＣ２は薄膜電極、■１．１□は絶縁層、Ｇ、、Ｇ。 はゲート線、Ｓｌ、Ｓ２はソース線、ＳＣ１，ＳＣ２゜
ＳＣ３，ＳＣ４は半導体、Ｄ１ｅ Ｄ２ｅ Ｄ３５ Ｄ
４はドレイン、ＬＣは電気光学的変調材料である。
、第２図は本発明の駆動装置に於ける−絵素分の等価回
路図である。第３図及び第６Ｆ！４は、従来の駆動用ス
イッチング素子アレイの構成例を示す説明図であり、第
４図は第３図の等価回路図であり、第５図は本発明に係
る駆動用スイッチング素子アレイ設置基板の略画的構成
図、第７図は第６図の等価回路図である。 図に於いて、Ｂｌｐ Ｂ１１は基板、ＴＣ，は導電膜、
ＴＣ２は薄膜電極、■１．１□は絶縁層、Ｇ、、Ｇ。 はゲート線、Ｓｌ、Ｓ２はソース線、ＳＣ１，ＳＣ２゜
ＳＣ３，ＳＣ４は半導体、Ｄ１ｅ Ｄ２ｅ Ｄ３５ Ｄ
４はドレイン、ＬＣは電気光学的変調材料である。
Claims (1)
- 【特許請求の範囲】 ａ、複数の行及び列に沿って配列した複数の薄膜トラン
ジスタ、行に沿って配列した複数の薄膜トランジスタの
ゲートを共通に接続したゲート線、列に沿って配列した
複数の薄膜トランジスタのソースを共通に接続したソー
ス線、並びに薄膜トランジスタ毎のドレインと並列接続
した第１のコンデンサ及び第２のコンデンサを有し、第
１のコンデンサが薄膜トランジスタのドレインと接続し
たセグメント電極、該セグメント電極と対向配置した第
１の対向電極及び該セグメント電極と第１の対向電極と
の間に配置した液晶層によって形成され、且つ第２のコ
ンデンサが前記セグメント電極、該セグメント電極の背
面に対向配置し、薄膜トランジスタのゲートと絶縁した
第２の対向電極及び該セグメント電極と第２の対向電極
との間に配置した絶縁膜によって形成され、該第２のコ
ンデンサの第２の対向電極を共通に接続するための接続
導電部を有する回路、並びに ｂ、選択されたゲート線に駆動電圧を印加し、ソース線
に画像情報に応じた信号を印加し、第１の対向電極と第
２の対向電極とを電気的に独立にバイアス電圧を印加す
る手段 を有する駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109527A JPH0225A (ja) | 1989-04-28 | 1989-04-28 | 駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109527A JPH0225A (ja) | 1989-04-28 | 1989-04-28 | 駆動装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14186979A Division JPS5665176A (en) | 1979-09-06 | 1979-10-31 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0225A true JPH0225A (ja) | 1990-01-05 |
Family
ID=14512521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109527A Pending JPH0225A (ja) | 1989-04-28 | 1989-04-28 | 駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0225A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0634800A1 (en) * | 1993-07-12 | 1995-01-18 | Philips Electronics Uk Limited | An imaging device |
| JP2002189429A (ja) * | 2000-09-06 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| WO2005048354A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same |
| JP2007256914A (ja) * | 2006-02-21 | 2007-10-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子機器 |
| KR100849771B1 (ko) * | 2002-05-30 | 2008-07-31 | 샤프 가부시키가이샤 | 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 |
| US7598129B2 (en) | 2003-11-14 | 2009-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| US7977680B2 (en) | 2000-09-06 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors on a metal substrate |
| KR20160114925A (ko) | 2015-03-25 | 2016-10-06 | 홍광의 | 2단계로 구분하여 가열하는 열매체오일통과 발효분해조와 제1,제2숙성조로 구성된 미생물을 이용한 음식물쓰레기 처리장치 |
-
1989
- 1989-04-28 JP JP1109527A patent/JPH0225A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0634800A1 (en) * | 1993-07-12 | 1995-01-18 | Philips Electronics Uk Limited | An imaging device |
| JP2002189429A (ja) * | 2000-09-06 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7977680B2 (en) | 2000-09-06 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors on a metal substrate |
| KR100849771B1 (ko) * | 2002-05-30 | 2008-07-31 | 샤프 가부시키가이샤 | 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치및 그 제조 방법 |
| WO2005048354A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same |
| US7598129B2 (en) | 2003-11-14 | 2009-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| US8053780B2 (en) | 2003-11-14 | 2011-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same |
| US8518728B2 (en) | 2003-11-14 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same |
| JP2007256914A (ja) * | 2006-02-21 | 2007-10-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子機器 |
| KR20160114925A (ko) | 2015-03-25 | 2016-10-06 | 홍광의 | 2단계로 구분하여 가열하는 열매체오일통과 발효분해조와 제1,제2숙성조로 구성된 미생물을 이용한 음식물쓰레기 처리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101600912B1 (ko) | 액정 표시 소자 및 표시 장치 | |
| US5946060A (en) | Liquid crystal display device and method for driving the same | |
| KR100426980B1 (ko) | 전기 광학 장치, 그 제조 방법 및 전자 기기 | |
| US6859247B2 (en) | Electro-optical apparatus and projection-type display apparatus | |
| JP3231638B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2701832B2 (ja) | 液晶表示装置 | |
| JPH01156725A (ja) | 表示装置 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| WO2005006068A1 (ja) | 表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4036498B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4155276B2 (ja) | 液晶装置及び電子機器 | |
| JPH0546932B2 (ja) | ||
| JPH0225A (ja) | 駆動装置 | |
| JPH031648B2 (ja) | ||
| JP3199221B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| KR20030076421A (ko) | 전기 광학 장치 및 그 제조 방법 및 전자기기 | |
| JPS6328308B2 (ja) | ||
| US20040105056A1 (en) | Display device | |
| JP4534411B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| JP6903425B2 (ja) | 液晶表示装置 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH1048660A (ja) | 液晶表示装置 |