JPH031648B2 - - Google Patents
Info
- Publication number
- JPH031648B2 JPH031648B2 JP57112484A JP11248482A JPH031648B2 JP H031648 B2 JPH031648 B2 JP H031648B2 JP 57112484 A JP57112484 A JP 57112484A JP 11248482 A JP11248482 A JP 11248482A JP H031648 B2 JPH031648 B2 JP H031648B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- liquid crystal
- conductive film
- transistor
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は、同一基板上に形成したトランジスタ
をスイツチング素子として液晶を駆動する画像表
示装置に関するものである。
をスイツチング素子として液晶を駆動する画像表
示装置に関するものである。
液晶による画像表示装置の駆動回路の構成は、
同一基板上に互いに直交するゲート電極群とソー
ス電極群を配列したトランジスタアレイより成
り、一画素の構成は第１図に示すようにトランジ
スタ１、表示電位記憶容量２、液晶表示画素駆動
電極３、一画素分の液晶４（液晶表示画素）、ゲ
ート電極５、ソース電極６より成る。
同一基板上に互いに直交するゲート電極群とソー
ス電極群を配列したトランジスタアレイより成
り、一画素の構成は第１図に示すようにトランジ
スタ１、表示電位記憶容量２、液晶表示画素駆動
電極３、一画素分の液晶４（液晶表示画素）、ゲ
ート電極５、ソース電極６より成る。
画像の表示は必要な画素へ、ゲート信号、ソー
ス信号を加えることにより液晶駆動電極に適当な
電位を与え液晶分子の配列を制御し電気光学的な
変調を与えることで画像を表示する。
ス信号を加えることにより液晶駆動電極に適当な
電位を与え液晶分子の配列を制御し電気光学的な
変調を与えることで画像を表示する。
液晶は、短期間にトランジスタから表示電位記
憶容量に電荷を蓄積し、長期間にわたつて保持す
る電位によつて駆動されるために、トランジスタ
のオフ時の液晶及びトランジスタの抵抗による電
荷の放電による電位低下を防ぐために充分大きな
表示電位記憶容量を必要とする。
憶容量に電荷を蓄積し、長期間にわたつて保持す
る電位によつて駆動されるために、トランジスタ
のオフ時の液晶及びトランジスタの抵抗による電
荷の放電による電位低下を防ぐために充分大きな
表示電位記憶容量を必要とする。
従来の画像表示装置の一画素の構成の平面図を
第２図に、第２図Ａ−A′間の断面構造を第３図
に示す。第３図において第２図と対応する構成に
は同一符号をつけて表わしている。
第２図に、第２図Ａ−A′間の断面構造を第３図
に示す。第３図において第２図と対応する構成に
は同一符号をつけて表わしている。
７はAl，Cr，Mo等の金属膜等の導電膜による
ゲート電極、８は金属若しくはIn2O3，SnO2等の
透明導電膜で表示電位記憶容量の片側電極、１４
はSiO2，Si3N4等のゲート絶縁膜、９は非晶質シ
リコン、多結晶シリコン、レーザーアニールされ
たシリコン、CdSe等の半導体、１０はAl，Ni等
によるソース電極、１１はドレイン電極、１３は
In2O3，SnO2等の液晶表示画素駆動電極、１５は
１１，１３間のSiO2，Si3N4等による層間絶縁膜
で、この絶縁膜の除去された部分１２で１１と１
３とのコンタクトがなされている。１６はポリイ
ミド等のポリマー膜等の液晶の配向処理層、２０
はガラス、セラミツクス等の基板である。この２
０に対向する基板２１には、In2O3，SnO2等の液
晶駆動電極１７とポリマー膜等の液晶の配向処理
層１８が形成される。二枚の基板間に挟持される
１９は液晶である。勿論配向処理層１６、は
SiO2，Si3N4等の絶縁膜上にポリマー膜等の積層
された構造でもよい。
ゲート電極、８は金属若しくはIn2O3，SnO2等の
透明導電膜で表示電位記憶容量の片側電極、１４
はSiO2，Si3N4等のゲート絶縁膜、９は非晶質シ
リコン、多結晶シリコン、レーザーアニールされ
たシリコン、CdSe等の半導体、１０はAl，Ni等
によるソース電極、１１はドレイン電極、１３は
In2O3，SnO2等の液晶表示画素駆動電極、１５は
１１，１３間のSiO2，Si3N4等による層間絶縁膜
で、この絶縁膜の除去された部分１２で１１と１
３とのコンタクトがなされている。１６はポリイ
ミド等のポリマー膜等の液晶の配向処理層、２０
はガラス、セラミツクス等の基板である。この２
０に対向する基板２１には、In2O3，SnO2等の液
晶駆動電極１７とポリマー膜等の液晶の配向処理
層１８が形成される。二枚の基板間に挟持される
１９は液晶である。勿論配向処理層１６、は
SiO2，Si3N4等の絶縁膜上にポリマー膜等の積層
された構造でもよい。
この従来の画像表示装置においては、表示電位
記憶容量が液晶表示画素駆動電極部分に形成され
ているため、一様な広い表示面積が得にくいこと
と、透過型表示装置においてはこの部分で透明導
電膜が三層、即ち８，１３，１７の三層になり、
二層の部分に比して光の透過率が低く、表示性能
上好ましくない性質を有していた。
記憶容量が液晶表示画素駆動電極部分に形成され
ているため、一様な広い表示面積が得にくいこと
と、透過型表示装置においてはこの部分で透明導
電膜が三層、即ち８，１３，１７の三層になり、
二層の部分に比して光の透過率が低く、表示性能
上好ましくない性質を有していた。
本発明の目的は上記表示性能を向上させること
にあり、表示電位記憶容量をトランジスタ部分に
形成することにより、一様な広い表示面積を得、
透過型表示装置においては透明導電膜を二層する
ことによつて一様な高い光の透過率を得ることに
ある。
にあり、表示電位記憶容量をトランジスタ部分に
形成することにより、一様な広い表示面積を得、
透過型表示装置においては透明導電膜を二層する
ことによつて一様な高い光の透過率を得ることに
ある。
その目的を達成する本発明は、同一基板上に形
成した複数のトランジスタ素子によつて駆動され
る液晶を用いて表示を行なう画像表示装置におい
て、液晶表示画素の表示電位記憶容量を絶縁膜を
介してトランジスタ上に配置し形成することを要
旨とする。
成した複数のトランジスタ素子によつて駆動され
る液晶を用いて表示を行なう画像表示装置におい
て、液晶表示画素の表示電位記憶容量を絶縁膜を
介してトランジスタ上に配置し形成することを要
旨とする。
本発明の画像表示装置の実施例における一画素
の構成の平面図を第４図、第４Ｂ−B′間の断面
構造を第５図に示す。第４図においては第２図
と、第５図においては第３図と、また第４図およ
び第５図の対応する構成には同一符号をつけて表
わしている。第３図で８−１４、１５−１３によ
つて構成される表示電位記憶容量は第５図ではト
ランジスタ上に絶縁膜２３を介して、絶縁膜２４
を挟持する第１の導電膜２２および第２の導電膜
１３によつて構成され、第２の導電膜は液晶表示
画素駆動電極を兼ねている。
の構成の平面図を第４図、第４Ｂ−B′間の断面
構造を第５図に示す。第４図においては第２図
と、第５図においては第３図と、また第４図およ
び第５図の対応する構成には同一符号をつけて表
わしている。第３図で８−１４、１５−１３によ
つて構成される表示電位記憶容量は第５図ではト
ランジスタ上に絶縁膜２３を介して、絶縁膜２４
を挟持する第１の導電膜２２および第２の導電膜
１３によつて構成され、第２の導電膜は液晶表示
画素駆動電極を兼ねている。
導電膜２２はAl，Cr，Mo，Ni等の金属若し
くはIn2O3，SnO2等で形成され、絶縁膜２３，２
４はSiO2，Si3N4等で形成される。２５は２３，
２４の絶縁膜の除去された部分で１と１３とのコ
ンタクトがなされる。
くはIn2O3，SnO2等で形成され、絶縁膜２３，２
４はSiO2，Si3N4等で形成される。２５は２３，
２４の絶縁膜の除去された部分で１と１３とのコ
ンタクトがなされる。
表示電位記憶容量が、トランジスタ上に形成さ
れたことによつて、液晶表示画素駆動電極部分の
構成が簡素になり、広い表示面積が得られ、第２
の導電膜１３を透明導電膜とすることによつて、
一様な高い光の透過率を有する透過型表示装置を
得ることができる。
れたことによつて、液晶表示画素駆動電極部分の
構成が簡素になり、広い表示面積が得られ、第２
の導電膜１３を透明導電膜とすることによつて、
一様な高い光の透過率を有する透過型表示装置を
得ることができる。
この実施例は、半導体がゲート上に形成される
倒置型構造であるため、半導体９をゲート電極７
および表示電位記憶容量の片側電極２２の内側に
配置しかつ７，２２を金属膜で形成することによ
つて半導体部分への遮光を行い、トランジスタの
オフ時での光によるリーク電流をおさえ、高品質
な画像表示を行なえる付随効果がある。また、２
２は７と同様にして基板の端部までストライプ状
に引き出した電極である。この外部端子（液晶表
示画素周辺の接続端子）の構成を平面図は第６図
Ｃ−Ｃ間の断面構造を第７図に示す。２２は絶縁
膜１４，２３を介してゲート電極７上に形成され
ているため、第１図に示されるV1すなわち第１
の導電膜２２の電位は外部で任意に設定できる。
液晶駆動電極の電位Vcと同電位にできるほか、
外部端子の構成の平面図第８図のように、近傍の
ゲート電極と接続することによつて、V1は近傍
のゲート電極電位と同電位にできる。第９図は第
８図Ｄ−D′間の断面構造を示しており、第６図
乃至第９図においては第５図と対応する構成に同
一符号をつけて表わしている。この構造にしたこ
とによつて、電極７と２２を外部において２６の
如く導電性テープ若しくは剥離可能な導電性ペー
スト等で接続すれば７と２２の間の絶縁膜が電気
的に保護されるために、静電破壊を生じることな
く液晶の配向処理をラビング法を行なうことがで
きる。
倒置型構造であるため、半導体９をゲート電極７
および表示電位記憶容量の片側電極２２の内側に
配置しかつ７，２２を金属膜で形成することによ
つて半導体部分への遮光を行い、トランジスタの
オフ時での光によるリーク電流をおさえ、高品質
な画像表示を行なえる付随効果がある。また、２
２は７と同様にして基板の端部までストライプ状
に引き出した電極である。この外部端子（液晶表
示画素周辺の接続端子）の構成を平面図は第６図
Ｃ−Ｃ間の断面構造を第７図に示す。２２は絶縁
膜１４，２３を介してゲート電極７上に形成され
ているため、第１図に示されるV1すなわち第１
の導電膜２２の電位は外部で任意に設定できる。
液晶駆動電極の電位Vcと同電位にできるほか、
外部端子の構成の平面図第８図のように、近傍の
ゲート電極と接続することによつて、V1は近傍
のゲート電極電位と同電位にできる。第９図は第
８図Ｄ−D′間の断面構造を示しており、第６図
乃至第９図においては第５図と対応する構成に同
一符号をつけて表わしている。この構造にしたこ
とによつて、電極７と２２を外部において２６の
如く導電性テープ若しくは剥離可能な導電性ペー
スト等で接続すれば７と２２の間の絶縁膜が電気
的に保護されるために、静電破壊を生じることな
く液晶の配向処理をラビング法を行なうことがで
きる。
ところで反射型表示装置においては１３は金属
膜等でよく、上記幾つかの利点を有するものであ
る。
膜等でよく、上記幾つかの利点を有するものであ
る。
第４図、第５図に示される実施例の変形とし
て、トランジスタ素子に接続される表示電位記憶
容量を絶縁膜を介して隣接するトランジスタ上に
配置した実施例における一画素近傍の構成の平面
図を第１０図に、第１０図Ｅ−E′間の断面構造を
第１１図に示す。第１０図、第１１図は第４図、
第５図と対応する構成に同一符号をつけて表わし
ている。異なる点はＦ領域の液晶表示画素駆動電
極が隣接するF′領域のトランジスタ上までのびて
おり、導電膜２２と絶縁膜２４を挟持することに
よつて表示電位記憶容量をトランジスタ上に絶縁
膜２３を介して配置し形成していることである。
て、トランジスタ素子に接続される表示電位記憶
容量を絶縁膜を介して隣接するトランジスタ上に
配置した実施例における一画素近傍の構成の平面
図を第１０図に、第１０図Ｅ−E′間の断面構造を
第１１図に示す。第１０図、第１１図は第４図、
第５図と対応する構成に同一符号をつけて表わし
ている。異なる点はＦ領域の液晶表示画素駆動電
極が隣接するF′領域のトランジスタ上までのびて
おり、導電膜２２と絶縁膜２４を挟持することに
よつて表示電位記憶容量をトランジスタ上に絶縁
膜２３を介して配置し形成していることである。
この実施例においても前記実施例と同様に本発
明の目的を達成し、幾つかの付随効果を同様に有
するものである。とりわけ外部端子の構成を平面
図第１２図、第１２図Ｇ−G′間の断面構造図第
１３図の如くして、同一トランジスタにおけるゲ
ート電極７と表示電位記憶容量の片側電極２２を
接続することによつて、トランジスタを二重ゲー
ト構造にし、また絶縁膜２３をゲート絶縁膜１４
と同程度の厚さにしてコンダクタンスを上げるこ
とができる。
明の目的を達成し、幾つかの付随効果を同様に有
するものである。とりわけ外部端子の構成を平面
図第１２図、第１２図Ｇ−G′間の断面構造図第
１３図の如くして、同一トランジスタにおけるゲ
ート電極７と表示電位記憶容量の片側電極２２を
接続することによつて、トランジスタを二重ゲー
ト構造にし、また絶縁膜２３をゲート絶縁膜１４
と同程度の厚さにしてコンダクタンスを上げるこ
とができる。
上記二つの実施例は倒置型構造のトランジスタ
によるものであつたが、正置型構造のトランジス
タによる実施例として一画素近傍の構成の平面図
を第１４図に、第１４図Ｈ−H′間の断面構造を
第１５図に示す。第１５図の第３図との相違は半
導体層９上にゲート絶縁膜１４を介してゲート電
極７が構成されていることであり、ソース・ドレ
イン電極１０，１１もゲート電極下にある。表示
電位記憶容量は、前記実施例第１０図、第１１図
と同様にＦ領域の液晶表示画素駆動電極１３が隣
接するF′領域のトランジスタ上までのびることに
より、トランジスタを形成するゲート電極７と１
３に挟持される絶縁膜２７から構成されている。
１３は透過型表示装置では透明導電膜で、反射型
表示装置では透明導電膜の他、金属膜等でよい。
本実施例では構造上V1の電位は隣接ゲート電位
となつている。
によるものであつたが、正置型構造のトランジス
タによる実施例として一画素近傍の構成の平面図
を第１４図に、第１４図Ｈ−H′間の断面構造を
第１５図に示す。第１５図の第３図との相違は半
導体層９上にゲート絶縁膜１４を介してゲート電
極７が構成されていることであり、ソース・ドレ
イン電極１０，１１もゲート電極下にある。表示
電位記憶容量は、前記実施例第１０図、第１１図
と同様にＦ領域の液晶表示画素駆動電極１３が隣
接するF′領域のトランジスタ上までのびることに
より、トランジスタを形成するゲート電極７と１
３に挟持される絶縁膜２７から構成されている。
１３は透過型表示装置では透明導電膜で、反射型
表示装置では透明導電膜の他、金属膜等でよい。
本実施例では構造上V1の電位は隣接ゲート電位
となつている。
なお第１４図は第２図および第１０図と、第１
５図は第３図および第１１図と対応する構成は同
一の符号をつけて表わしている。
５図は第３図および第１１図と対応する構成は同
一の符号をつけて表わしている。
またこの実施例は第１１図で述べたように二重
ゲート構造にすることができる。二重ゲート構造
による実施例における一画素近傍の構成の平面図
を第１６図に、第１６図Ｉ−I′間の断面構造を第
１７図に示す。第１６図、第１７図は第１４図、
第１５図と対応する構成に同一符号をつけて表わ
している。異なる点は半導体９の下に絶縁膜２９
を介してゲート電極２８を形成していることであ
り、２８を７、例えば第１２図、第１３図におけ
る２２と７の如く接続して二重ゲート構造にして
いることである。この二重ゲート構造の利点はト
ランジスタのコンダクタンスの向上、半導体の遮
光、二重ゲート電極間の構成要素の電気的な保護
等である。
ゲート構造にすることができる。二重ゲート構造
による実施例における一画素近傍の構成の平面図
を第１６図に、第１６図Ｉ−I′間の断面構造を第
１７図に示す。第１６図、第１７図は第１４図、
第１５図と対応する構成に同一符号をつけて表わ
している。異なる点は半導体９の下に絶縁膜２９
を介してゲート電極２８を形成していることであ
り、２８を７、例えば第１２図、第１３図におけ
る２２と７の如く接続して二重ゲート構造にして
いることである。この二重ゲート構造の利点はト
ランジスタのコンダクタンスの向上、半導体の遮
光、二重ゲート電極間の構成要素の電気的な保護
等である。
この実施例において２９を適当な厚さにし、２
８をゲート電極と直接接続せず、所望の時のみ第
７図のように接続して２８と７の間の電気的な保
護および半導体の遮光を行なうように変形するこ
ともできる。
８をゲート電極と直接接続せず、所望の時のみ第
７図のように接続して２８と７の間の電気的な保
護および半導体の遮光を行なうように変形するこ
ともできる。
以上幾つかの実施例に基づいて本発明を説明し
てきたが、本発明は液晶による画像表示装置にお
いて、液晶表示画素の表示電位記憶容量を絶縁膜
を介してトランジスタ上に配置し形成することを
要旨としているため、トランジスタの形状等に何
ら規制されるものでなく、またトランジスタの形
成される基板にしてもガラス等の絶縁性基板のほ
か、アルミナ等のセラミツクス基板、あるいはシ
リコン等の半導体基板、能動素子部を絶縁膜、半
導体膜を介して形成される金属基板等も使用する
ことができる。
てきたが、本発明は液晶による画像表示装置にお
いて、液晶表示画素の表示電位記憶容量を絶縁膜
を介してトランジスタ上に配置し形成することを
要旨としているため、トランジスタの形状等に何
ら規制されるものでなく、またトランジスタの形
成される基板にしてもガラス等の絶縁性基板のほ
か、アルミナ等のセラミツクス基板、あるいはシ
リコン等の半導体基板、能動素子部を絶縁膜、半
導体膜を介して形成される金属基板等も使用する
ことができる。
本発明の画像表示装置によつて、透過型、反射
型いずれにも、広く一様に平担な表示画素が得ら
れ、高品質な画像表示装置が達成される。
型いずれにも、広く一様に平担な表示画素が得ら
れ、高品質な画像表示装置が達成される。
なお、この外半導体部分に悪影響をおよぼさな
い範囲内で導電膜として一部に有機導電膜を用い
る、絶縁膜の一部をポリイミド等の有機絶縁膜と
することも可能である。
い範囲内で導電膜として一部に有機導電膜を用い
る、絶縁膜の一部をポリイミド等の有機絶縁膜と
することも可能である。
又、液晶自体及び液晶の配向処理層については
詳しく述べなかつたが、公知の種々のものが使用
でき、ネマチツク液晶、それにコレステリツク液
晶、光学活性物質、２色性色素、その他各種添加
剤等を必要に応じて添加したもの等が使用でき、
配向処理層もポリイミド、シリコン系ラダーポリ
マー等の有機樹脂をはじめSiO2等の無機質、直
鎖シラン系カツプリング剤等の垂直配向剤等種々
のものが使用できる。
詳しく述べなかつたが、公知の種々のものが使用
でき、ネマチツク液晶、それにコレステリツク液
晶、光学活性物質、２色性色素、その他各種添加
剤等を必要に応じて添加したもの等が使用でき、
配向処理層もポリイミド、シリコン系ラダーポリ
マー等の有機樹脂をはじめSiO2等の無機質、直
鎖シラン系カツプリング剤等の垂直配向剤等種々
のものが使用できる。
さらに液晶層を２層に形成する、カラーフイル
ター・偏光板を積層する、文字、図形、枠等を印
刷する、ノングレア処理する、光源を設ける等公
知の液晶表示装置の応用が適用しうる。
ター・偏光板を積層する、文字、図形、枠等を印
刷する、ノングレア処理する、光源を設ける等公
知の液晶表示装置の応用が適用しうる。
第１図は画像表示装置の一画素の構成図、第２
図は従来の画像表示装置の一画素の構成の平面
図、第３図は第２図の部分断面構造図、第４図は
本発明の画像表示装置の一画素の構成の平面図、
第５図は第４図の部分断面構造図、第６図は本発
明の画像表示装置の外部端子の構成の平面図、第
７図は第６図の部分断面構造図、第８図は本発明
の画像表示装置の外部端子の構成の平面図、第９
図は第８図の部分断面構造図、第１０図は本発明
の画像表示装置の一画素の構成の平面図、第１１
図は第１０図の部分断面構造図、第１２図は本発
明の画像表示装置の外部端子の構成の平面図、第
１３図は第１２図の部分断面構造図、第１４図は
本発明の画像表示装置の一画素の構成の平面図、
第１５図は第１４図の部分断面構造図、第１６図
は本発明の画像表示装置の一画素の構成の平面
図、第１７図は第１６図の部分断面構造図であ
る。 ７……ゲート電極、１３……液晶表示画素駆動
電極、２２……表示電位記憶容量の片側の電極、
２４，２７……表示電位記憶容量を構成する絶縁
膜。
図は従来の画像表示装置の一画素の構成の平面
図、第３図は第２図の部分断面構造図、第４図は
本発明の画像表示装置の一画素の構成の平面図、
第５図は第４図の部分断面構造図、第６図は本発
明の画像表示装置の外部端子の構成の平面図、第
７図は第６図の部分断面構造図、第８図は本発明
の画像表示装置の外部端子の構成の平面図、第９
図は第８図の部分断面構造図、第１０図は本発明
の画像表示装置の一画素の構成の平面図、第１１
図は第１０図の部分断面構造図、第１２図は本発
明の画像表示装置の外部端子の構成の平面図、第
１３図は第１２図の部分断面構造図、第１４図は
本発明の画像表示装置の一画素の構成の平面図、
第１５図は第１４図の部分断面構造図、第１６図
は本発明の画像表示装置の一画素の構成の平面
図、第１７図は第１６図の部分断面構造図であ
る。 ７……ゲート電極、１３……液晶表示画素駆動
電極、２２……表示電位記憶容量の片側の電極、
２４，２７……表示電位記憶容量を構成する絶縁
膜。
Claims (1)
- 【特許請求の範囲】 １ 同一基板上に形成した複数のトランジスタ素
子によつて駆動される液晶を用いて表示を行なう
画像表示装置において、液晶表示画素の表示電位
記憶容量を絶縁膜を介してトランジスタ上に配置
し形成することを特徴とする画像表示装置。 ２ 表示電位記憶容量は、絶縁膜を挟持する第１
及び第２の導電膜により構成し、第１の導電膜は
絶縁膜を介してトランジスタ上に配置され基板の
端部にストライプ状に引き出した電極とし、第２
の導電膜は液晶表示画素駆動電極を兼ねることを
特徴とする特許請求範囲第１項記載の画像表示装
置。 ３ 表示電位記憶容量は、トランジスタを形成す
るゲート電極と導電膜間に挟持される絶縁膜によ
り構成し、導電膜は液晶表示画素駆動電極を兼ね
ることを特徴とする特許請求範囲第１項記載の画
像表示装置。 ４ 表示電位記憶容量を形成する第２の導電膜が
透明導電膜により形成されることを特徴とする特
許請求範囲第２項記載の画像表示装置。 ５ 表示電位記憶容量を形成する導電膜が透明導
電膜により形成されることを特徴とする特許請求
範囲第３項記載の画像表示装置。 ６ トランジスタ素子に接続される表示電位記憶
容量を絶縁膜を介して隣接するトランジスタ上に
配置することを特徴とする特許請求範囲第１項乃
至第５項のいずれか一項記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112484A JPS595229A (ja) | 1982-07-01 | 1982-07-01 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112484A JPS595229A (ja) | 1982-07-01 | 1982-07-01 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595229A JPS595229A (ja) | 1984-01-12 |
| JPH031648B2 true JPH031648B2 (ja) | 1991-01-11 |
Family
ID=14587792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112484A Granted JPS595229A (ja) | 1982-07-01 | 1982-07-01 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595229A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS6064379A (ja) * | 1983-09-20 | 1985-04-12 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS60192370A (ja) * | 1984-03-13 | 1985-09-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイ |
| JPH0646277B2 (ja) * | 1984-04-27 | 1994-06-15 | セイコー電子工業株式会社 | 記憶容量内蔵型液晶表示装置 |
| JPS61185725A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 投写型液晶表示装置 |
| JPH07111519B2 (ja) * | 1987-02-19 | 1995-11-29 | 富士通株式会社 | 薄膜トランジスタマトリクス |
| JPS6424232A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Thin film transistor matrix |
| JPH07111521B2 (ja) * | 1987-09-11 | 1995-11-29 | 富士通株式会社 | アクティブマトリクス型液晶表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JPH04280226A (ja) * | 1991-03-08 | 1992-10-06 | Nec Corp | 薄膜トランジスタ素子アレイおよびその駆動方法 |
| JP3723336B2 (ja) * | 1997-11-18 | 2005-12-07 | 三洋電機株式会社 | 液晶表示装置 |
| US6834686B2 (en) | 2002-09-09 | 2004-12-28 | Delaware Capital Formation, Inc. | Tank pressure management system |
| WO2011043217A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
| JP6662665B2 (ja) * | 2015-03-19 | 2020-03-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び該液晶表示装置を用いた電子機器 |
-
1982
- 1982-07-01 JP JP57112484A patent/JPS595229A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595229A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289099B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPS6126646B2 (ja) | ||
| JPH01156725A (ja) | 表示装置 | |
| JP4011725B2 (ja) | 液晶表示装置 | |
| JPH031648B2 (ja) | ||
| JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100187598B1 (ko) | 액정화상표시장치 및 그 제조방법 | |
| US5861928A (en) | Liquid crystal display device having opening portions | |
| JPH04309925A (ja) | アクティブマトリックスカラー液晶表示素子 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JPH0225A (ja) | 駆動装置 | |
| JPS60198579A (ja) | 半導体表示装置 | |
| JPS6328308B2 (ja) | ||
| JPH0580651B2 (ja) | ||
| JP4157307B2 (ja) | 液晶表示素子及びそれを備えた画像表示応用装置 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0370209B2 (ja) | ||
| JPS60133493A (ja) | マトリツクス型液晶表示装置 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JPH02230126A (ja) | 反射型液晶表示デバイス | |
| JP3124025B2 (ja) | 液晶表示装置 | |
| JP2573730B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0695142A (ja) | 液晶表示装置 | |
| JPH0274929A (ja) | アクティブマトリクス基板 | |
| KR100269354B1 (ko) | 횡전계방식 액정표시소자 |