JPH02260333A - Manufacture of micro mechanical switch - Google Patents
Manufacture of micro mechanical switchInfo
- Publication number
- JPH02260333A JPH02260333A JP8176189A JP8176189A JPH02260333A JP H02260333 A JPH02260333 A JP H02260333A JP 8176189 A JP8176189 A JP 8176189A JP 8176189 A JP8176189 A JP 8176189A JP H02260333 A JPH02260333 A JP H02260333A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- epitaxial layer
- sio2
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
Landscapes
- Micromachines (AREA)
- Weting (AREA)
- Manufacture Of Switches (AREA)
- Switches Operated By Changes In Physical Conditions (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はシリコン半導体のマイクロマシニング技術の応
用技術であって、超小型の加速度センナ及び加速度スイ
ッチ等の製造に好適のマイクロメカニカルスイッチの製
造方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is an applied technology of silicon semiconductor micromachining technology, and is a manufacturing method of a micromechanical switch suitable for manufacturing ultra-small acceleration sensors, acceleration switches, etc. Regarding.
[従来の技術]
近時、シリコン半導体基板に対するマイクロマシニング
技術によって、加速度スイッチ等のマイクロメカニカル
スイッチを使用した各種センサが開発されており、例え
ば長さが約200μm1幅が20μmという超小型の加
速度スイッチが製作されている(“5ilicon a
s a Mechanlcal Materlal”P
ROCEEDING OF THE IEEE VOL
、70 No5 MAY 1982)。[Prior Art] Recently, various sensors using micromechanical switches such as acceleration switches have been developed using micromachining technology for silicon semiconductor substrates. For example, an ultra-small acceleration switch with a length of about 200 μm and a width of 20 μm is being produced (“5ilicon a
s a Mechanical Material”P
ROCEEDING OF THE IEEE VOL
, 70 No. 5 MAY 1982).
この加速度スイッチは一端部がシリコン基板に支持され
た揺動可能なSiO□膜からなる可動部(以下、片持ば
゛りという)と、この片持ばりに被着されたAu電極及
びシリコン基板上に形成されたAu電極とにより構成さ
れている。そして、この加速度スイッチに加速度が加え
られると、シリコン基板に一端を支持された片持ばりが
揺動して変位し、片持ばりのAu電極と基板上のAu電
極とが接触するようになっている。これにより、加速度
をオン又はオフの電気信号として検知することができる
。This acceleration switch has a movable part (hereinafter referred to as a cantilever) made of a swingable SiO□ film whose one end is supported by a silicon substrate, an Au electrode attached to this cantilever, and a silicon substrate. and an Au electrode formed thereon. When acceleration is applied to this acceleration switch, the cantilever beam supported at one end by the silicon substrate swings and is displaced, and the Au electrode on the cantilever beam comes into contact with the Au electrode on the substrate. ing. Thereby, acceleration can be detected as an on or off electrical signal.
第3図(a)乃至(d)はこの加速度スイッチの従来の
製造方法を工程順に示す断面図、第4図は第3図(d)
のIV−IV線の位置における断面図である。Figures 3 (a) to (d) are cross-sectional views showing the conventional manufacturing method of this acceleration switch in order of process, and Figure 4 is Figure 3 (d).
FIG. 2 is a sectional view taken along line IV-IV of FIG.
先ず、第3図(a)に示すように、シリコン基板11上
にボロン等のP型不純物を高濃度で導入してP”層12
を形成する。そして、全面にエピタキシャル層13を形
成した後、このエピタキシャル層13上に5ins膜1
4を形成する。次いで、この5iOz膜14上に第1の
Cr−Au層15を形成し、その後、第1のCr−Au
層15及び5iO9膜14の所定の領域をエツチングに
より除去してcaO部f5aを設ける。この第1のCr
−Au層15は下層のCr層と上層のAu層との積層体
からなり、n型領域との接着性を向上させるためにCr
を蒸着した後、このCr層上にAuを蒸着して形成され
る。First, as shown in FIG. 3(a), P type impurities such as boron are introduced at a high concentration onto a silicon substrate 11 to form a P'' layer 12.
form. After forming an epitaxial layer 13 on the entire surface, a 5-ins film 1 is formed on this epitaxial layer 13.
form 4. Next, a first Cr-Au layer 15 is formed on this 5iOz film 14, and then a first Cr-Au layer 15 is formed on this 5iOz film 14.
Predetermined regions of the layer 15 and the 5iO9 film 14 are removed by etching to provide a caO portion f5a. This first Cr
- The Au layer 15 is composed of a laminate of a lower Cr layer and an upper Au layer, and is made of Cr to improve adhesion with the n-type region.
After the Cr layer is deposited, Au is deposited on the Cr layer.
次に、第3図(b)に示すように、この開口部15aを
埋込むようにして、第1のCr−Au層15上に第1の
フォトレジスト16を所定のパターンで形成する。その
後、蒸着法により全面に第2のCr−Au層17を形成
する。Next, as shown in FIG. 3(b), a first photoresist 16 is formed in a predetermined pattern on the first Cr--Au layer 15 so as to fill the opening 15a. Thereafter, a second Cr--Au layer 17 is formed on the entire surface by a vapor deposition method.
次に、第3図(C)に示すように、第2のCr−Au層
17上に第2のフォトレジスト18を被着した後、この
第2のフォトレジスト18に所定のパターンの開口部を
設ける。そして、この開口部に選択的にAuをめっきし
てAuめっき層19を形成する。Next, as shown in FIG. 3(C), after a second photoresist 18 is deposited on the second Cr-Au layer 17, a predetermined pattern of openings is formed in this second photoresist 18. will be established. Then, this opening is selectively plated with Au to form an Au plating layer 19.
次いで、第3図(d)に示すように、第2のフォトレジ
スト18を除去した後、Auめっき層19が被着されて
いない露出領域において第2のCr−Au層17を除去
する。その後、第1のフォトレジスト16を除去し、F
DP (エチレンジアミン、ピロカテコール及び水の混
合液)によりエツチングを行う。この場合に、所定領域
のSi02 M 14下のエピタキシャル層13が局部
的にサイドエツチングされて除去される。これにより、
SiO3膜14による片持ばりを有する加速度スイッチ
が完成する。Next, as shown in FIG. 3(d), after removing the second photoresist 18, the second Cr--Au layer 17 is removed in the exposed region where the Au plating layer 19 is not deposited. After that, the first photoresist 16 is removed and F
Etching is performed with DP (mixture of ethylenediamine, pyrocatechol and water). In this case, the epitaxial layer 13 under the Si02M 14 in a predetermined region is locally side-etched and removed. This results in
An acceleration switch having a cantilever beam formed by the SiO3 film 14 is completed.
このように、従来、高濃度(1020原子/cIil)
に不純物が導入されたP+層はFDPによりエツチング
されないという性質を利用して、SiO2膜14の所定
領域の下方のエピタキシャル層13をエツチング除去す
ることにより、5io2膜14により構成された片持ば
りを有するマイクロメカニカルスイッチを形成している
。In this way, conventionally, high concentration (1020 atoms/cIil)
Taking advantage of the property that the P+ layer into which impurities have been introduced is not etched by FDP, the epitaxial layer 13 below a predetermined region of the SiO2 film 14 is etched away, thereby removing the cantilevered beam formed by the 5io2 film 14. A micromechanical switch is formed.
[発明が解決しようとする課題]
しかしながら、P+層12は極めて高濃度で不純物を含
有しているため、このP+層12上に結晶欠陥がない単
結晶シリコンからなるエピタキシャル層13を形成する
ことは極めて困難である。[Problems to be Solved by the Invention] However, since the P+ layer 12 contains impurities at an extremely high concentration, it is difficult to form an epitaxial layer 13 made of single crystal silicon without crystal defects on the P+ layer 12. It is extremely difficult.
また、仮に、結晶欠陥がないエピタキシャル層13を形
成できたとしても、SiO2膜14を形成する工程でS
iを熱酸化(約1100℃)させる際に、P”居12中
の不純物(ボロン)がP+層12の上方のエピタキシャ
ル層13及び下方のシリコン基板11中に拡散するため
、P”層12の不純物濃度及び厚さが変化してしまう。Furthermore, even if it were possible to form the epitaxial layer 13 without crystal defects, S
When thermally oxidizing (approximately 1100 degrees Celsius) the P'' layer 12, the impurity (boron) in the P'' layer 12 diffuses into the epitaxial layer 13 above the P+ layer 12 and the silicon substrate 11 below. The impurity concentration and thickness will change.
このため、従来、半導体基板にマイクロメカニカルスイ
ッチと共に、抵抗、ダイオード又はトランジスタ等の素
子を形成すると、これらの素子の電気的特性が変化して
しまうという問題点がある。For this reason, conventionally, when elements such as resistors, diodes, or transistors are formed together with micromechanical switches on a semiconductor substrate, there is a problem in that the electrical characteristics of these elements change.
本発明はかかる問題点に鑑みてなされたものであって、
他の素子の電気的特性を変化させることがなく、他の素
子と同一の半導体基板に形成することができ、高集積化
が可能なマイクロメカニカルスイッチを製造することが
できるマイクロメカニカルスイッチの製造方法を提供す
ることを目的とする。The present invention has been made in view of such problems, and includes:
A method for manufacturing a micromechanical switch that can be formed on the same semiconductor substrate as other elements without changing the electrical characteristics of other elements, and that can be highly integrated. The purpose is to provide
[課題を解決するための手段]
本発明に係るマイクロメカニカルスイッチの製造方法は
、第1導電型シリコン半導体基板上に第2導電型エピタ
キシャル層を形成する工程と、このエピタキシャル層上
にSiO2膜を形成する工程と、所定領域の前記5in
2膜を局部的に除去して開口部を形成する工程と、前記
開口部を介して前記5iO9膜の下方の前記エピタキシ
ャル層をエレクトロケミカルエツチングにより局部的に
除去する工程とを有することを特徴とする。[Means for Solving the Problems] A method for manufacturing a micromechanical switch according to the present invention includes a step of forming an epitaxial layer of a second conductivity type on a silicon semiconductor substrate of a first conductivity type, and a step of forming an SiO2 film on the epitaxial layer. forming a predetermined area of the 5 inch
and a step of locally removing the epitaxial layer below the 5iO9 film through the opening by electrochemical etching. do.
[作用コ
本発明においては、エレクトロケミカルエツチングによ
りSiO3膜の下方のエピタキシャル層を局部的に除去
する。この場合に、例えば第1導電型半導体基板がN型
である場合は、この基板を電源の陽極に接続し、エッチ
ャントを陰極側にすることにより、N型半導体基板はエ
ッチャントには溶解せず、エツチングされない。そして
、上述の極性及び電圧を付加することにより、SiO2
膜の下方のP型エピタキシャル層のみがエツチング除去
される。これにより、Sio2膜の下方に空間が形成さ
れ、SiO□膜がその一端側が自由端、他端側か固定端
となってエビキシャル層に支持されN5io2膜の片持
ばりが形成される。[Operations] In the present invention, the epitaxial layer below the SiO3 film is locally removed by electrochemical etching. In this case, for example, if the first conductivity type semiconductor substrate is N type, by connecting this substrate to the anode of the power source and applying the etchant to the cathode side, the N type semiconductor substrate will not be dissolved in the etchant. Not etched. Then, by adding the above polarity and voltage, SiO2
Only the P-type epitaxial layer below the film is etched away. As a result, a space is formed below the Sio2 film, and one end of the SiO□ film becomes a free end and the other end becomes a fixed end and is supported by the epitaxial layer, forming a cantilever of the N5io2 film.
本発明方法によれば、マイクロメカニカルスイッチの製
造工程にて、高濃度不純物層の形成は不要となる。従っ
て、同一半導体基板にマイクロメカニカルスイッチと他
の素子とを混在して形成しても、マイクロメカニカルス
イッチが他の素子の電気的特性に影響を与えることはな
い。According to the method of the present invention, it is not necessary to form a high concentration impurity layer in the manufacturing process of a micromechanical switch. Therefore, even if a micromechanical switch and other elements are formed together on the same semiconductor substrate, the micromechanical switch will not affect the electrical characteristics of the other elements.
[実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.
第1図(a)乃至(d)は本発明の実施例方法を工程順
に示す断面図である。FIGS. 1(a) to 1(d) are cross-sectional views illustrating an example method of the present invention in the order of steps.
先ず、第1図(a)に示すように、N型シリコン基板1
上にP型エピタキシャル層2を2μm以上の厚さ、好ま
しくは3乃至4μmの厚さに形成し、このエピタキシャ
ル層2の表面及びシリコン基板1の下面を熱酸化させて
5in2膜3及び4を形成する。なお、このSiO□膜
3及び4はCVD(化学的気相成長)法により形成する
こともできる。First, as shown in FIG. 1(a), an N-type silicon substrate 1 is
A P-type epitaxial layer 2 is formed thereon to a thickness of 2 μm or more, preferably 3 to 4 μm, and the surface of this epitaxial layer 2 and the bottom surface of the silicon substrate 1 are thermally oxidized to form 5in2 films 3 and 4. do. Note that the SiO□ films 3 and 4 can also be formed by CVD (chemical vapor deposition).
次に、第1図(b)に示すように、SiO2膜3の所定
領域を開口し、この開口部からN型不純物をl020原
子/dの濃度で拡散させて、シリコン基板1と接続され
たN′″領域5を形成する。なお、このN+領域5はシ
リコン基板1の下面側に形成することもできる。この場
合は、基板1の下面に形成したSiO2膜4を開口し、
この開口部からN型不純物をシリコン基板1に拡散させ
てN+領領域形成する。このN+領域5は後述するエレ
クトロケミカルエツチングの際に電極となってN型シリ
コン基板1と電気的コンタクトをとるために形成するも
のであり、エレクトロケミカルエツチングにおける通電
効率を考慮すると、N“領域5はエツチングされるP型
エピタキシャル層2と同一面側のシリコン基板1の上面
に形成することが好ましい。Next, as shown in FIG. 1(b), a predetermined region of the SiO2 film 3 is opened, and an N-type impurity is diffused through this opening at a concentration of 1020 atoms/d to connect it to the silicon substrate 1. An N''' region 5 is formed. Note that this N+ region 5 can also be formed on the lower surface side of the silicon substrate 1. In this case, the SiO2 film 4 formed on the lower surface of the substrate 1 is opened,
N type impurities are diffused into the silicon substrate 1 through this opening to form an N+ region. This N+ region 5 is formed to serve as an electrode and make electrical contact with the N-type silicon substrate 1 during electrochemical etching, which will be described later. Considering the current conduction efficiency in electrochemical etching, the N" region 5 is preferably formed on the upper surface of the silicon substrate 1 on the same side as the P-type epitaxial layer 2 to be etched.
次いで、第1図(C)に示すよう゛に、SiO□膜3上
に第1のCr−Au層15を形成した後、Sin、膜3
を所定のパターンで開口する。第2図は、このSiO2
膜3に形成された開口部6のパターンを示す平面図であ
る。この第2図に示すように、開口部6の形状はコの字
形をなす。その後、第1のフォトレジスト16(第3図
参照)と同様にフォトレジスト(図示せず)をパターン
形成し、更に第2のCr−Au層17を形成し、フォト
リングラフィ技術により、第2のCr−Au層17上に
Auめっき層19を所定のパターンで形成する。そして
、Auめっき層19の下方のフォトレジストを除去する
。Next, as shown in FIG. 1(C), after forming a first Cr--Au layer 15 on the SiO□ film 3,
are opened in a predetermined pattern. Figure 2 shows this SiO2
3 is a plan view showing a pattern of openings 6 formed in a membrane 3. FIG. As shown in FIG. 2, the opening 6 has a U-shape. Thereafter, a photoresist (not shown) is patterned in the same manner as the first photoresist 16 (see FIG. 3), a second Cr-Au layer 17 is formed, and a second Cr-Au layer 17 is formed using photolithography technology. An Au plating layer 19 is formed on the Cr-Au layer 17 in a predetermined pattern. Then, the photoresist below the Au plating layer 19 is removed.
次いで、第1図(d)に示すように、エッチャントとし
てFDP又はヒドラジンの50容量%水溶液を使用し、
エレクトロケミカルエツチングを行う。これにより、S
iO2膜3の下方のエピタキシャル層2が局部的に除去
される。このとき、N+領域5を電極として電源の陽極
に接続し、エッチャントを陰極側にする。このエレクト
ロケミカルエツチングにおいては、N型シリコン基板1
はN+領域5を介して陽極側に接続されるためエツチン
グされず、電圧で保護されていることになる。一方、5
toa膜3の下方のP型エピタキシャル層2は開口部6
を介してエッチャントに接触する部分がエツチングされ
ていき、所定時間経過後には、SiO2膜3の下方の所
定領域のエピタキシャル層2がエツチング除去される。Next, as shown in FIG. 1(d), a 50% by volume aqueous solution of FDP or hydrazine is used as an etchant,
Perform electrochemical etching. As a result, S
The epitaxial layer 2 below the iO2 film 3 is locally removed. At this time, the N+ region 5 is connected to the anode of the power source as an electrode, and the etchant is placed on the cathode side. In this electrochemical etching, an N-type silicon substrate 1
Since it is connected to the anode side via the N+ region 5, it is not etched and is protected by voltage. On the other hand, 5
The P-type epitaxial layer 2 below the TOA film 3 has an opening 6
The portions that come into contact with the etchant through the etching process are etched, and after a predetermined period of time, the epitaxial layer 2 in a predetermined region below the SiO2 film 3 is etched away.
これにより、5iOa膜3からなる片持ばり3aが形成
される。As a result, cantilever beams 3a made of the 5iOa film 3 are formed.
上述の如くして本実施例により、片持ばり3a及びシリ
コン基板1上にAuめっき層19からなるAu電極が形
成された加速度スイッチが得られ、この加速度スイッチ
は、基本的には第3図(d)及び第4図に示す従来の加
速度スイッチと同様の構造を存する。As described above, according to this embodiment, an acceleration switch is obtained in which an Au electrode made of the Au plating layer 19 is formed on the cantilever beam 3a and the silicon substrate 1, and this acceleration switch basically has the structure shown in FIG. It has the same structure as the conventional acceleration switch shown in FIG. 4(d) and FIG.
而して、本実施例においては、従来方法と異なり、加速
度スイッチの製造工程にてP+層を形成しないため、同
一のシリコン基板に他の種々の素子を形成することがで
きる。従って、高集積化が可能である。In this embodiment, unlike the conventional method, the P+ layer is not formed in the manufacturing process of the acceleration switch, so that various other elements can be formed on the same silicon substrate. Therefore, high integration is possible.
[発明の効果]
以上説明したように本発明によれば、エレクトロケミカ
ルエツチングによりSiO2膜の下方のエピタキシャル
層を除去することによりマイクロメカニカルスイッチの
可動部を形成するから、マイクロメカニカルスイッチを
トランジスタ等の他の素子と同一の半導体基板に形成し
ても、他の素子の電気的特性を変化させることはない。[Effects of the Invention] As explained above, according to the present invention, the movable part of the micromechanical switch is formed by removing the epitaxial layer below the SiO2 film by electrochemical etching. Even if it is formed on the same semiconductor substrate as other elements, the electrical characteristics of the other elements will not change.
これにより、マイクロメカニカルスイッチを有する半導
体装置の高集積化が可能となり、本発明は極めて有益で
ある。また、エピタキシャル層の厚さを適正に設定して
おけば、その厚さの変動はないので、マイクロメカニカ
ルスイッチの可動部の下方に所定の大きさの空隙を形成
することができ、可動部の揺動範囲を適正に規制するこ
とが可能である。This makes it possible to highly integrate semiconductor devices having micromechanical switches, making the present invention extremely useful. In addition, if the thickness of the epitaxial layer is set appropriately, the thickness will not change, so a gap of a predetermined size can be formed below the movable part of the micromechanical switch. It is possible to appropriately regulate the swing range.
これにより、マイクロメカニカルスイッチの使用時にお
ける可動部の折れを防止できる。This can prevent the movable part from breaking when the micromechanical switch is used.
第1図(a)乃至(d)は本発明の実施例方法を工程順
に示す断面図、第2図は同じくその製造途中のシリコン
基板の平面図、第3図(a)乃至(d)は従来の加速度
スイッチの製造方法を工程順に示す断面図、第4図は第
3図(d)のIV−IV線の位置における断面図である
。1(a) to (d) are cross-sectional views showing the method according to the present invention in the order of steps, FIG. 2 is a plan view of a silicon substrate in the process of manufacturing the same, and FIG. 3(a) to (d) are FIG. 4 is a cross-sectional view showing a conventional method for manufacturing an acceleration switch in the order of steps, and FIG. 4 is a cross-sectional view taken along the line IV--IV in FIG. 3(d).
Claims (1)
ピタキシャル層を形成する工程と、このエピタキシャル
層上にSiO_2膜を形成する工程と、所定領域の前記
SiO_2膜を局部的に除去して開口部を形成する工程
と、前記開口部を介して前記SiO_2膜の下方の前記
エピタキシャル層をエレクトロケミカルエッチングによ
り局部的に除去する工程とを有することを特徴とするマ
イクロメカニカルスイッチの製造方法。(1) A step of forming a second conductivity type epitaxial layer on a first conductivity type silicon semiconductor substrate, a step of forming a SiO_2 film on this epitaxial layer, and a step of locally removing the SiO_2 film in a predetermined region. A method for manufacturing a micromechanical switch, comprising the steps of forming an opening, and locally removing the epitaxial layer below the SiO_2 film through the opening by electrochemical etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8176189A JPH02260333A (en) | 1989-03-31 | 1989-03-31 | Manufacture of micro mechanical switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8176189A JPH02260333A (en) | 1989-03-31 | 1989-03-31 | Manufacture of micro mechanical switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260333A true JPH02260333A (en) | 1990-10-23 |
Family
ID=13755437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8176189A Pending JPH02260333A (en) | 1989-03-31 | 1989-03-31 | Manufacture of micro mechanical switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260333A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04306520A (en) * | 1990-11-01 | 1992-10-29 | Hughes Aircraft Co | Micromachining switch and manufacture thereof |
| US5905241A (en) * | 1997-05-30 | 1999-05-18 | Hyundai Motor Company | Threshold microswitch and a manufacturing method thereof |
| US6199430B1 (en) | 1997-06-17 | 2001-03-13 | Denso Corporation | Acceleration sensor with ring-shaped movable electrode |
| US6388300B1 (en) | 1999-01-25 | 2002-05-14 | Denso Corporation | Semiconductor physical quantity sensor and method of manufacturing the same |
| US6875936B1 (en) | 1998-12-22 | 2005-04-05 | Nec Corporation | Micromachine switch and its production method |
| JP2011148084A (en) * | 2009-12-22 | 2011-08-04 | Commissariat A L'energie Atomique & Aux Energies Alternatives | Micromechanical structure comprising movable part having stopping portion for out-of-plane displacement of structure, and production process therefor |
-
1989
- 1989-03-31 JP JP8176189A patent/JPH02260333A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04306520A (en) * | 1990-11-01 | 1992-10-29 | Hughes Aircraft Co | Micromachining switch and manufacture thereof |
| US5905241A (en) * | 1997-05-30 | 1999-05-18 | Hyundai Motor Company | Threshold microswitch and a manufacturing method thereof |
| US6199430B1 (en) | 1997-06-17 | 2001-03-13 | Denso Corporation | Acceleration sensor with ring-shaped movable electrode |
| US6875936B1 (en) | 1998-12-22 | 2005-04-05 | Nec Corporation | Micromachine switch and its production method |
| US6388300B1 (en) | 1999-01-25 | 2002-05-14 | Denso Corporation | Semiconductor physical quantity sensor and method of manufacturing the same |
| JP2011148084A (en) * | 2009-12-22 | 2011-08-04 | Commissariat A L'energie Atomique & Aux Energies Alternatives | Micromechanical structure comprising movable part having stopping portion for out-of-plane displacement of structure, and production process therefor |
| US9061895B2 (en) | 2009-12-22 | 2015-06-23 | Commissariat à l'énergie atomique et aux énergies alternatives | Micromechanical structure comprising a mobile part having stops for out-of plane displacements of the structure and its production process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010510B1 (en) | Fabricating method of semiconductor device | |
| JPH0496227A (en) | Etching method | |
| JPS6197572A (en) | Manufacture of semiconductor acceleration sensor | |
| JP3347203B2 (en) | Method for forming microcavities and microdevice having microcavities | |
| JPH02260333A (en) | Manufacture of micro mechanical switch | |
| JP2012086315A (en) | Manufacturing method for minute movable structure, and minute movable structure | |
| US6514786B1 (en) | Method of manufacturing acceleration sensor | |
| CN114291784B (en) | A method for preparing a sacrificial layer of a MEMS switch based on Damascus process | |
| JPH0485829A (en) | Semiconductor device and manufacture thereof | |
| KR100194104B1 (en) | Porous Silicon Micromachining Method Using Polyimide Masking | |
| WO1998056036A1 (en) | Semiconductor device and method of anodization for the semiconductor device | |
| JPH02281760A (en) | Manufacture of single crystal thin-film member | |
| JPH01210928A (en) | Formation of electrode of waveguide type optical device | |
| JPH02251142A (en) | Manufacture of semiconductor device | |
| JPH11340189A (en) | Method for forming recess or through hole in micromachine production | |
| JPS61242018A (en) | Manufacture of semiconductor device | |
| JP3442549B2 (en) | Method for anodizing silicon substrate and method for hollowing silicon substrate | |
| JP4072248B2 (en) | Manufacturing method of semiconductor device | |
| JPH05218212A (en) | Manufacture of semiconductor device | |
| WO2025205154A1 (en) | Method for manufacturing device and device | |
| JPH11310497A (en) | Method for producing single-crystal layer made of conductor or semiconductor material | |
| JPS5851414B2 (en) | Youkiyokusankahouhou | |
| JP2699498B2 (en) | Method for manufacturing semiconductor device | |
| JPH01225336A (en) | Manufacture of semiconductor device | |
| JPH05283429A (en) | Manufacture of thin film transistor device |