JPH0226051A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0226051A JPH0226051A JP17603288A JP17603288A JPH0226051A JP H0226051 A JPH0226051 A JP H0226051A JP 17603288 A JP17603288 A JP 17603288A JP 17603288 A JP17603288 A JP 17603288A JP H0226051 A JPH0226051 A JP H0226051A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- melting point
- high melting
- present
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- -1 oxygen ions Chemical class 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の配線の製造方法に関する。
従来の半導体装置の製造方法は特開昭６１−１４２７３
９の様に、絶縁膜上およびコンタクト開孔部表面上に高
融点金属層を形成後、熱処理して金属表面を窒化金属に
し、次に窒化金属上に配線金属を形成するものであった
。
９の様に、絶縁膜上およびコンタクト開孔部表面上に高
融点金属層を形成後、熱処理して金属表面を窒化金属に
し、次に窒化金属上に配線金属を形成するものであった
。
近年、半導体装置の微細化が進み、コンタクト開孔部も
縮少化されている。これに伴いコンタクト開孔部の配線
金属の被覆性を向上させるためバイアススパッタ法が用
いられているが、この方法では、基板にバイアスを印加
することに゛より基板温度が上昇する。これにより配線
金属（例えばＡ」）がその下の接合を突き抜け、リーク
電流が増大する。
縮少化されている。これに伴いコンタクト開孔部の配線
金属の被覆性を向上させるためバイアススパッタ法が用
いられているが、この方法では、基板にバイアスを印加
することに゛より基板温度が上昇する。これにより配線
金属（例えばＡ」）がその下の接合を突き抜け、リーク
電流が増大する。
また、近年、半導体装置の配線の多層化も進んでおり、
配線間の眉間絶縁膜や上層の配線を形成する時の熱によ
り、上記と同じ様にリーク電流が増大する。
配線間の眉間絶縁膜や上層の配線を形成する時の熱によ
り、上記と同じ様にリーク電流が増大する。
前記従来技術は、以上のような工程の熱に対し配線金属
が接合を突き抜けるのを防止する作用が弱いという課題
を有する。即ち配線中の金属が、後工程の熱により窒化
金属中を拡散し、接合を突き抜け、リーク電流が増大す
る。
が接合を突き抜けるのを防止する作用が弱いという課題
を有する。即ち配線中の金属が、後工程の熱により窒化
金属中を拡散し、接合を突き抜け、リーク電流が増大す
る。
そこで本発明は、このような課題を解決するもので、そ
の目的とするところは、後工程等で熱が加わっても配線
金属が拡散せず、接合のリーク電流も増大しない、量産
性と信頼性の高い電極の製造方法を提供するところにあ
る。
の目的とするところは、後工程等で熱が加わっても配線
金属が拡散せず、接合のリーク電流も増大しない、量産
性と信頼性の高い電極の製造方法を提供するところにあ
る。
本発明の半導体装置の製造方法は、絶縁膜上およびコン
タクト開孔部表面上に高融点金属層を形成した後、熱処
理して、次に該高融点金属層にシリコンまたは酸素をイ
オン打ち込みした後、該高融点金属層上に導電配線を形
成することを特徴とする。
タクト開孔部表面上に高融点金属層を形成した後、熱処
理して、次に該高融点金属層にシリコンまたは酸素をイ
オン打ち込みした後、該高融点金属層上に導電配線を形
成することを特徴とする。
第１図（ａ）〜（ｃ）は本発明の実施例における製造工
程図である。以下、第１図に沿って本発明を説明する。
程図である。以下、第１図に沿って本発明を説明する。
まずシリコン基板１０３の表面に拡散層１０８を形成す
る０本実施例では１０３はＰ形シリコン基板、１０８は
Ｎ膨拡散層として説明する０次に絶縁膜１０２を形成し
、コンタクトの開孔部を形成した後、絶縁膜上およびコ
ンタクト開孔部表面上に高融点金属層１０１を形成する
０本実施例では高融点金属としてチタンをスパッタした
。（第１図（ａ）） 次に熱処理を行なう、熱処理は通常の横型酸化炉でも行
なえるが、本実施例では高速熱処理炉としてランプアニ
ール炉を用いた。これによりコンタクト開孔部のＮ型拡
散層上のチタンは表面が窒化チタン１０５、基板との界
面にはチタンシリサイド１０６が形成される。さらに窒
化チタン表面にシリコンまたは酸素１０４をイオン打ち
込みする。この時のドーズ量は１０ ′４〜１０ ”ｃ
ｓ−’、加速電圧は２０〜４０ＫｅＶを用いた。これに
より窒化チタン１０５中のシリコンまたは酸素濃度はｌ
Ｑ ｌ ８〜１０２０ａｍ−３となる。（第１図（ｂ
））その後、イオン打ち込みした窒化チタン１０５上に
導電配線１０７を形成する０本実施例ではＡｊをスパッ
タした。（第１図（Ｃ）） 本発明の上記実施例において、スパッタされたチタン１
０１はランプアニール炉で熱処理することにより、窒化
チタン１０５となる。従来技術ではこの窒化チタンは柱
状晶をなし、これのダレインにそって配線中の金属が後
工程の熱によって拡散し接合リークに至る０本発明にお
いては、上記窒化チタンにシリコンまたは酸素をイオン
打ち込みによって導入する。このシリコンまたは酸素は
窒化チタンの上記ダレインに存在し、本実施例で言えば
Ａ１の拡散を防止する役割をはなす。
る０本実施例では１０３はＰ形シリコン基板、１０８は
Ｎ膨拡散層として説明する０次に絶縁膜１０２を形成し
、コンタクトの開孔部を形成した後、絶縁膜上およびコ
ンタクト開孔部表面上に高融点金属層１０１を形成する
０本実施例では高融点金属としてチタンをスパッタした
。（第１図（ａ）） 次に熱処理を行なう、熱処理は通常の横型酸化炉でも行
なえるが、本実施例では高速熱処理炉としてランプアニ
ール炉を用いた。これによりコンタクト開孔部のＮ型拡
散層上のチタンは表面が窒化チタン１０５、基板との界
面にはチタンシリサイド１０６が形成される。さらに窒
化チタン表面にシリコンまたは酸素１０４をイオン打ち
込みする。この時のドーズ量は１０ ′４〜１０ ”ｃ
ｓ−’、加速電圧は２０〜４０ＫｅＶを用いた。これに
より窒化チタン１０５中のシリコンまたは酸素濃度はｌ
Ｑ ｌ ８〜１０２０ａｍ−３となる。（第１図（ｂ
））その後、イオン打ち込みした窒化チタン１０５上に
導電配線１０７を形成する０本実施例ではＡｊをスパッ
タした。（第１図（Ｃ）） 本発明の上記実施例において、スパッタされたチタン１
０１はランプアニール炉で熱処理することにより、窒化
チタン１０５となる。従来技術ではこの窒化チタンは柱
状晶をなし、これのダレインにそって配線中の金属が後
工程の熱によって拡散し接合リークに至る０本発明にお
いては、上記窒化チタンにシリコンまたは酸素をイオン
打ち込みによって導入する。このシリコンまたは酸素は
窒化チタンの上記ダレインに存在し、本実施例で言えば
Ａ１の拡散を防止する役割をはなす。
第２図は本発明により、リーク電流が低減されることを
示した図である。Ａｊ配線を形成後４５０℃、３Ｈの熱
処理を加えた後の接合のリーク電流分布を示している。
示した図である。Ａｊ配線を形成後４５０℃、３Ｈの熱
処理を加えた後の接合のリーク電流分布を示している。
試料は１００００個のコンタクト開孔部を持つＮ” ／
Ｐ−接合であり、グラフの縦軸は度数、横軸はリーク電
流の対数を現わしている。従来技術によるコンタクトの
接合リーク電流分布は１０％〜２０％のリークが発生し
ている（第２図（ａ））が、本発明によるものはリーク
が発生していない、（第２図（ｂ））上記実施例では導
電配線としてＡｊを用いたが、タングステン等の高融点
金属配線を用いても、同等の効果を有する。また、上記
実施例ではＮ”／Ｐ−拡散層に対して効果があることを
示したが、Ｐ” ／Ｎ−拡散層に対しても同等の効果を
有する。
Ｐ−接合であり、グラフの縦軸は度数、横軸はリーク電
流の対数を現わしている。従来技術によるコンタクトの
接合リーク電流分布は１０％〜２０％のリークが発生し
ている（第２図（ａ））が、本発明によるものはリーク
が発生していない、（第２図（ｂ））上記実施例では導
電配線としてＡｊを用いたが、タングステン等の高融点
金属配線を用いても、同等の効果を有する。また、上記
実施例ではＮ”／Ｐ−拡散層に対して効果があることを
示したが、Ｐ” ／Ｎ−拡散層に対しても同等の効果を
有する。
また本発明によると導電配線の形成にスパッタ法を用い
た場合、導電配線と高融点金属配線とのぬれ性が良くな
り、コンタクト開孔部の段差被覆性が向上するという効
果も合わせ持つ。
た場合、導電配線と高融点金属配線とのぬれ性が良くな
り、コンタクト開孔部の段差被覆性が向上するという効
果も合わせ持つ。
その結果この部分でのエレクトロマイグレーションの不
良が起こりにくくなり、半導体装置の信頼性が向上する
。
良が起こりにくくなり、半導体装置の信頼性が向上する
。
以上述べたように本発明によれば、絶縁膜上およびコン
タクト開孔部表面上に高融点金属層を形成した後、熱処
理して、次に該高融点金属層にシリコンまたは酸素をイ
オン打ち込みすることにより、配線形成後の熱工程で配
線金属が拡散するのを防止して接合リークを防ぎ、安定
したコンタクトが得られるという効果を有する。また、
上層の配線金属とのぬれ性が向上し、段差被覆性が良く
なり、その結果エレクトロマイグレーション特性が向上
するという効果も有する。
タクト開孔部表面上に高融点金属層を形成した後、熱処
理して、次に該高融点金属層にシリコンまたは酸素をイ
オン打ち込みすることにより、配線形成後の熱工程で配
線金属が拡散するのを防止して接合リークを防ぎ、安定
したコンタクトが得られるという効果を有する。また、
上層の配線金属とのぬれ性が向上し、段差被覆性が良く
なり、その結果エレクトロマイグレーション特性が向上
するという効果も有する。
第１図（ａ）〜（ｃ）は本発明の一実施例を示す製造工
程図。 第２図（ａ）、（ｂ）は本発明の効果を表わす接合リー
ク電流分布のグラフで第２図（ａ）が従来技術、第２図
（ｂ）が本発明によるもの。 ・チタン ・絶縁膜 ・Ｐ形シリコン基板 ・シリコンまたは酸素 ・窒化チタン ・チタンシリサイド ・Ａｊ ・Ｎ膨拡散層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）稟１０（ｃ
）
程図。 第２図（ａ）、（ｂ）は本発明の効果を表わす接合リー
ク電流分布のグラフで第２図（ａ）が従来技術、第２図
（ｂ）が本発明によるもの。 ・チタン ・絶縁膜 ・Ｐ形シリコン基板 ・シリコンまたは酸素 ・窒化チタン ・チタンシリサイド ・Ａｊ ・Ｎ膨拡散層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）稟１０（ｃ
）
Claims (1)
- 絶縁膜上およびコンタクト開孔部表面上に高融点金属層
を形成した後、熱処理して、次に該高融点金属層にシリ
コンまたは酸素をイオン打ち込みした後、該高融点金属
層上に導電配線を形成することを特徴とする、半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17603288A JPH0226051A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17603288A JPH0226051A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226051A true JPH0226051A (ja) | 1990-01-29 |
Family
ID=16006533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17603288A Pending JPH0226051A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226051A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356835A (en) * | 1991-03-29 | 1994-10-18 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US5877031A (en) * | 1994-07-07 | 1999-03-02 | Hyundai Electronics Industries Co, Ltd | Method for forming a metallic barrier layer in semiconductor device |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US6207558B1 (en) | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
-
1988
- 1988-07-14 JP JP17603288A patent/JPH0226051A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5356835A (en) * | 1991-03-29 | 1994-10-18 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US6091152A (en) * | 1994-04-15 | 2000-07-18 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
| US5877031A (en) * | 1994-07-07 | 1999-03-02 | Hyundai Electronics Industries Co, Ltd | Method for forming a metallic barrier layer in semiconductor device |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6355560B1 (en) | 1995-11-21 | 2002-03-12 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6743714B2 (en) | 1995-11-21 | 2004-06-01 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US6207558B1 (en) | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| US6368880B2 (en) * | 1999-10-21 | 2002-04-09 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3607449A (en) | Method of forming a junction by ion implantation | |
| JP3070420B2 (ja) | 半導体装置の製造方法 | |
| JPS62130522A (ja) | 半導体装置の製造方法 | |
| US4669176A (en) | Method for diffusing a semiconductor substrate through a metal silicide layer by rapid heating | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JPH0226051A (ja) | 半導体装置の製造方法 | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0272634A (ja) | 半導体装置 | |
| JP2643930B2 (ja) | 半導体装置の製造方法 | |
| JPS61102059A (ja) | 半導体装置 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| EP0259616A1 (en) | Silicon semiconductor device structure and process for forming same | |
| US5646057A (en) | Method for a MOS device manufacturing | |
| JPH0227769A (ja) | 半導体装置 | |
| US5759869A (en) | Method to imporve metal step coverage by contact reflow | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| KR100310468B1 (ko) | 반도체 소자의 장벽금속막 형성방법 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPS6222437A (ja) | コンタクト穴の形成方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPS63155720A (ja) | 半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPH06326316A (ja) | 半導体装置の製造方法 | |
| JPH0254926A (ja) | 半導体装置の製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 |