JPH02263223A - リセット回路 - Google Patents

リセット回路

Info

Publication number
JPH02263223A
JPH02263223A JP1081466A JP8146689A JPH02263223A JP H02263223 A JPH02263223 A JP H02263223A JP 1081466 A JP1081466 A JP 1081466A JP 8146689 A JP8146689 A JP 8146689A JP H02263223 A JPH02263223 A JP H02263223A
Authority
JP
Japan
Prior art keywords
signal
circuit
reset
power supply
shot trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081466A
Other languages
English (en)
Inventor
Yasushi Aida
泰志 相田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1081466A priority Critical patent/JPH02263223A/ja
Publication of JPH02263223A publication Critical patent/JPH02263223A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロプロセッサ等に対して電源立上時に
リセット信号を供給するリセット回路に関する。
（従来の技術） 一般にマイクロプロセッサ等においては、電源投入時に
リセット回路からのリセット信号を受けて電源電圧が安
定するまで動作しないようにしている。
第３図は従来のリセット回路の構成を示している。
同図において、電源電圧検出回路１は、電源電圧Ｖｃｃ
が基準電圧Ｖｒｅ　ｆ以上になると、ハイレベルの信号
Ｓ１を出力し、ワンショットトリガ回路２０入力端子３
へ供給する。
ワンショットトリガ回路２は、上記ハイレベル信号をト
リガ信号として入力すると出力端子４からハイレベルの
信号Ｓ２を出力する。
そして、前記信号Ｓ１と信号Ｓ２はナンド回路５へ供給
され、その出力信号Ｓ３をリセット信号としてマイクロ
プロセッサ等に供給する。
（発明が解決しようとする″課題） しかしながら、電源電圧Ｖｃｃの立ち上がりが速い場合
には問題ないものの、第４図のタイムチャートに示され
るように、電源電圧Ｖｃｃがなだらかに立ち上がる場合
には、電源電圧検出回路１が動作しても、ワンクツショ
ントリガ回路２が完全に動作しない。
その結果、第２図に示すようにリセット信号Ｓ３は、ｔ
ｌの期間ハイレベルとなり、後段のマイクロプロセッサ
等が動作を開始することとなる。
このリセット、信号を入力した場合マイクロプロセッサ
等自体も不完全な状態で動作してしまい、暴走したり、
時にはメモリ内容が破壊されてしまうという不具合を生
じていた。
本発明は上記事情に基づいなされたものであり、その目
的は、電源立上がり時に上記不具合を発生することのな
い良好なリセット信号を供給することができるリセット
回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明は電源電圧が基準電圧
以上となったときに検出信号を出力する電源電圧検出回
路と、前記電源電圧から所定時間幅を有するホールド信
号を生成する回路と、前記検出信号をリセットが信号と
して入力するとともに前記ホールド信号を入力して前記
所定時間経過後に信号を出力するワンショットトリガ回
路と、このワンショットトリガ回路の出力信号をリセッ
ト信号として出力するリセット回路とを具備することを
特徴とする。
（作用） 以上の構成において、電源が投入され、その電圧が基準
電圧以上になると、電源電圧検出回路が働き、検出信号
が徐々にハイレベルの信号となってワンショットトリガ
回路に供給される。
一方、このワンショットトリガ回路には、所定時間幅を
有するハイレベルのホールド信号が供給され、その間、
リセット信号はローレベルを保持することになる。
従って、このリセット信号が供給されるマイクロプロセ
ッサ等は動作せず、誤動作に起因する暴走やメモリ破壊
を生ずることはない。
（実施例） 第１図は本発明に係るリセット回路の一実施例の構成を
示しており、第２図は同実施例のタイムチャートである
。なお、第１図において第３図の従来例に示した部材に
は同一符号を付してその説明を省略する。
本実施例ではワンショットトリガ回路２の出力ホールド
端子６　Ｅ　ＲＣ遅延回路７を接続し、電源電圧Ｖｃｃ
から所定時間ｔ２を有するノ１イレベルのホールド信号
Ｓ４を生成してワンショットトリガ回路２へ供給するよ
うにしたものである。
従って、第２図に示すように、電源電圧Ｖｃｃの立上が
りがなだらかであっても、ホールド信号Ｓ４が供給され
ているｔ２時間はワンショットトリガ回路４の出力端子
４はローレベルを保持し、ハイレベルの信号が出力され
ることはない。
このため、マイクロプロセッサ等が誤動作して暴走した
り、メモリデータを破壊することはない。
また、特別な電源を必要とすることなく簡単な回路で構
成できる。
またワンショットトリガ回路２の信号出力時間ｔと遅延
回路７の遅延時間ｔ２を適当に定めることにより、マイ
クロプロセッサだけでなく、周辺デバイスにおける電源
投入時の初期化やホールド以上説明したように本発明の
リセット回路によれば、電源投入時の、立上りがなだら
かなものであっても、リセット信号に誤信号が混入する
ことがなく確実なリセット信号を生成できる。
【図面の簡単な説明】
第１図は本発明に係るセット回路の一実施例を示す構成
図、第２図は同実施例の動作説明用タイムチャート、第
３図は従来例のリセット回路を示す構成図、第４図は同
従来例の動作説明用タイムチャートである。 １・・・電源電圧検出回路 ２・・・ワンショットトリガ回路 ３・・・ナンド回路 ６・・・出力ホールド端子 ７・・・ＲＣ遅延回路

Claims (1)

  1. 【特許請求の範囲】 電源電圧が基準電圧以上となったときに検出信号を出力
    する電源電圧検出回路と、 前記電源電圧から所定時間幅を有するホールド信号を生
    成する回路と、 前記検出信号をトリガ信号として入力するとともに前記
    ホールド信号を入力して前記所定時間経過後に信号を出
    力するワンショットトリガ回路と、このワンショットト
    リガ回路の出力信号をリセット信号として出力するリセ
    ット回路と、 を具備することを特徴とするリセット回路。
JP1081466A 1989-04-03 1989-04-03 リセット回路 Pending JPH02263223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081466A JPH02263223A (ja) 1989-04-03 1989-04-03 リセット回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081466A JPH02263223A (ja) 1989-04-03 1989-04-03 リセット回路

Publications (1)

Publication Number Publication Date
JPH02263223A true JPH02263223A (ja) 1990-10-26

Family

ID=13747177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081466A Pending JPH02263223A (ja) 1989-04-03 1989-04-03 リセット回路

Country Status (1)

Country Link
JP (1) JPH02263223A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926822U (ja) * 1972-06-15 1974-03-07
JPS54102412U (ja) * 1977-12-27 1979-07-19
JPS57190748U (ja) * 1981-05-29 1982-12-03
JPS60217954A (ja) * 1984-03-26 1985-10-31 ウエランド・メディカル・アクチボラゲット クリップ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926822U (ja) * 1972-06-15 1974-03-07
JPS54102412U (ja) * 1977-12-27 1979-07-19
JPS57190748U (ja) * 1981-05-29 1982-12-03
JPS60217954A (ja) * 1984-03-26 1985-10-31 ウエランド・メディカル・アクチボラゲット クリップ

Similar Documents

Publication Publication Date Title
US6393589B1 (en) Watchdog timer control circuit with permanent and programmable enablement
JPH01195522A (ja) 電源制御回路
KR20010040640A (ko) 피드백 기능을 갖춘 리셋-아웃 회로
KR960042351A (ko) 씨피유 리셋회로
JPH02263223A (ja) リセット回路
US6118709A (en) Externally controlled power on reset device for non-volatile memory in integrated circuit form
JP2504502B2 (ja) 集積回路カ―ド
KR19990032802A (ko) 마이크로프로세서의 리셋회로
KR100407569B1 (ko) 발진제어기능을구비한발진회로
JP2978508B2 (ja) マイクロコンピュータ
KR970008509B1 (ko) 마이크로 프로세서를 리세트하는 장치
JP3178129B2 (ja) メモリバックアップ保護装置
KR940005813B1 (ko) 시스템 감시 장치 타이머의 입력신호 전환회로
KR20070012351A (ko) 전자 회로 장치 및 이 전자 회로 장치를 사전결정된 상태에이르게 하는 방법
KR0155045B1 (ko) 무인경비시스템의 워치독 타이머 구현 방법
JP2580673B2 (ja) 電源制御装置
KR100189248B1 (ko) 중앙처리장치의 인터럽트 신호 공급회로
JPH03257611A (ja) マイクロプロセッサのパワーオンリセット回路
JPS60138625A (ja) Ｃｐｕリセツト回路
JPH07152460A (ja) 電圧検出リセット回路
KR19980013450U (ko) 마이콤 래치업 동작에 대한 자동 리셋장치
JPH02201618A (ja) システムリセット回路
JPS63143617A (ja) 制御装置
JPS61271523A (ja) メモリバツクアツプ回路
JPH06231002A (ja) マイクロコンピュータ