JPH02263251A - 計算機システムの補助記憶装置２重化管理方法 - Google Patents
計算機システムの補助記憶装置２重化管理方法Info
- Publication number
- JPH02263251A JPH02263251A JP1084513A JP8451389A JPH02263251A JP H02263251 A JPH02263251 A JP H02263251A JP 1084513 A JP1084513 A JP 1084513A JP 8451389 A JP8451389 A JP 8451389A JP H02263251 A JPH02263251 A JP H02263251A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary storage
- storage device
- processor
- storage devices
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は計算機システムの補助記憶装置２重化管理方
法に関するものである。
法に関するものである。
第２図は例えば特開昭６２−１１５５５５号公報に示さ
れた計算システムの構成図であり、図において、（１）
は中央処理装置、（２）および（３）は補助記憶装置を
示し、中央処理装置（１）のプロセッサ（４）により２
重化制御部（７）を介して補助記憶装置（２） 、 （
３）のメモリ（５） 、 （６）を制御するようになさ
れている。
れた計算システムの構成図であり、図において、（１）
は中央処理装置、（２）および（３）は補助記憶装置を
示し、中央処理装置（１）のプロセッサ（４）により２
重化制御部（７）を介して補助記憶装置（２） 、 （
３）のメモリ（５） 、 （６）を制御するようになさ
れている。
従来の計算機システムは以上のように構成されているた
め、中央処理装置（１）のプロセッサ（４）は、常に補
助記憶装置（２） 、 （３）の状態を監視しなくては
ならず、補助記憶装置（２） 、 （３）のうち１台が
故障または保守・点検等によりシステムから切り離され
、その後故障が復旧または保守・点検が終了したときに
再度システムに接続する場合には、運転中の補助記憶装
置から故障が復旧または保守・点検が終了した補助記憶
装置に対して内容を一致させるためのコピーを行ない、
再び２重化運転を再開するという処理を行なわなければ
ならず処理の負担が大きかった。
め、中央処理装置（１）のプロセッサ（４）は、常に補
助記憶装置（２） 、 （３）の状態を監視しなくては
ならず、補助記憶装置（２） 、 （３）のうち１台が
故障または保守・点検等によりシステムから切り離され
、その後故障が復旧または保守・点検が終了したときに
再度システムに接続する場合には、運転中の補助記憶装
置から故障が復旧または保守・点検が終了した補助記憶
装置に対して内容を一致させるためのコピーを行ない、
再び２重化運転を再開するという処理を行なわなければ
ならず処理の負担が大きかった。
この発明は上記のような従来のもののためになされたも
ので、２重化されている補助記憶装置にそれぞれプロセ
ッサを持たせ、２重化制御の大部分の処理を補助記憶装
置のプロセッサで行なわせて中央処理装置のプロセット
の処理負担を軽減することができる計算機システムの補
助記憶装置２重化管理方法を提供するものである。
ので、２重化されている補助記憶装置にそれぞれプロセ
ッサを持たせ、２重化制御の大部分の処理を補助記憶装
置のプロセッサで行なわせて中央処理装置のプロセット
の処理負担を軽減することができる計算機システムの補
助記憶装置２重化管理方法を提供するものである。
この発明に係る計算機システムの補助記憶装置２重化管
理方法は１つまたは複数の中央処理装置と２重化されて
いる補助記憶装置とからなり、２皿化されている補助記
憶装置にそれぞれプロセッサを持たせ、中央処理装置と
２重化されている補助記憶装置のプロセッサ間で互いに
通信可能にすると共に、上記中央処理装置のプロセッサ
は、データの書き込みは上記２重化された両方の補助記
憶装置に対して行ない、データの読み出しは上記２重化
されたどちらか一方の補助記憶装置から行ない、一方の
補助記憶装置のプロセッサとの通信が不能になるかまた
は一方の補助記憶装置のプロセッサから障害発生の通知
があったときには、もう一方の補助記憶装置からデータ
の読み出しを行ない、補助記憶装置内部の障害はその補
助記憶装置のプロセッサが検出し、障害のあった補助記
憶装置が復旧してシステムに接続されると上記復旧した
補助記憶装置のプロセッサが他方の正常動作中の補助記
憶装置のプロセッサと通信し、上記他方の正常動作中の
補助記憶装置のデータの内容を上記復旧した補助記憶装
置にコピーして補助記憶装置の２重化運転を再開するも
のである。
理方法は１つまたは複数の中央処理装置と２重化されて
いる補助記憶装置とからなり、２皿化されている補助記
憶装置にそれぞれプロセッサを持たせ、中央処理装置と
２重化されている補助記憶装置のプロセッサ間で互いに
通信可能にすると共に、上記中央処理装置のプロセッサ
は、データの書き込みは上記２重化された両方の補助記
憶装置に対して行ない、データの読み出しは上記２重化
されたどちらか一方の補助記憶装置から行ない、一方の
補助記憶装置のプロセッサとの通信が不能になるかまた
は一方の補助記憶装置のプロセッサから障害発生の通知
があったときには、もう一方の補助記憶装置からデータ
の読み出しを行ない、補助記憶装置内部の障害はその補
助記憶装置のプロセッサが検出し、障害のあった補助記
憶装置が復旧してシステムに接続されると上記復旧した
補助記憶装置のプロセッサが他方の正常動作中の補助記
憶装置のプロセッサと通信し、上記他方の正常動作中の
補助記憶装置のデータの内容を上記復旧した補助記憶装
置にコピーして補助記憶装置の２重化運転を再開するも
のである。
この発明において、中央処理装置のプロセッサは、デー
タの書き込みは現用・予備両方の補助記憶装置に対して
行ない、データの読み出しは現用補助記憶装置から行な
い、現用補助記憶装置のプロセッサとの通信が不能にな
るかまたは現用補助記憶装置のブセッサから障害発生の
通知があったときに現用・予備の補助記憶装置の切り換
えを行なう。
タの書き込みは現用・予備両方の補助記憶装置に対して
行ない、データの読み出しは現用補助記憶装置から行な
い、現用補助記憶装置のプロセッサとの通信が不能にな
るかまたは現用補助記憶装置のブセッサから障害発生の
通知があったときに現用・予備の補助記憶装置の切り換
えを行なう。
また、補助記憶装置のプロセッサは各自の補助記憶装置
に障害が発生していないか常に監視し、障害が発生する
と中央処理装置のプロセッサに通知する。障害のあった
補助記憶装置が復旧してシステムに接続されるとその補
助記憶装置のプロセッサが現用補助記憶装置のプロセッ
サと通信し、現用補助記憶装置のデータの内容をコピー
して予備補助記憶装置として運転を再開する。
に障害が発生していないか常に監視し、障害が発生する
と中央処理装置のプロセッサに通知する。障害のあった
補助記憶装置が復旧してシステムに接続されるとその補
助記憶装置のプロセッサが現用補助記憶装置のプロセッ
サと通信し、現用補助記憶装置のデータの内容をコピー
して予備補助記憶装置として運転を再開する。
以下、この発明を第２図と同一部分を同一符号を付して
示す第１図に基づいて説明する。第１図は、この発明を
適用した場合の計算機システムのブロック図であり、（
１）は中央処理装置、（２）および（３）は補助記憶装
置、（４） 、 （１１）および（１２）はプロセッサ
、（５）および（６）はメモリ、（８） 、 （９）お
よび（１０）はプロセッサ間インターフェースであり、
各プロセッサ（４） 、 （ｔｔ） 、 （１２）はプ
ロセッサ間インターフェース（８） 、 （９） 、
（１０）を介して互いに通信可能である。
示す第１図に基づいて説明する。第１図は、この発明を
適用した場合の計算機システムのブロック図であり、（
１）は中央処理装置、（２）および（３）は補助記憶装
置、（４） 、 （１１）および（１２）はプロセッサ
、（５）および（６）はメモリ、（８） 、 （９）お
よび（１０）はプロセッサ間インターフェースであり、
各プロセッサ（４） 、 （ｔｔ） 、 （１２）はプ
ロセッサ間インターフェース（８） 、 （９） 、
（１０）を介して互いに通信可能である。
補助記憶装置（２）を現用、補助記憶装置（３）を予備
とし、中央処理装置（１）のプロセッサ（４）は現用補
助記憶装置（２）のメモリ（５）からデータの読み出し
を行なう。データの書き込みは、現用・予備の両方の補
助記憶装置（２） 、 （３）のメモリ（５）。
とし、中央処理装置（１）のプロセッサ（４）は現用補
助記憶装置（２）のメモリ（５）からデータの読み出し
を行なう。データの書き込みは、現用・予備の両方の補
助記憶装置（２） 、 （３）のメモリ（５）。
（６）の内容を同一にするために現用・予備の両方の補
助記憶装置（２） 、 （３）に対して行なう。
助記憶装置（２） 、 （３）に対して行なう。
各補助記憶装置（２） 、 （３）のプロセッサ（１１
）。
）。
（１０）には各自の補助記憶装置（２） 、 （３）に
障害が発生していないか常に監視し、障害発生時には中
央処理装置（１）のプロセッサ（４）にその旨を通知す
る。中央処理装置（１）のプロセッサ（４）は現用補助
記憶装置（２）のプロセッサ（１１）との通信が不能に
なるか、または現用補助記憶装置（２）のプロセッサ（
１１）から障害発生の通知を受けると予備補助記憶装置
（３）を現用に切り替える。
障害が発生していないか常に監視し、障害発生時には中
央処理装置（１）のプロセッサ（４）にその旨を通知す
る。中央処理装置（１）のプロセッサ（４）は現用補助
記憶装置（２）のプロセッサ（１１）との通信が不能に
なるか、または現用補助記憶装置（２）のプロセッサ（
１１）から障害発生の通知を受けると予備補助記憶装置
（３）を現用に切り替える。
補助記憶装置（２）の障害が復旧して再びシステムに接
続されると補助記憶装置（２）のプロセッサ（１１）は
補助記憶装置（３）のプロセッサ（１２）と通信し、メ
モリ（６）の内容をメモリ（５）にコピーする。また、
このコピーの間、中央処理装置（１）のプロセッサ（４
）から補助記憶装置（２） 、 （３）のメモリ（５）
、 （６）へ書き込み処理が発生した場合、両方の補
助記憶装置（２） 、 （３）のメモリ（５） 、 （
６）に対して書き込みが行なわれ、かつ、復旧中の補助
記憶装置（２）は上記中央処理（１）からの書き込みが
あったメモリりの領域については、もう一方の補助記憶
装置（３）からのコピー書き込みを行なわないように制
御する。以上の動作により、コピーが終了した時点で両
方の補助記憶装置（２） 、 （３）のメモリ（５）
、 （６）の内容を一致させること゛ができる。
続されると補助記憶装置（２）のプロセッサ（１１）は
補助記憶装置（３）のプロセッサ（１２）と通信し、メ
モリ（６）の内容をメモリ（５）にコピーする。また、
このコピーの間、中央処理装置（１）のプロセッサ（４
）から補助記憶装置（２） 、 （３）のメモリ（５）
、 （６）へ書き込み処理が発生した場合、両方の補
助記憶装置（２） 、 （３）のメモリ（５） 、 （
６）に対して書き込みが行なわれ、かつ、復旧中の補助
記憶装置（２）は上記中央処理（１）からの書き込みが
あったメモリりの領域については、もう一方の補助記憶
装置（３）からのコピー書き込みを行なわないように制
御する。以上の動作により、コピーが終了した時点で両
方の補助記憶装置（２） 、 （３）のメモリ（５）
、 （６）の内容を一致させること゛ができる。
〔発明の効果］
以上のようにこの発明では、補助記憶装置の２重化制御
の大部分の処理を補助記憶装置のプロセッサが行なうの
で、中央処理装置のプロセッサの処理の負担を軽減する
ことができるとともに、補助記憶装置の２重化管理がオ
ペレータの介在無しに自動的に行なえる。
の大部分の処理を補助記憶装置のプロセッサが行なうの
で、中央処理装置のプロセッサの処理の負担を軽減する
ことができるとともに、補助記憶装置の２重化管理がオ
ペレータの介在無しに自動的に行なえる。
第１図はこの発明方法を説明する計算機システムのブロ
ック図、第２図は従来の計算機システムのブロック図で
ある。 図において、（１）は中央処理装置、（２）および（３
）は補助記憶装置、（４） 、 （ｕ）および（１２）
はプロセッサ、（５）および（６）はメモリ、（７）は
２重化制御部、（８） 、 （９）および（１０）はプ
ロセッサ間インターフェースである。 なお、各図中、同一符号は同−又は相当部分を示す。
ック図、第２図は従来の計算機システムのブロック図で
ある。 図において、（１）は中央処理装置、（２）および（３
）は補助記憶装置、（４） 、 （ｕ）および（１２）
はプロセッサ、（５）および（６）はメモリ、（７）は
２重化制御部、（８） 、 （９）および（１０）はプ
ロセッサ間インターフェースである。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- １つまたは複数の中央処理装置と２重化されている補助
記憶装置とからなり、２重化されている補助記憶装置に
それぞれプロセッサを持たせ、中央処理装置と２重化さ
れている補助記憶装置のプロセッサ間で互いに通信可能
にすると共に、上記中央処理装置のプロセッサは、デー
タの書き込みは上記２重化された両方の補助記憶装置に
対して行ない、データの読み出しは上記２重化されたど
ちらか一方の補助記憶装置から行ない、一方の補助記憶
装置のプロセッサとの通信が不能になるかまたは一方の
補助記憶装置のプロセッサから障害発生の通知があった
ときには、もう一方の補助記憶装置からデータの読み出
しを行ない、補助記憶装置内部の障害はその補助記憶装
置のプロセッサが検出し、障害のあった補助記憶装置が
復旧してシステムに接続されると上記復旧した補助記憶
装置のプロセッサが他方の正常動作中の補助記憶装置の
プロセッサと通信し、上記他方の正常動作中の補助記憶
装置のデータの内容を上記復旧した補助記憶装置にコピ
ーして補助記憶装置の２重化運転を再開することを特徴
とする計算機システムの補助記憶装置２重化管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1084513A JPH02263251A (ja) | 1989-04-03 | 1989-04-03 | 計算機システムの補助記憶装置２重化管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1084513A JPH02263251A (ja) | 1989-04-03 | 1989-04-03 | 計算機システムの補助記憶装置２重化管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02263251A true JPH02263251A (ja) | 1990-10-26 |
Family
ID=13832719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1084513A Pending JPH02263251A (ja) | 1989-04-03 | 1989-04-03 | 計算機システムの補助記憶装置２重化管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02263251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108007A (ja) * | 2009-11-18 | 2011-06-02 | Internatl Business Mach Corp <Ibm> | 光インターコネクトによって形成されるシステム、方法、ｉｏコントローラ、メモリユニット、光リンク及びその製造方法（２つのｘ型カップラーの間にループを形成した冗長化記憶） |
-
1989
- 1989-04-03 JP JP1084513A patent/JPH02263251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108007A (ja) * | 2009-11-18 | 2011-06-02 | Internatl Business Mach Corp <Ibm> | 光インターコネクトによって形成されるシステム、方法、ｉｏコントローラ、メモリユニット、光リンク及びその製造方法（２つのｘ型カップラーの間にループを形成した冗長化記憶） |
| US8521916B2 (en) | 2009-11-18 | 2013-08-27 | International Business Machines Corporation | Method and system for connecting a host and multiple storage devices formed by optical interconnects and optical link creation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3772369B2 (ja) | 記憶サブシステム | |
| JP2505928B2 (ja) | フォ―ルト・トレラント・システムのためのチェックポイント機構 | |
| JP3732869B2 (ja) | 外部記憶装置 | |
| JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
| JPH0420493B2 (ja) | ||
| JP4341571B2 (ja) | 記憶装置システムおよびその制御方法、制御プログラム | |
| JPH02263251A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JP2000293389A (ja) | フォールトトレラントシステムにおけるミラーディスク復旧方式 | |
| JP2630263B2 (ja) | 電子交換機 | |
| JPH10133926A (ja) | ミラー化ディスク復旧方法と復旧システム | |
| JPH0616258B2 (ja) | 二重化デイスク制御方法 | |
| JPH04299435A (ja) | データベース等価方式 | |
| JP2004070456A (ja) | データバックアップ方法、データバックアップ装置、及び情報処理装置 | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JP2006114064A (ja) | 記憶サブシステム | |
| JP2006260141A (ja) | 記憶システムの制御方法、記憶システム、記憶制御装置、記憶システムの制御プログラム、情報処理システム | |
| KR20010011204A (ko) | 캐쉬미러링을 통한 레이드 장애극복 방법 및 장치 | |
| JPH0348955A (ja) | 補助記憶装置の２重化管理方法 | |
| JPH0319978B2 (ja) | ||
| JPH0474739B2 (ja) | ||
| JPH06139028A (ja) | ディスク制御方式 | |
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JP2002244880A (ja) | データ二重化バックアップ方法、システム及び情報処理装置、バックアップ処理プログラム、検出切替プログラム、バックアップ処理プログラムを記録した記録媒体並びに検出切替プログラムを記録した記録媒体 |