JPH0348955A - 補助記憶装置の2重化管理方法 - Google Patents
補助記憶装置の2重化管理方法Info
- Publication number
- JPH0348955A JPH0348955A JP1184936A JP18493689A JPH0348955A JP H0348955 A JPH0348955 A JP H0348955A JP 1184936 A JP1184936 A JP 1184936A JP 18493689 A JP18493689 A JP 18493689A JP H0348955 A JPH0348955 A JP H0348955A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary storage
- storage device
- processor
- data
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は補助記憶装置の2重化管理方法に関するもの
である。
である。
第2図は例えば特開昭62〜115555号公報に示さ
れた計算システムの構成図であり、図において、(1)
は中央処理装置、(2)および(3)は補助記憶装置を
示し、中央処理装置(1)のプロセッサ(4)により2
重化制御部(7)を介して補助記憶装置(2) 、 (
3)のメモリ(5) 、 (6)を制御するようになさ
れている。
れた計算システムの構成図であり、図において、(1)
は中央処理装置、(2)および(3)は補助記憶装置を
示し、中央処理装置(1)のプロセッサ(4)により2
重化制御部(7)を介して補助記憶装置(2) 、 (
3)のメモリ(5) 、 (6)を制御するようになさ
れている。
従来の計算機システムは以上のように構成されているた
め、中央処理装置(1)のプロセッサ(4)は、常に補
助記憶装置(2) 、 (3)の状態を監視しなくては
ならず、2重化された補助記憶装置のメモリの(5)
、 (6)の内容が同一であることを確認するためにそ
れぞれの補助記憶装置のメモリの(5)。
め、中央処理装置(1)のプロセッサ(4)は、常に補
助記憶装置(2) 、 (3)の状態を監視しなくては
ならず、2重化された補助記憶装置のメモリの(5)
、 (6)の内容が同一であることを確認するためにそ
れぞれの補助記憶装置のメモリの(5)。
(6)の内容を読出し比較しなくてはならず、補助記憶
装置(2) 、 (3)のうち1台が故障または保守・
点検等によりシステムから切り離され、その後故障が復
旧または保守・点検が終了したときに再度システムに接
続する場合には、運転中の補助記憶装置から故障が復旧
または保守・点検が終了した補助記憶装置に対して内容
を一致させるためのコピーを行い、再び2重化運転を再
開するという処理を行なわなければならず処理の負担が
大きかった。
装置(2) 、 (3)のうち1台が故障または保守・
点検等によりシステムから切り離され、その後故障が復
旧または保守・点検が終了したときに再度システムに接
続する場合には、運転中の補助記憶装置から故障が復旧
または保守・点検が終了した補助記憶装置に対して内容
を一致させるためのコピーを行い、再び2重化運転を再
開するという処理を行なわなければならず処理の負担が
大きかった。
この発明は、上記のような従来のもののためになされた
もので、2重化されている補助記憶装置が互いに通信が
可能であるとともに、互いに相手の補助記憶装置のメモ
リにアクセス可能であり、2重化制御の大部分の処理を
補助記憶装置のプロセッサで行なわせて中央処理装置の
プロセットの処理負担を軽減することができる計算機シ
ステムの補助記憶装置の2重化管理方法を提供するもの
である。
もので、2重化されている補助記憶装置が互いに通信が
可能であるとともに、互いに相手の補助記憶装置のメモ
リにアクセス可能であり、2重化制御の大部分の処理を
補助記憶装置のプロセッサで行なわせて中央処理装置の
プロセットの処理負担を軽減することができる計算機シ
ステムの補助記憶装置の2重化管理方法を提供するもの
である。
この発明に係る補助記憶装置の2重化管理方法は、1つ
または複数の中央処理装置と2重化されている補助記憶
装置とからなり、2重化されている補助記憶装置はそれ
ぞれプロセッサを持ち、中央処理装置と2重化されてい
る補助記憶装置のプロセッサ間で互いに通信可能な計算
機システムにおいて、上記中央処理装置のプロセッサは
、データの書き込みは上記2重化された両方の補助記憶
装置に対して行い、データが書込まれると2重化された
補助記憶装置はメモリ制御部を介して互いにメモリの内
容を比較し内容が一致していることの確認を行い、不一
致時には中央処理装置に報告し、どちらの補助記憶装置
が正しいか判断を仰ぎ、中央理装置は両方の補助記憶装
置の書込みデータの内容と自分が送った書込みデータと
比較してどちらの補助記憶装置が正しいかを判断し、デ
ータの読み出しは上記2重化されたどちらか一方の補助
記憶装置から行い、一方の補助記憶装置が障害であると
判断したときには、もう一方の補助記憶装置からデータ
の読み出しを行い、補助記憶装置内部の障害はその補助
記憶装置のプロセッサが検出し、障害のあった補助記憶
装置が復旧してシステムに接続されると上記復旧した補
助記憶装置のプロセッサが他方の正常動作中の補助記憶
装置のプロセッサと通信し、上記他方の正常動作中の補
助記憶装置のデータの内容を上記正常動作の中の補助記
憶装置のメモリ制御部を介して上記復旧した補助記憶装
置のメモリにコピーして補助記憶装置の2重化運転を再
開することを特徴とするものである。
または複数の中央処理装置と2重化されている補助記憶
装置とからなり、2重化されている補助記憶装置はそれ
ぞれプロセッサを持ち、中央処理装置と2重化されてい
る補助記憶装置のプロセッサ間で互いに通信可能な計算
機システムにおいて、上記中央処理装置のプロセッサは
、データの書き込みは上記2重化された両方の補助記憶
装置に対して行い、データが書込まれると2重化された
補助記憶装置はメモリ制御部を介して互いにメモリの内
容を比較し内容が一致していることの確認を行い、不一
致時には中央処理装置に報告し、どちらの補助記憶装置
が正しいか判断を仰ぎ、中央理装置は両方の補助記憶装
置の書込みデータの内容と自分が送った書込みデータと
比較してどちらの補助記憶装置が正しいかを判断し、デ
ータの読み出しは上記2重化されたどちらか一方の補助
記憶装置から行い、一方の補助記憶装置が障害であると
判断したときには、もう一方の補助記憶装置からデータ
の読み出しを行い、補助記憶装置内部の障害はその補助
記憶装置のプロセッサが検出し、障害のあった補助記憶
装置が復旧してシステムに接続されると上記復旧した補
助記憶装置のプロセッサが他方の正常動作中の補助記憶
装置のプロセッサと通信し、上記他方の正常動作中の補
助記憶装置のデータの内容を上記正常動作の中の補助記
憶装置のメモリ制御部を介して上記復旧した補助記憶装
置のメモリにコピーして補助記憶装置の2重化運転を再
開することを特徴とするものである。
この発明において、中央処理装置のプロセッサは、デー
タの書き込みを現用・予備両方の補助記憶装置に対して
行い、データが書込まれると両補助記憶装置はメモリ制
御部を介して互いの書込まれたデータの内容を比較し内
容が一致していることの確認を行い、データの不一致が
発見されると中央処理装置のプロセッサに報告し、どち
らの補助記憶装置が正しいか判断を仰ぐ。データの読み
出しは現用補助記憶装置から行い、現用補助記憶装置の
プロセッサとの通信が不能になるか、現用補助記憶装置
のメモリにデータが正しく書き込まれないと判断される
が、現用補助記憶装置のプロセッサから障害発生の通知
があったときに現用・予備の補助記憶装置の切り替えを
行なう。
タの書き込みを現用・予備両方の補助記憶装置に対して
行い、データが書込まれると両補助記憶装置はメモリ制
御部を介して互いの書込まれたデータの内容を比較し内
容が一致していることの確認を行い、データの不一致が
発見されると中央処理装置のプロセッサに報告し、どち
らの補助記憶装置が正しいか判断を仰ぐ。データの読み
出しは現用補助記憶装置から行い、現用補助記憶装置の
プロセッサとの通信が不能になるか、現用補助記憶装置
のメモリにデータが正しく書き込まれないと判断される
が、現用補助記憶装置のプロセッサから障害発生の通知
があったときに現用・予備の補助記憶装置の切り替えを
行なう。
また、補助記憶装置のプロセッサは、各自の補助記憶装
置に障害が発生していないか常に監視し、障害が発生す
ると中央処理装置のプロセッサに通知する。障害のあっ
た補助記憶装置が復旧してシステムに接続されると、そ
の補助記憶装置のプロセッサが現用補助記憶装置のプロ
セッサと通信し、現用補助記憶装置のデータの内容を現
用補助記憶装置のメモリ制御部を介してコピーして予備
補助記憶装置として運転を再開する。
置に障害が発生していないか常に監視し、障害が発生す
ると中央処理装置のプロセッサに通知する。障害のあっ
た補助記憶装置が復旧してシステムに接続されると、そ
の補助記憶装置のプロセッサが現用補助記憶装置のプロ
セッサと通信し、現用補助記憶装置のデータの内容を現
用補助記憶装置のメモリ制御部を介してコピーして予備
補助記憶装置として運転を再開する。
また、復旧した補助記憶装置がもう一方の健全な補助記
憶装置からデータをコピー中に中央処理装置からデータ
の書き込みがあった時には、復旧した補助記憶装置は中
央処理装置からデータの書き込みがあった記憶領域に対
しては、他方の健全な補助記憶装置からのデータをコピ
ーしないようにする。
憶装置からデータをコピー中に中央処理装置からデータ
の書き込みがあった時には、復旧した補助記憶装置は中
央処理装置からデータの書き込みがあった記憶領域に対
しては、他方の健全な補助記憶装置からのデータをコピ
ーしないようにする。
以下、この発明を第2図と同一部分を同一符号を付して
示す第1図に基づいて説明する。第1図は、この発明を
通用した場合の計算機システムのブロック図であり、(
1)は中央処理装置、(2)および(3)は補助記憶装
置、(4)、(II)および(12)はプロセッサ、(
5)および(6)はメモリ、(8) 、 (9)および
(10)はプロセッサ間インターフェースであり、各プ
ロセッサ(4) 、 (] II 、 (12)はプロ
セッサ間インターフェース(8) 、 (9) 、 (
10)を介して互いに通信可能であり、プロセッサ(1
1)、(12)はメモリ制御部、(13) 、 (14
)を介して互いに他方の補助記憶装置のメモリ(5)
、 (6)にアクセス可能である。
示す第1図に基づいて説明する。第1図は、この発明を
通用した場合の計算機システムのブロック図であり、(
1)は中央処理装置、(2)および(3)は補助記憶装
置、(4)、(II)および(12)はプロセッサ、(
5)および(6)はメモリ、(8) 、 (9)および
(10)はプロセッサ間インターフェースであり、各プ
ロセッサ(4) 、 (] II 、 (12)はプロ
セッサ間インターフェース(8) 、 (9) 、 (
10)を介して互いに通信可能であり、プロセッサ(1
1)、(12)はメモリ制御部、(13) 、 (14
)を介して互いに他方の補助記憶装置のメモリ(5)
、 (6)にアクセス可能である。
補助記憶装置(2)を現用、補助記憶装置(3)を予備
とし、中央処理装置(1)のプロセッサ(4)は現用補
助記憶装置(2)のメモリ(5)からデータの読み出し
を行なう。データが書き込まれると、補助記憶装置(2
) 、 (3)のプロセッサ(11)、(12)はメモ
リ制御部(+3) 、 (14)を介して互いの書き込
まれたデータの内容を比較し内容が一致していることの
確認を行い、データの不一致が発見されると、中央処理
装置(1)のプロセッサ(4)に報告し、どちらの補助
記憶装置が正しいか判断を仰ぐ。中央処理装置(1)の
プロセッサ(4)は両方の補助記憶装置(2) 、 (
3)の書き込みデータの内容と自分が送った書き込みデ
ータと比較してどちらの補助記憶装置が正しいか判断す
る。現用補助記憶装置(2)のデータが異常と判断され
ると予備補助記憶装置(3)を現用に切り替える。
とし、中央処理装置(1)のプロセッサ(4)は現用補
助記憶装置(2)のメモリ(5)からデータの読み出し
を行なう。データが書き込まれると、補助記憶装置(2
) 、 (3)のプロセッサ(11)、(12)はメモ
リ制御部(+3) 、 (14)を介して互いの書き込
まれたデータの内容を比較し内容が一致していることの
確認を行い、データの不一致が発見されると、中央処理
装置(1)のプロセッサ(4)に報告し、どちらの補助
記憶装置が正しいか判断を仰ぐ。中央処理装置(1)の
プロセッサ(4)は両方の補助記憶装置(2) 、 (
3)の書き込みデータの内容と自分が送った書き込みデ
ータと比較してどちらの補助記憶装置が正しいか判断す
る。現用補助記憶装置(2)のデータが異常と判断され
ると予備補助記憶装置(3)を現用に切り替える。
各補助記憶装置(2) 、 (:])のプロセッサ(1
1)。
1)。
(12)には各自の補助記憶装置(2) 、 (3)に
障害が発生していないか常に監視し、障害発生時には中
央処理装置(+)のプロセッサ(4)にその旨を通知す
る。中央処理装置(1)のプロセッサ(4)は現用補助
記憶装置(2)のプロセッサ(11)との通信が不能に
なるか、または現用補助記憶装置(2)のプロセッサ(
11)から障害発生の通知を受けると予備補助記憶装置
(3)を現用に切り替える。
障害が発生していないか常に監視し、障害発生時には中
央処理装置(+)のプロセッサ(4)にその旨を通知す
る。中央処理装置(1)のプロセッサ(4)は現用補助
記憶装置(2)のプロセッサ(11)との通信が不能に
なるか、または現用補助記憶装置(2)のプロセッサ(
11)から障害発生の通知を受けると予備補助記憶装置
(3)を現用に切り替える。
補助記憶装置(2)の障害が復旧して再びシステムに接
続されると補助記憶装置(2)のプロセッサ(II)は
補助記憶装置(3)のプロセッサ(12)と通信し、補
助メモリ記憶装置(3)のメモリ制御部(I4)を介し
てメモリ(6)の内容をメモリ(5)にコピーする。ま
た、このコピーの間、中央処理装置(1)のプロセッサ
(4)から補助記憶装置(2) 、 (3)のメモリ(
5) 、 (6)へ書き込み処理が発生した場合、両方
の補助記憶装置(2) 、 (3)のメモリ(5) 、
(6)に対して書き込みが行なわれ、かつ、復旧中の
補助記憶装置(2)は上記中央処理装置(1)からの書
き込みがあったメモリりの領域については、もう一方の
補助記憶装置(3)からのコピー書き込みを行なわない
ように制御する。以上の動作により、コピーが終了した
時点で両方の補助記憶装置(2)。
続されると補助記憶装置(2)のプロセッサ(II)は
補助記憶装置(3)のプロセッサ(12)と通信し、補
助メモリ記憶装置(3)のメモリ制御部(I4)を介し
てメモリ(6)の内容をメモリ(5)にコピーする。ま
た、このコピーの間、中央処理装置(1)のプロセッサ
(4)から補助記憶装置(2) 、 (3)のメモリ(
5) 、 (6)へ書き込み処理が発生した場合、両方
の補助記憶装置(2) 、 (3)のメモリ(5) 、
(6)に対して書き込みが行なわれ、かつ、復旧中の
補助記憶装置(2)は上記中央処理装置(1)からの書
き込みがあったメモリりの領域については、もう一方の
補助記憶装置(3)からのコピー書き込みを行なわない
ように制御する。以上の動作により、コピーが終了した
時点で両方の補助記憶装置(2)。
(3)のメモリ(5) 、 (6)の内容を一致させる
ことができる。
ことができる。
以上のようにこの発明では、補助記憶装置の2重化制御
の大部分の処理を補助記憶装置のプロセッサが行なうの
で、中央処理装置のプロセッサの処理の負担を軽減する
ことができるとともに、Jilt助記憶装置の2重化管
理がオペレータの介在無しに自動的に行なえる。更にデ
ータの書き込み毎に両補助記憶装置の書き込みデータの
正誤をとフているので、障害検出が迅速で、かつ、高い
信頼性を得ることができる。
の大部分の処理を補助記憶装置のプロセッサが行なうの
で、中央処理装置のプロセッサの処理の負担を軽減する
ことができるとともに、Jilt助記憶装置の2重化管
理がオペレータの介在無しに自動的に行なえる。更にデ
ータの書き込み毎に両補助記憶装置の書き込みデータの
正誤をとフているので、障害検出が迅速で、かつ、高い
信頼性を得ることができる。
第1図はこの発明方法を説明する計算機システムのブロ
ック図、第2図は従来の計算機システムのブロック図で
ある。 図において、(1)は中央処理装置、(2)および(3
)は補助記憶装置、(4)、(11)および(12)は
プロセッサ、(5)および(6)はメモリ、(7)は2
重化制御部、(8) 、 (9)および(lO)はプロ
セッサ間インターフェース、(13) 、 (14)は
メモリ制御部である。 なお、各図中、同一符号は同−又は相当部分を示す。
ック図、第2図は従来の計算機システムのブロック図で
ある。 図において、(1)は中央処理装置、(2)および(3
)は補助記憶装置、(4)、(11)および(12)は
プロセッサ、(5)および(6)はメモリ、(7)は2
重化制御部、(8) 、 (9)および(lO)はプロ
セッサ間インターフェース、(13) 、 (14)は
メモリ制御部である。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 1つまたは複数の中央処理装置と2重化されている補助
記憶装置とからなり、2重化されている補助記憶装置は
それぞれプロセッサを持ち、中央処理装置と2重化され
ている補助記憶装置のプロセッサ間で互いに通信可能な
計算機システムにおいて、上記中央処理装置のプロセッ
サは、データの書き込みは上記2重化された両方の補助
記憶装置に対して行い、データが書込まれると2重化さ
れた補助記憶装置はメモリ制御部を介して互いにメモリ
の内容を比較し内容が一致していることの確認を行い、
不一致時には中央処理装置に報告し、どちらの補助記憶
装置が正しいか判断を仰ぎ、中央理装置は両方の補助記
憶装置の書込みデータの内容と自分が送った書込みデー
タと比較してどちらの補助記憶装置が正しいかを判断し
、データの読み出しは上記2重化されたどちらか一方の
補助記憶装置から行い、一方の補助記憶装置が障害であ
ると判断したときには、もう一方の補助記憶装置からデ
ータの読み出しを行い、補助記憶装置内部の障害はその
補助記憶装置のプロセッサが検出し、障害のあった補助
記憶装置が復旧してシステムに接続されると上記復旧し
た補助記憶装置のプロセッサが他方の正常動作中の補助
記憶装置のプロセッサと通信し、上記他方の正常動作中
の補助記憶装置のデータの内容を上記正常動作の中の補
助記憶装置のメモリ制御部を介して上記復旧した補助記
憶装置のメモリにコピーして補助記憶装置の2重化運転
を再開することを特徴とする補助記憶装置の2重化管理
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184936A JPH0348955A (ja) | 1989-07-18 | 1989-07-18 | 補助記憶装置の2重化管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184936A JPH0348955A (ja) | 1989-07-18 | 1989-07-18 | 補助記憶装置の2重化管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348955A true JPH0348955A (ja) | 1991-03-01 |
Family
ID=16161943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184936A Pending JPH0348955A (ja) | 1989-07-18 | 1989-07-18 | 補助記憶装置の2重化管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348955A (ja) |
-
1989
- 1989-07-18 JP JP1184936A patent/JPH0348955A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003497B1 (ko) | 억세스 손실 처리용 시스템 및 그 보호방법 | |
| JP3772369B2 (ja) | 記憶サブシステム | |
| EP0760503B1 (en) | Fault tolerant multiple network servers | |
| JP2000181887A5 (ja) | ||
| JPH0348955A (ja) | 補助記憶装置の2重化管理方法 | |
| JPH07121315A (ja) | ディスクアレイ | |
| JPH0616258B2 (ja) | 二重化デイスク制御方法 | |
| JPH02263251A (ja) | 計算機システムの補助記憶装置2重化管理方法 | |
| JPH02294723A (ja) | 補助記憶装置の2重化制御方法 | |
| JP3156654B2 (ja) | 二重化コンピュータシステムおよびその運用方法 | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| JPS60222945A (ja) | 異常時等のバツクアツプシステム | |
| JP2006114064A (ja) | 記憶サブシステム | |
| JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
| JPS62115555A (ja) | 計算機システムの補助記憶装置2重化管理方法 | |
| JP3085239B2 (ja) | 基本処理装置の二重化方式 | |
| KR20010010293A (ko) | 고장감내 교환제어 시스템내 관리시스템에서의 오류관리시스템 및 오류 복구방법 | |
| JPS603225B2 (ja) | 主記憶装置情報修復方式 | |
| JPH07134636A (ja) | ディスクアレイ装置 | |
| JPH06348421A (ja) | 拡張記憶機構における障害時の二重化装置動的切り換え 制御システム | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPS6077252A (ja) | 入出力制御装置 |