JPH02263449A - Ic chip provided with bump - Google Patents

Ic chip provided with bump

Info

Publication number
JPH02263449A
JPH02263449A JP8524689A JP8524689A JPH02263449A JP H02263449 A JPH02263449 A JP H02263449A JP 8524689 A JP8524689 A JP 8524689A JP 8524689 A JP8524689 A JP 8524689A JP H02263449 A JPH02263449 A JP H02263449A
Authority
JP
Japan
Prior art keywords
chip
film
bump
hole
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8524689A
Other languages
Japanese (ja)
Inventor
Hidekatsu Sekine
秀克 関根
Sotaro Toki
土岐 荘太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP8524689A priority Critical patent/JPH02263449A/en
Publication of JPH02263449A publication Critical patent/JPH02263449A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To eliminate difficulties at the time of bump forming and IC chip mounting, and simplify IC chip production, by retaining a conductor in a through hole, one end of which conductor is electrically connected to a wiring pattern, and electrically connecting the other end of said conductor to a connection terminal, CONSTITUTION:A film 13 for a bump use is provided with conductors 14 connected to a wiring pattern 12 of an electronic parts mounting member 10; while connection terminals 4 for bonding an IC chip 3 are connected to the conductors 14. As a result, by aligning the film 13 for a bump with respect to the wiring pattern 12 of the electronic parts mounting member 10, the IC chip 3 can be simply mounted. Since the conductors 14 are uniformly arranged in through holes, individual connection work of the connection terminals 4 for bonding an IC chip 3 and the conductors 14 is simplified; via the conductor 14, the wiring pattern 12 of the electronic parts mounting member 10 and the connection terminals 4 of the IC chip 3 are precisely connected. Thereby IC chip production is simplified and facilitated.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路(以下ICという)を構成す
るICチップに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC chip that constitutes a semiconductor integrated circuit (hereinafter referred to as IC).

【従来の技術〕[Conventional technology]

従来から、絶縁性のあるキャリア用フィルムにICチッ
プをボンディングする方法としてテープキャリア法があ
る。このテープキャリア法に用いられるICチップとし
ては、第18図〜第20図に示すICチップが知られて
いる。
Conventionally, there is a tape carrier method as a method of bonding an IC chip to an insulating carrier film. As IC chips used in this tape carrier method, the IC chips shown in FIGS. 18 to 20 are known.

第19図に示すものは、ICチップをマウントする母材
となる細長いキャリア用フィルム1に、ICチップマウ
ント用のデバイス孔2が開口されている。デバイス孔2
は、略ICチップ3の外周形状に対応した大きさに形成
され、デバイス孔2の開口縁部には、ICチップ3のボ
ンディング用の接続端子4.4に接続される配線パター
ン5,5が形成されている(第18図参照)、配線パタ
ーン5,5の先端部はデバイス孔2内に突出している。
In the device shown in FIG. 19, a device hole 2 for mounting an IC chip is opened in an elongated carrier film 1 that serves as a base material for mounting an IC chip. Device hole 2
is formed in a size approximately corresponding to the outer peripheral shape of the IC chip 3, and on the opening edge of the device hole 2, wiring patterns 5, 5 connected to the bonding connection terminals 4.4 of the IC chip 3 are formed. The tips of the wiring patterns 5, 5 that have been formed (see FIG. 18) protrude into the device hole 2.

配線パターン5.5の先端部は、ICチップ3の接続端
子4.4の上方に延在するリード端子5a、5aとされ
ている。接続端子4.4には金、ハンダなどの低温溶融
金属からなるバンプ6.6が設けられ、このバンプ6.
6に配線パターン5,5のリード端子5a、5aが導通
接続されることによって、ICチップ3はキャリア用フ
ィルム1にマウントされる。
The leading ends of the wiring pattern 5.5 are lead terminals 5a, 5a extending above the connection terminals 4.4 of the IC chip 3. The connection terminal 4.4 is provided with a bump 6.6 made of low-temperature melting metal such as gold or solder.
The IC chip 3 is mounted on the carrier film 1 by electrically connecting the lead terminals 5a, 5a of the wiring patterns 5, 5 to the carrier film 6.

第20図に示すものの場合、第19図のICチップと略
同様に、キャリア用フィルム1に、ICチップ3が配設
可能なデバイス孔2が間口されるとともに、配線パター
ン5.5のリード端子5a、、、がデバイス孔2内に突
出している。配線パターン5,5のリード端子5al1
1の先端部には低温溶融金属からなるバンプ7.7が形
成されている。  ICチップ3の接続端子4.4には
パッド8.8が設けられ、バンプ7.7と接続端子4゜
4との導通接続時に接続端子4,4がバッド8,8によ
って支持されることによって、ICチップ3はキャリア
用フィルム1にマウントされる。
In the case of the one shown in FIG. 20, substantially similar to the IC chip shown in FIG. 5a, . . . protrude into the device hole 2. Lead terminal 5al1 of wiring patterns 5, 5
A bump 7.7 made of low-temperature melting metal is formed at the tip of the tip. A pad 8.8 is provided on the connection terminal 4.4 of the IC chip 3, and the connection terminals 4, 4 are supported by the pads 8, 8 when the bump 7.7 and the connection terminal 4.4 are electrically connected. , the IC chip 3 is mounted on the carrier film 1.

〔発明が解決しようとする課III しかしながら、テープキャリア法に適するICチップは
、キャリア用フィルム1のリード端子5a、。
[Problem to be Solved by the Invention III] However, the IC chip suitable for the tape carrier method is the lead terminal 5a of the carrier film 1.

どのボンディングのために、バンプ6.6,7.7を必
要とするが、第18図〜第20図に示す従来のICチッ
プは、リード端子5a、5aにバンプ7.7を形成した
り、或はICチップ3の接続端子4,4にバンプ6.6
を設ける場合、一つ一つバンプ6.6をリード端子5a
、5aに形成したり、接続端子4,4の一つ一つをバン
プ8,8にリード端子5a、5aを接続する手間及び時
間がかかるほか、一つ一つボンディングを行なうために
リード端子5a、5aが曲がり易いといった困難性があ
る。
Bumps 6.6, 7.7 are required for any bonding, but the conventional IC chips shown in FIGS. 18 to 20 have bumps 7.7 formed on lead terminals 5a, 5a, Or bumps 6 and 6 on the connection terminals 4 and 4 of the IC chip 3.
When providing a lead terminal 5a, connect each bump 6.6 to the lead terminal 5a.
, 5a, and connecting the lead terminals 5a, 5a to the bumps 8, 8 one by one from the connecting terminals 4, 4, which takes time and effort. , 5a is easily bent.

一方、バンプのないICチップはテープキャリア法に採
用できないという不具合がある。
On the other hand, there is a problem in that IC chips without bumps cannot be used in the tape carrier method.

本発明は、上記課題を解決すべくなされたものであり、
バンプ形成時及びICチップのマウント時における困難
性を解消することによって、テープキャリア法に採用可
能なICチップの生産を簡略化することを目的としてい
る。
The present invention has been made to solve the above problems,
The purpose of this invention is to simplify the production of IC chips that can be adopted by the tape carrier method by eliminating difficulties in forming bumps and mounting IC chips.

[課題を解決するための手段J 上記課題を解決するために、本発明にかかるバンプ付I
Cチップは、複数個のボンディング用の接続端子と、こ
の接続端子の数に相当するスルーホールが開口されたバ
ンプ用フィルムとを備え、−端部が電子部品搭載部材の
配線パターンに導通接続される導電体が前記スルーホー
ル内に保持され、この導電体の他端部は前記接続端子に
導通接続されていることを特徴とする。
[Means for Solving the Problems J In order to solve the above problems, bumped I according to the present invention
The C-chip includes a plurality of bonding connection terminals and a bump film in which through-holes corresponding to the number of bonding terminals are opened, and the -end is electrically connected to the wiring pattern of the electronic component mounting member. A conductor is held in the through hole, and the other end of the conductor is electrically connected to the connection terminal.

[作 用] 本発明にかかるバンプ付ICチップによれば、バンプ用
フィルムに、電子部品搭載部材の配線パターンに接続さ
れる導電体が設けられ、この導電体にICチップのボン
ディング用の接続端子が接続されているので、電子部品
搭載部材の配線パターンに対してバンプ用フィルムを位
置合わせすることによって、ICチップを簡単にマウン
トできる。
[Function] According to the bumped IC chip according to the present invention, the bump film is provided with a conductor that is connected to the wiring pattern of the electronic component mounting member, and the conductor has a connection terminal for bonding the IC chip. Since these are connected, the IC chip can be easily mounted by aligning the bump film with the wiring pattern of the electronic component mounting member.

また、導電体は一律にスルーホール内に設けられている
ので、ICチップのボンディング用の接続端子と導電体
との個々的な接続作業が簡略化され、導電体を介して電
子部品搭載部材の配線パターンとICチップの接続端子
とが精密に接続される。
In addition, since the conductors are uniformly provided in the through holes, the individual connection work between the connection terminals for IC chip bonding and the conductors is simplified, and the electronic component mounting member can be connected via the conductors. The wiring pattern and the connection terminal of the IC chip are precisely connected.

[実施例] 以下、本発明の実施例にかかるバンプ付ICチップを第
1図〜第15図を用いて説明する。尚、従来のICチッ
プとの相違点を明確にするために、本実施例にかかるI
Cチップには従来のICチップ3の符号を用いて説明す
る。
[Example] Hereinafter, a bumped IC chip according to an example of the present invention will be described using FIGS. 1 to 15. In addition, in order to clarify the differences from conventional IC chips, the I
The C chip will be explained using the reference numeral of the conventional IC chip 3.

第1図〜第4図に於て、10はテープキャリア法に用い
る電子部品搭載部材としてのキャリア用フィルム、11
はキャリア用フィルム1に開口されたデバイス孔、4は
ICチップ3のボンディング用の接続端子、12は接続
端子4,4に接続される配線パターンである。尚ミ 本
実施例では、バンプ付ICチップ3はキャリア用フィル
ムに搭載される場合につき説明するが、直接電子部品搭
載部材としての配線基板に搭載される場合もある。
1 to 4, 10 is a carrier film used as an electronic component mounting member used in the tape carrier method; 11
1 is a device hole opened in the carrier film 1, 4 is a connection terminal for bonding the IC chip 3, and 12 is a wiring pattern connected to the connection terminals 4, 4. In this embodiment, a case where the bumped IC chip 3 is mounted on a carrier film will be described, but it may also be directly mounted on a wiring board as an electronic component mounting member.

(キャリア用フィルム) 先ず、本実施例にかかるバンプ付ICチップ3をマウン
ト可能なキャリア用フィルムについて説明する。
(Carrier Film) First, a carrier film on which the bumped IC chip 3 according to this embodiment can be mounted will be described.

第4図)!キャリア用フィルムを示したもので、このキ
ャリア用フィルム10には、本実施例のバンプ付ICチ
ップ3をマウントするために、厚さ20μm、幅35m
mの細長いポリイミドフィルムが用いられている。この
ポリイミドフィルムは、絶縁性、耐酸性、耐アルカリ性
の性質を有するが、ヒドラジンとエチレンジアミンとを
1対1の割合で混合した溶液に対して可溶性を有する。
Figure 4)! This figure shows a carrier film 10 having a thickness of 20 μm and a width of 35 m in order to mount the bumped IC chip 3 of this embodiment.
An elongated polyimide film of m is used. This polyimide film has properties of insulation, acid resistance, and alkali resistance, but is soluble in a solution containing hydrazine and ethylenediamine mixed at a ratio of 1:1.

キャリア用フィルム10には、デバイス孔11の他に、
キャリア用フィルム10自身の給送のためのスブ°ロケ
ット孔11a及びキャラクタ−孔11b等が開口されて
いる。このパンチングは、所定の形状及び寸法に形成さ
れたパンチとダイ(図示せず)とによって行なわれる。
In addition to the device holes 11, the carrier film 10 has:
Subrocket holes 11a and character holes 11b for feeding the carrier film 10 itself are opened. This punching is performed using a punch and die (not shown) formed in a predetermined shape and size.

デバイス孔11は、ICチップ3の接続端子4.4がデ
バイス孔11内に位置するように開口されている。デバ
イス孔11の開口縁部10aには、デバイス孔11、ス
プロケット孔11aのパンチング後に配線パターン12
が形成される。配線パターン12はICチップ3の接続
端子4.4に対応して形成され、配線パターン12の先
端部は、リード端子12a、、、としてデバイス孔11
内に突出している。尚、スプロケット孔11aにはバン
プ用フィルム10を給送するための図示しないスプロケ
ットが係合する。
The device hole 11 is opened so that the connection terminal 4.4 of the IC chip 3 is located inside the device hole 11. A wiring pattern 12 is formed on the opening edge 10a of the device hole 11 after punching the device hole 11 and the sprocket hole 11a.
is formed. The wiring pattern 12 is formed corresponding to the connection terminal 4.4 of the IC chip 3, and the tip of the wiring pattern 12 is connected to the device hole 11 as the lead terminal 12a, .
protrudes inward. Note that a sprocket (not shown) for feeding the bump film 10 is engaged with the sprocket hole 11a.

(バンプ付ICチップ) 本実施例にかかるICチップ3はバンプ用フィルム13
を備えている。このバンプ用フィルム13は、ICチッ
プ3の接続端子4.4と配線パターン12のリード端子
12a、、、とを接続する導電体としてのバンプ141
2.を保持している。バンプ用フィルム13は、本実施
例では、第2図に示すように、配線パターン12の形成
前の段階にあるキャリア用フィルム10を用いたもので
あり、材質は、キャリア用フィルム10と同じものが用
いられている。バンプ用フィルム13には、キャリア用
フィルム10のデバイス孔1はり小さい相似形状の位置
決め孔15と、スプロケット孔11aと同一形状のスプ
ロケット孔15aと、キャラクタ−孔11bと同一形状
のキャラクタ−孔15bとが形成されている(第2図、
第5図参照)、スプロケット孔15aはICチップ3と
バンプ付フィルム13との位置決めのために用いる。
(IC chip with bumps) The IC chip 3 according to this embodiment has a bump film 13.
It is equipped with This bump film 13 has bumps 141 as conductors that connect the connection terminals 4.4 of the IC chip 3 and the lead terminals 12a of the wiring pattern 12.
2. is held. In this embodiment, the bump film 13 is a carrier film 10 that is in a stage before the wiring pattern 12 is formed, as shown in FIG. 2, and is made of the same material as the carrier film 10. is used. The bump film 13 has a positioning hole 15 with a similar shape that is smaller than the device hole 1 of the carrier film 10, a sprocket hole 15a with the same shape as the sprocket hole 11a, and a character hole 15b with the same shape as the character hole 11b. is formed (Fig. 2,
(See FIG. 5), the sprocket hole 15a is used for positioning the IC chip 3 and the bumped film 13.

(バンプの形成) このバンプ用フィルム13にバンプ14. 、 、を設
ける場合には、先ず、シブレイP−T−Hプロセス(商
標)を用いて無電解メツキ法により、第6図に示すよう
に、バンプ用フィルム13の両面13a、13bに膜厚
路1μmの銅膜16を形成する。
(Formation of bumps) Bumps 14 are formed on this bump film 13. , , , first, by electroless plating using the Sibley P-T-H process (trademark), as shown in FIG. A 1 μm thick copper film 16 is formed.

1μmの銅膜16の形成後、第8図に示すように、位置
決め孔15の銅膜16に、ICチップ3の接続端子4.
4に対応する微小孔17a、、、 (スルーホール17
の一部)を形成するために、 バンプ用フィルム13の
両面13a、13bにフォトレジスト18を設けて露光
、現像する(第7図参照)。
After forming the copper film 16 with a thickness of 1 μm, as shown in FIG. 8, the connection terminals 4.
Microhole 17a corresponding to 4 (Through hole 17
In order to form a photoresist 18 on both surfaces 13a and 13b of the bump film 13, the photoresist 18 is exposed and developed (see FIG. 7).

フォトレジスト18の現像を行なった後、液温40度C
,濃度685g/ 11の塩化第2鉄のエツチング液に
よって銅膜16をスプレーエツチングし、スルーホール
13に対応した形状の銅膜16を除去する(第8図参照
)。
After developing the photoresist 18, the solution temperature is 40 degrees Celsius.
The copper film 16 is spray-etched using a ferric chloride etching solution having a concentration of 685 g/11 to remove the copper film 16 having a shape corresponding to the through hole 13 (see FIG. 8).

銅膜16に微小孔17a、 、 、が開口されたら、第
9図に示すように、フォトレジスト18を除去し、銅膜
12をマスクとしてバンプ用フィルム13の両面側から
スプレーエツチングを行ない、バンプ用フィルム13に
スルーホール17.、、を開口する。このスプレーエツ
チング液としては、ヒドラジンとエチレンジアミンとが
1対1の割合の混合液を常温で用いる。
After the micro holes 17a, , , are opened in the copper film 16, as shown in FIG. Through hole 17. , , are opened. As this spray etching solution, a mixed solution of hydrazine and ethylenediamine in a ratio of 1:1 is used at room temperature.

スルーホール17.、、が開口したら、再び、シブレイ
P−T−Hプロセス(商標)を用いて無電解メツキ法に
より膜厚路0.2μmの銅膜19をスルーホール17内
及び銅膜16上に形成する(第10図参照)。
Through hole 17. , , are opened, a copper film 19 with a film thickness of 0.2 μm is formed in the through hole 17 and on the copper film 16 by electroless plating using the Sibley P-T-H process (trademark) again. (See Figure 10).

本実施例では、膜厚路0.2μmの銅膜19をスルーホ
ール17内及び銅膜1B上に形成したら、スルーホール
17の開口部を開けるためにフォトレジスト20を銅膜
16上に設ける(第11図参照)、この場合、スルーホ
ール17の開口部位にはフォトレジスト20を設けない
、フォトレジスト20を形成したら、露光、現像を行な
う、フォトレジスト20の現像(釈スプレーエツチング
を行なってスルーホール17内の銅膜16を露出させる
In this embodiment, after forming the copper film 19 with a film thickness of 0.2 μm in the through hole 17 and on the copper film 1B, a photoresist 20 is provided on the copper film 16 to open the opening of the through hole 17 ( In this case, the photoresist 20 is not provided at the opening of the through hole 17. After the photoresist 20 is formed, it is exposed and developed. The copper film 16 in the hole 17 is exposed.

スルーホール17内の銅膜16を露出させた後に、第1
2図に示すように、バンプ14.、、をスルーホール1
7、、、内に形成する。このバンプ14.  ++を形
成する場合には、シアン化金カリウム系のテンペレック
ス702(商標、EEJA製品)を用い、浴温75度C
(プラス、マイナス5度C)、PH8(プラス、マイナ
ス1.0)電流密度0.5〜IOA/dm”の条件で、
電気メツキ法を行なう、これにより、スルーホール17
.、、内に純度99゜99%、膜厚10μaI〜30μ
mのバンプ14□、が形成される。尚、この場合、電気
銅メツキの後に金メツキを行なうと、製造原価を低廉化
できる。
After exposing the copper film 16 in the through hole 17, the first
As shown in Figure 2, bumps 14. , through hole 1
7. Form within. This bump 14. When forming ++, use gold potassium cyanide Temperex 702 (trademark, EEJA product) at a bath temperature of 75 degrees C.
(plus, minus 5 degrees C), PH8 (plus, minus 1.0), under the conditions of current density 0.5 to IOA/dm.
Perform the electroplating method, thereby forming the through hole 17.
.. ,, purity 99°99%, film thickness 10 μa I ~ 30 μ
m bumps 14□ are formed. In this case, if gold plating is performed after electrolytic copper plating, manufacturing costs can be reduced.

バンプ14. 、 、の形成(克 第13図に示すよう
に、フォトレジスト20の剥離を行ない、次に、第14
図、第15図に示すスプレーエツチングによりポリイミ
ドフィルムに付着している余分な銅膜16,19を除去
する。このスプレーエツチングの溶液としては、液温4
0度C1665g/ 11の塩化第2鉄溶液を用いる。
Bump 14. As shown in FIG. 13, the photoresist 20 is removed, and then the 14th
Excess copper films 16 and 19 adhering to the polyimide film are removed by spray etching as shown in FIGS. The solution for this spray etching has a liquid temperature of 4.
A ferric chloride solution of 1665 g/11 at 0 degrees Celsius is used.

尚、このとき、銅膜16,19の露出している箇所があ
る場合には、無電解金メツキ法により0.2〜0.5μ
m程度の金を形成させても良い。
At this time, if there are any exposed areas of the copper films 16, 19, a layer of 0.2 to 0.5 μm is applied using an electroless gold plating method.
Gold of about m may be formed.

(バンプ付ICチップの形成) バンプ14.、、の形成後、第1図に示すように、バン
プ用フィルム13をICチップ3にマウントする。
(Formation of IC chip with bumps) Bumps 14. , , is formed, the bump film 13 is mounted on the IC chip 3 as shown in FIG.

この場合、スプロケット孔15aを参考にしてICチッ
プ3を位置させ、バンプ14. 、 、 、をキャリア
用フィルム10の配線パターン12のリード端子12a
、 、 、 、に−致させる。
In this case, the IC chip 3 is positioned with reference to the sprocket hole 15a, and the bump 14. , , to the lead terminal 12a of the wiring pattern 12 of the carrier film 10
, , , , to match.

バンプ14.、、、をキャリア用フィルム10の配線パ
ターン12のリード端子12a、 、 、 、に一致さ
せたら、錫メツキされた配線パターン12のリード端子
12aに対して、加熱温度350度C〜450度C11
リード端子当り圧カフ0gの条件で、パルスヒートボン
ディングを一度に一律に行い、バンプ付ICチップ3を
形成する。
Bump 14. , , are made to match the lead terminals 12a, , , of the wiring pattern 12 of the carrier film 10, the heating temperature is set to 350 degrees Celsius to 450 degrees Celsius for the lead terminals 12a of the tin-plated wiring pattern 12.
Pulse heat bonding is uniformly performed at once under the condition that the pressure cuff per lead terminal is 0 g to form the IC chip 3 with bumps.

尚、バンプ用フィルム13は、例えばICチップ3のマ
ウント時に、隣合うキャラクタ−孔15b、15b同士
の境界部を切り藩とす(第3図参照)。
Incidentally, the bump film 13 is cut at the boundary between adjacent character holes 15b, 15b, for example, when mounting the IC chip 3 (see FIG. 3).

本実施例にかかるICチップのマウント構造によれば、
従来の如くリード端子5a、5aにバンプ7.7を一つ
一つ形成したり、或はICチップ3の接続端子4.4に
バンプ14.、、を一つ一つ設ける作業工程が簡略化さ
れる他、バンプ付ICチップ3をマウントするキャリア
用フィルム10のリード端子12a1.+に対してバン
プ14.、、全体の精密な接続が容易なものとなる。
According to the IC chip mounting structure according to this embodiment,
Bumps 7.7 may be formed on the lead terminals 5a, 5a one by one as in the prior art, or bumps 14. In addition to simplifying the process of providing the bumped IC chips 3 one by one, the lead terminals 12a1 . Bump 14. . . . The entire precision connection becomes easy.

(配線基板へのICチップのマウント)次に、第16図
、第17図に基づいて、本実施例にかかるバンプ付IC
チップを直接電子部品搭載部材としての配線基板に搭載
する場合について説明する。
(Mounting the IC chip on the wiring board) Next, based on FIGS. 16 and 17, the bumped IC according to this embodiment
A case will be described in which a chip is directly mounted on a wiring board as an electronic component mounting member.

この場合、バンプ付ICチップ3は、バンプ用フィルム
13に搭載された状態で電子機器の配線基板21上に搬
送される。従って、バンプ用フィルム13がテープキャ
リア法における搬送用フィルムとして機能する。この搬
送方法は、第16図に示すように、巻回されたバンプ用
フィルム13を配線基板21上に展開する。配線基板2
1は水平方向に位置調整可能に配設されており、配線基
板21上には、バンプ付ICチップ3のマウント位置2
1aに向かって上下動可能なプレス装ji122が配設
されている。バンプ用フィルム13の展開、 巻き取り
時のスプロケット孔15aの送り量に基づいてバンプ用
フィルム13のバンプ付ICチップ3がマウント位置2
1aに位置すると、バンプ用フィルム13は一旦停止し
てプレス装置22がバンプ用フィルム13に向かって下
降し、バンプ付ICチップ3がバンプ用フィルム13か
ら切り放されると共に、配線基板21の配線パターン2
3に接続される。このときの接続条件は、第1実施例の
キャリア用フィルム10にバンプ付ICチップ3を搭載
するときと同様でも良い、配線基板21にICチップ3
がマウントされたら、プレス装置22が上昇してバンプ
用フィルム13は再び巻回され、新たなバンプ付ICチ
ップ3が所定位置に位置したら、同様なICチップのマ
ウント作業が行なわれる。
In this case, the bumped IC chip 3 is carried onto the wiring board 21 of the electronic device while being mounted on the bump film 13. Therefore, the bump film 13 functions as a transport film in the tape carrier method. In this transportation method, as shown in FIG. 16, the wound bump film 13 is developed on the wiring board 21. Wiring board 2
1 is arranged so that its position can be adjusted in the horizontal direction, and on the wiring board 21 there is a mounting position 2 of the IC chip 3 with bumps.
A press device ji122 that can move up and down toward 1a is provided. The bumped IC chip 3 of the bump film 13 is placed at the mount position 2 based on the feed amount of the sprocket hole 15a when the bump film 13 is developed and wound.
1a, the bump film 13 is temporarily stopped, the press device 22 is lowered toward the bump film 13, the bumped IC chip 3 is cut off from the bump film 13, and the wiring of the wiring board 21 is removed. pattern 2
Connected to 3. The connection conditions at this time may be the same as those for mounting the bumped IC chip 3 on the carrier film 10 of the first embodiment.
Once the bumped IC chip 3 is mounted, the press device 22 is raised and the bump film 13 is wound again, and when a new bumped IC chip 3 is positioned at a predetermined position, a similar IC chip mounting operation is performed.

バンプ付ICチップ3は、このように配線基板21等の
電子部品搭載部材にマウントでき、キャリア用フィルム
エOを要しないので、テープキャリア法におけるICチ
ップの搭載が容易なものとなる。
The bumped IC chip 3 can be mounted on an electronic component mounting member such as the wiring board 21 in this way, and the carrier film O is not required, making it easy to mount the IC chip using the tape carrier method.

[発明の効果J 本発明の請求項1にかかるバンプ付ICチップは、以上
説明したように、複数個のボンディング用の接続端子と
、この接続端子の数に相当するスルーホールが開口され
たバンプ用フィルムとを備え、一端部が電子部品搭載部
材の配線パターンに導通接続される導電体が前記スルー
ホール内に保持され、この導電体の他端部は前記接続端
子に導通接続されていることを特徴とするので、ICチ
ップの接続端子若しくは配線パターンにバンプを個別に
形成する困難性が解消され、テープキャリア法に採用す
るICチップの生産が簡略、容易になる。
[Effect of the Invention J As explained above, the bumped IC chip according to claim 1 of the present invention includes a plurality of bonding connection terminals and a bump having through holes corresponding to the number of the connection terminals. A conductor having one end electrically connected to the wiring pattern of the electronic component mounting member is held in the through hole, and the other end of the electrical conductor is electrically connected to the connection terminal. This eliminates the difficulty of individually forming bumps on the connection terminals or wiring patterns of IC chips, and simplifies and facilitates the production of IC chips employed in the tape carrier method.

又、バンプ用フィルムに導電体が保持されているので、
電子部品搭載部材の配線パターンの一つに対して所定の
バンプの一つを正確に位置決めさせることにより、他の
配線パターンと他のバンプも一律に正確に位置決めされ
るため、電子部品搭載部材に対するICチップのマウン
ト作業を簡略化できる。
Also, since the conductor is held in the bump film,
By accurately positioning one of the predetermined bumps with respect to one of the wiring patterns of the electronic component mounting member, the other wiring patterns and other bumps are also uniformly and accurately positioned. IC chip mounting work can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第15図は本発明の実施例にかかるキャリア
フィルムの製造工程を示す説明図であり、第1図は本実
施例のバンプ付ICチップの主要断面構成図、 第2図はパンチング後のバンプ用フィルムの部分平面図
、 第3図は切取られたバンプ用フィルムの平面図、第4図
はキャリア用フィルムのデバイス孔近傍の断面図、 第5図はパンチング後銅膜形成前のバンプ用フィルムの
断面図、 第6図は第5図のバンプ用フィルムに膜厚の薄い網膜を
形成した状態の説明図、 第7図は第6mのバンプ用フィルムに微小孔形成用のフ
ォトレジストを設けた状態の説明図、第8図は第7図の
バンプ用フィルムをエツチングして銅膜に微小孔を開口
した状態の説明図、第9図は第8図のフォトレジストを
除去してエツチングによりスルーホールを開口した状態
の説明図、第10図はスルーホール内に膜厚の薄い銅膜
を形成した状態の説明図、 第11図はバンプ用フィルムの銅膜tこバンプ形成用の
フォトレジストを設けた状態の説明図、第12@はスル
ーホール内にバンプを形成した状態の説明図、 第13図はバンプが形成されたバンプ用フィルムからフ
ォトレジストを除去した状態の説明図、第14図はエツ
チングにより膜厚の薄い網膜を除去した状態の説明図、 第15図はエツチングによりバンプ用フィルム上の銅膜
を除去した状態の説明図、 第18図はバンプ付ICチップを直接配線基板にマウン
トするときの説明図、 第エフ図は第16図の部分拡大斜視図、第18図〜第2
0図は従来のICチップのマウント構造の説明図である
。 3・・・ICチップ      4・・・接続端子lO
・・・キャリア用フィルム(電子部品搭載部材)10a
・・・開口縁部 11・・・デバイス孔(ICチップ配役用孔)12・・
・配線パターン 12a・・・リード端子(導通先端部)13・・・バン
プ用フィルム 14・・・バンプ(4電体) 21・・・配線基板 23・・・配線パターン 第3図 第4図 第5図 第6図 第7図 第2図 第8図 第1O図 第111!1 第I4図 第12図 第13図 第15図 第18図 第19図 第20図
1 to 15 are explanatory diagrams showing the manufacturing process of the carrier film according to the embodiment of the present invention. Figure 3 is a plan view of the cut-out bump film, Figure 4 is a cross-sectional view of the carrier film near the device hole, and Figure 5 is a partial plan view of the bump film after punching and before copper film formation. A cross-sectional view of the bump film. Figure 6 is an explanatory diagram of a state in which a thin retina is formed on the bump film shown in Figure 5. Figure 7 is a photoresist for forming micropores on the bump film shown in Figure 6m. Figure 8 is an explanatory diagram of the state in which the bump film shown in Figure 7 has been etched to open microholes in the copper film, and Figure 9 is an illustration of the state in which the photoresist in Figure 8 has been removed. An explanatory diagram of a state in which a through hole is opened by etching, Fig. 10 is an explanatory diagram of a state in which a thin copper film is formed in a through hole, and Fig. 11 is an explanatory diagram of a state in which a thin copper film is formed in a film for bumps. Figure 12 is an explanatory diagram of a state in which a photoresist is provided, Figure 12 is an explanatory diagram of a state in which a bump is formed in a through hole, and Figure 13 is an explanatory diagram of a state in which a photoresist is removed from a bump film on which bumps are formed. Figure 14 is an explanatory diagram of the state where the thin retina has been removed by etching, Figure 15 is an explanatory diagram of the state where the copper film on the bump film has been removed by etching, and Figure 18 is an explanatory diagram of the state where the bumped IC chip is directly attached. Explanatory diagram when mounting on a wiring board, Figure F is a partially enlarged perspective view of Figure 16, Figures 18 to 2
FIG. 0 is an explanatory diagram of a conventional IC chip mounting structure. 3...IC chip 4...Connection terminal lO
...Carrier film (electronic component mounting member) 10a
...Opening edge 11...Device hole (IC chip mounting hole) 12...
・Wiring pattern 12a...Lead terminal (conducting tip) 13...Bump film 14...Bump (4 electric bodies) 21...Wiring board 23...Wiring pattern Fig. 3 Fig. 4 5Figure 6Figure 7Figure 2Figure 8Figure 1OFigure 111!1Figure I4Figure 12Figure 13Figure 15Figure 18Figure 19Figure 20

Claims (1)

【特許請求の範囲】[Claims] 複数個のボンディング用の接続端子と、この接続端子の
数に相当するスルーホールが開口されたバンプ用フィル
ムとを備え、一端部が電子部品搭載部材の配線パターン
に導通接続される導電体が前記スルーホール内に保持さ
れ、この導電体の他端部は前記接続端子に導通接続され
ていることを特徴とするバンプ付ICチップ。
The conductor is provided with a plurality of bonding connection terminals and a bump film in which through holes corresponding to the number of the connection terminals are opened, and one end of which is conductively connected to the wiring pattern of the electronic component mounting member. An IC chip with a bump, characterized in that the conductor is held in a through hole, and the other end of the conductor is electrically connected to the connection terminal.
JP8524689A 1989-04-04 1989-04-04 Ic chip provided with bump Pending JPH02263449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8524689A JPH02263449A (en) 1989-04-04 1989-04-04 Ic chip provided with bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8524689A JPH02263449A (en) 1989-04-04 1989-04-04 Ic chip provided with bump

Publications (1)

Publication Number Publication Date
JPH02263449A true JPH02263449A (en) 1990-10-26

Family

ID=13853212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8524689A Pending JPH02263449A (en) 1989-04-04 1989-04-04 Ic chip provided with bump

Country Status (1)

Country Link
JP (1) JPH02263449A (en)

Similar Documents

Publication Publication Date Title
US3786172A (en) Printed circuit board method and apparatus
US4944850A (en) Tape automated bonded (tab) circuit and method for making the same
EP1022775B1 (en) Method of fabrication of semiconductor device and mounting structure thereof
JPH10223828A (en) Lead frame member and manufacturing method thereof
JPH02263449A (en) Ic chip provided with bump
JP4286965B2 (en) Wiring member manufacturing method
JP2717198B2 (en) Method of forming bumps on printed wiring board
JPH02252249A (en) Mount structure for ic chip and bump retainer for ic chip mount
JPH04342148A (en) Tape carrier
JPH10340925A (en) Semiconductor device and manufacturing method thereof
JP2652222B2 (en) Substrate for mounting electronic components
JPH02251160A (en) Carrier film for integrated circuit chip
JPH03190063A (en) Terminal pin for semiconductor chip carrier
JPS63185035A (en) Semiconductor device
JPH02252251A (en) Film carrier tape
JP2000340594A (en) Transfer bump sheet and manufacturing method thereof
JP2942401B2 (en) Jig for plating
JPH0697318A (en) Wiring board for semiconductor device
JP2001035962A (en) Manufacture of substrate for semiconductor package
JP2782374B2 (en) Electronic component mounting apparatus and manufacturing method thereof
JPH0855946A (en) Semiconductor device, external connection lead and wiring pattern
JPS5892291A (en) Method of producing printed circuit board
JP2002252322A (en) Electronic component mounting board and method of manufacturing the same
JPH05136212A (en) TAB Tape Carrier Manufacturing Method
JP2000138329A (en) Manufacture of conversion module