JPH02263458A - セラミックパッケージの製造方法 - Google Patents
セラミックパッケージの製造方法Info
- Publication number
- JPH02263458A JPH02263458A JP1165587A JP16558789A JPH02263458A JP H02263458 A JPH02263458 A JP H02263458A JP 1165587 A JP1165587 A JP 1165587A JP 16558789 A JP16558789 A JP 16558789A JP H02263458 A JPH02263458 A JP H02263458A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic substrate
- bonded
- package
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体チップを収納するセラミックパッケー
ジに係り、特に短い期間で安価に少量の生産でもこれを
可能とするセラミックパッケージの製造方法に関する。
ジに係り、特に短い期間で安価に少量の生産でもこれを
可能とするセラミックパッケージの製造方法に関する。
〈従来の技術〉
第３図は従来の積層形セラミックパッケージの製造方法
の概要を示す工程図である。
の概要を示す工程図である。
アルミナ、タルク、ボールクレー、バインダ、及び溶剤
などをボールミル混合して生じる混合物を移動するベル
トの一端の上に落としてこれを赤外線で乾燥しながらベ
ルトの他端からシート状となったグリーンテープを巻き
取る。
などをボールミル混合して生じる混合物を移動するベル
トの一端の上に落としてこれを赤外線で乾燥しながらベ
ルトの他端からシート状となったグリーンテープを巻き
取る。
このようにして形成されたシート状のグリーンテープ１
０は工具１２Ａ、１２Ｂによりその両端にガイド用の孔
としてｌｌａ、ｌｌｂ、ｌｌｃが開けられる（第３図（
イ））。
０は工具１２Ａ、１２Ｂによりその両端にガイド用の孔
としてｌｌａ、ｌｌｂ、ｌｌｃが開けられる（第３図（
イ））。
このグリーンテープ１０は第３図（ロ）〜（ニ）の各工
程でそれぞれその表面に所定のパターンでタングステン
メタライズペーストが印刷されて印刷テープ１３．１４
．１５として形成される。
程でそれぞれその表面に所定のパターンでタングステン
メタライズペーストが印刷されて印刷テープ１３．１４
．１５として形成される。
このうち、印刷テープ１３．１４はこれ等のノくターン
の上に第３図（ホ）、（へ）に示すようにそれぞれスル
ーホール用の孔が１３ａ、１３ｂ、或いは１４ａ等とし
て打ち抜かれる。
の上に第３図（ホ）、（へ）に示すようにそれぞれスル
ーホール用の孔が１３ａ、１３ｂ、或いは１４ａ等とし
て打ち抜かれる。
この後、第３図（ト）、（チ）に示すように、例えばス
ルーホール１３Ａ、或いは１４Ａ等としてメタライズさ
れる。第３図（す）は印刷テープ１５の断面を示してい
る。
ルーホール１３Ａ、或いは１４Ａ等としてメタライズさ
れる。第３図（す）は印刷テープ１５の断面を示してい
る。
これ等の第３図（ト）〜（す）で加工された印刷テープ
１３．１４．１５は第３図（ヌ）に示すラミネーション
工程で、積み重ねられ加熱プレスで一体に成型されて成
型体１６とされる。
１３．１４．１５は第３図（ヌ）に示すラミネーション
工程で、積み重ねられ加熱プレスで一体に成型されて成
型体１６とされる。
この後、第３図（ル）の打ち抜き工程に移行し、ここで
所定のブロック１７．１８、・・・ごとに打ち抜かれ、
第３図（オ）の工程で焼結されて磁器化されセラミック
パッケージ１７Ａとされる。
所定のブロック１７．１８、・・・ごとに打ち抜かれ、
第３図（オ）の工程で焼結されて磁器化されセラミック
パッケージ１７Ａとされる。
セラミックパッケージ１７Ａは、この後メツキ１９Ａ、
１９Ｂがなされ（第３図（ワ））、最終的にこのセラミ
ックパッケージに半導体チ・ンプ３０．２１がマウント
される（第３図（力））。
１９Ｂがなされ（第３図（ワ））、最終的にこのセラミ
ックパッケージに半導体チ・ンプ３０．２１がマウント
される（第３図（力））。
〈発明が解決しようとする課題〉
しかしながら、この様な従来の積層形セラミ・ｙクパッ
ケージは以上の説明からも判るように、まずグリーンシ
ートを作るのにかなりの設備を必要とし、更に印刷用の
型をパターンが異なる毎に作らなければならず、またこ
のほかに積層、焼結などの多くの工程により出来上がる
ので、これ等の設備が膨大になると共に最終的にセラミ
ックツ（・７ゲージが出来上がるまでに−かなりめ日時
を必要とする。
ケージは以上の説明からも判るように、まずグリーンシ
ートを作るのにかなりの設備を必要とし、更に印刷用の
型をパターンが異なる毎に作らなければならず、またこ
のほかに積層、焼結などの多くの工程により出来上がる
ので、これ等の設備が膨大になると共に最終的にセラミ
ックツ（・７ゲージが出来上がるまでに−かなりめ日時
を必要とする。
従って、多品種のセラミックパッケージを少量ずつ早く
製造する場合にはこの従来の製造方法ではコスト的にも
納期的にも多くの問題がある。
製造する場合にはこの従来の製造方法ではコスト的にも
納期的にも多くの問題がある。
く課題を解決するための手段〉
本発明は、以上の課題を解決するなめに、請求項１にお
いては第１セラミック基板に接続用のピンの孔を所定の
数だけ開けてからこの第１セラミック基板に所定のパタ
ーンを厚膜印刷により形成し、次に第２セラミック基板
に半導体チップを挿入できる大きさの複数の中抜孔を形
成し、これ等の第１・第２セラミック基板の各一面に接
着剤を塗布してからこれ等を互いに接着し、この後で各
中抜孔ごとにこれ等の中抜孔の周囲をダイシングしてセ
ラミックパッケージとするようにしたものであり、 請求項２においては第１セラミック基板に所定のパター
ンを厚膜印刷により形成し、次に第２セラミック基板に
半導体チップを挿入できる大きさの複数の中抜孔とリー
ドビン取り出しの為の切欠きおよび中抜孔を形成し、こ
れ等の第１・第２セラミック基板の各一面に接着剤を塗
布してからこれ等を互いに接着し、この後で前記半導体
チップを挿入するための中抜孔ごとにこれ等の中抜孔の
周囲をダイシングしてセラミックパッケージとするよう
にしたものである。
いては第１セラミック基板に接続用のピンの孔を所定の
数だけ開けてからこの第１セラミック基板に所定のパタ
ーンを厚膜印刷により形成し、次に第２セラミック基板
に半導体チップを挿入できる大きさの複数の中抜孔を形
成し、これ等の第１・第２セラミック基板の各一面に接
着剤を塗布してからこれ等を互いに接着し、この後で各
中抜孔ごとにこれ等の中抜孔の周囲をダイシングしてセ
ラミックパッケージとするようにしたものであり、 請求項２においては第１セラミック基板に所定のパター
ンを厚膜印刷により形成し、次に第２セラミック基板に
半導体チップを挿入できる大きさの複数の中抜孔とリー
ドビン取り出しの為の切欠きおよび中抜孔を形成し、こ
れ等の第１・第２セラミック基板の各一面に接着剤を塗
布してからこれ等を互いに接着し、この後で前記半導体
チップを挿入するための中抜孔ごとにこれ等の中抜孔の
周囲をダイシングしてセラミックパッケージとするよう
にしたものである。
〈実施例〉
次に、本発明の実施例について図面を参照して説明する
。第１図は本発明の請求項１に関する１実施例の構成を
示す工程図である。
。第１図は本発明の請求項１に関する１実施例の構成を
示す工程図である。
第１図（イ）に示す第１のセラミック基板２２には外部
引出用のビンを通す貫通孔２３ａ、２３ｂ、２３ｃ、・
・・等が開けられている。
引出用のビンを通す貫通孔２３ａ、２３ｂ、２３ｃ、・
・・等が開けられている。
また、第１図（ロ）に示す第２のセラミック基板２４は
矩形状の中抜孔２５ａ、２５ｂ、２５ｃ、２５ｄなどが
レーザ光などにより開口されている。
矩形状の中抜孔２５ａ、２５ｂ、２５ｃ、２５ｄなどが
レーザ光などにより開口されている。
第１のセラミック基板２２の表面には第１図（ハ）の工
程で金のパターン２６．２７．２８．２９が所定の形状
に厚膜印刷される。
程で金のパターン２６．２７．２８．２９が所定の形状
に厚膜印刷される。
次に、第１・第２のセラミック基板２２と２４とは、第
１図（ニ）に示すように、例えばエポキシ系の接着剤、
或いは低融点ガラス等で相互に接着され、接合体３０と
される。
１図（ニ）に示すように、例えばエポキシ系の接着剤、
或いは低融点ガラス等で相互に接着され、接合体３０と
される。
この接合体３０は、第１図（ハ）のダイシング工程で、
各中抜孔２５ａ、２５ｂ、２５ｃ、２５ｄの周囲を切断
線Ｘ、Ｙに沿ってダイシングされ、この後第１図（へ）
に示すように外部に引き出すための接続ビン３１．３２
などが例えばロウ付け３３．３４などにより接合されセ
ラミツパッケージ３５とされる。
各中抜孔２５ａ、２５ｂ、２５ｃ、２５ｄの周囲を切断
線Ｘ、Ｙに沿ってダイシングされ、この後第１図（へ）
に示すように外部に引き出すための接続ビン３１．３２
などが例えばロウ付け３３．３４などにより接合されセ
ラミツパッケージ３５とされる。
この後の半導体チップの実装は通常のパッケージと同様
にダイボンド、ワイヤボンド、封止（樹脂封止、ガラス
封止）という工程で行う。
にダイボンド、ワイヤボンド、封止（樹脂封止、ガラス
封止）という工程で行う。
第２図は本発明の請求項２の１実施例の構成を示す工程
図である。
図である。
第２図（イ）に示す第１のセラミック基板４２には金の
パターン４３ａ、４３ｂが所定の形状に厚膜印刷される
。また、第２図（ロ）に示す第２のセラミック基板５２
には半導体が挿入される矩形上の中抜き孔５３ａ〜５３
ｄおよび接続ビン取り出しの為の切欠き５４ａ〜５４ｄ
および中抜孔５５ａ、５５ｂ等がレーザ光などにより開
口されている。
パターン４３ａ、４３ｂが所定の形状に厚膜印刷される
。また、第２図（ロ）に示す第２のセラミック基板５２
には半導体が挿入される矩形上の中抜き孔５３ａ〜５３
ｄおよび接続ビン取り出しの為の切欠き５４ａ〜５４ｄ
および中抜孔５５ａ、５５ｂ等がレーザ光などにより開
口されている。
次に第１・第２のセラミック基板４２と５３とは第２図
（ハ）に示すように、例えばエポキシ系の接着剤あるい
は低融点ガラスなどで相互に接着され、接合体６０とさ
れる。
（ハ）に示すように、例えばエポキシ系の接着剤あるい
は低融点ガラスなどで相互に接着され、接合体６０とさ
れる。
この接合体６０はダイシング工程で中抜孔５３ａ〜５３
ｄの周囲を切断線Ｘ、Ｙに沿ってダイシングされる。
ｄの周囲を切断線Ｘ、Ｙに沿ってダイシングされる。
第２図（ニ）はダイシング後に接続ビン６１ａ〜６１ｄ
を例えばロウ付等で取付はパッケージ７０としたもので
ある。なお、ビンの形状は例えば第２図（ホ）の側面図
に示すようにパッケージに平行なもの−であっても良い
。
を例えばロウ付等で取付はパッケージ７０としたもので
ある。なお、ビンの形状は例えば第２図（ホ）の側面図
に示すようにパッケージに平行なもの−であっても良い
。
その後の半導体チップの実装は第１の工程で述べたと同
様である。
様である。
〈発明の効果〉
以上、実施例と共に具体的に説明したように本発明は、
厚膜印刷されたセラミック基板とレーザ加工などにより
中抜きしたセラミック基板とを接合し、この後ダイシン
グする工程をとるので、型を起こす必要もなく、また設
備としても簡単で、短期にパッケージを安価に作ること
ができる。
厚膜印刷されたセラミック基板とレーザ加工などにより
中抜きしたセラミック基板とを接合し、この後ダイシン
グする工程をとるので、型を起こす必要もなく、また設
備としても簡単で、短期にパッケージを安価に作ること
ができる。
従って、本発明は少量多品種用のセラミックパッケージ
の製造方法として有効である。
の製造方法として有効である。
更に、本発明はピン数が多いなどの不都合が生じて市販
品のパッケージでは収納できないチップに対しそのチッ
プ専用のパッケージを安価に短納期で製造することがで
きる。
品のパッケージでは収納できないチップに対しそのチッ
プ専用のパッケージを安価に短納期で製造することがで
きる。
第１図は本発明の請求項１に関する１実施例の製造工程
を示す工程図、第２図は請求項２に関する１実施例の製
造工程を示す工程図、第３図は従来のセラミックパッケ
ージの製造工程を示す工程図である。 １０・・・グリーンテープ、１３．１４．１５・・・印
刷テープ、１３Ａ、１４Ａ・・・スルーホール、１６・
・・成型体１７．１８・・・ブロック、３ｏ・・・半導
体チップ、２２．２４．４２．５２・・・セラミック基
板、３０．６０・・・接合体、３５．７ｏ・・・セラミ
ックパッケージ。 第１図 （イ） （ハ） 図 （ニ） （ホ）
を示す工程図、第２図は請求項２に関する１実施例の製
造工程を示す工程図、第３図は従来のセラミックパッケ
ージの製造工程を示す工程図である。 １０・・・グリーンテープ、１３．１４．１５・・・印
刷テープ、１３Ａ、１４Ａ・・・スルーホール、１６・
・・成型体１７．１８・・・ブロック、３ｏ・・・半導
体チップ、２２．２４．４２．５２・・・セラミック基
板、３０．６０・・・接合体、３５．７ｏ・・・セラミ
ックパッケージ。 第１図 （イ） （ハ） 図 （ニ） （ホ）
Claims (1)
- 【特許請求の範囲】 １）第１セラミック基板に接続用のピンの孔を所定の数
だけ開けてからこの第１セラミック基板に所定のパター
ンを厚膜印刷により形成し、次に第２セラミック基板に
半導体チップを挿入できる大きさの複数の中抜孔を形成
し、これ等の第１・第２セラミック基板の各一面に接着
剤を塗布してからこれ等を互いに接着し、この後で各中
抜孔ごとにこれ等の中抜孔の周囲をダイシングしてセラ
ミックパッケージとするセラミックパッケージの製造方
法。 ２）第１セラミック基板に所定のパターンを厚膜印刷に
より形成し、次に第２セラミック基板に半導体チップを
挿入できる大きさの複数の中抜孔とリードピン取り出し
の為の切欠きおよび中抜孔を形成し、これ等の第１・第
２セラミック基板の各一面に接着剤を塗布してからこれ
等を互いに接着し、この後で前記半導体チップを挿入す
るための中抜孔ごとにこれ等の中抜孔の周囲をダイシン
グしてセラミックパッケージとするセラミックパッケー
ジの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165587A JPH02263458A (ja) | 1988-12-20 | 1989-06-28 | セラミックパッケージの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32087988 | 1988-12-20 | ||
| JP63-320879 | 1988-12-20 | ||
| JP1165587A JPH02263458A (ja) | 1988-12-20 | 1989-06-28 | セラミックパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02263458A true JPH02263458A (ja) | 1990-10-26 |
Family
ID=18126282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165587A Pending JPH02263458A (ja) | 1988-12-20 | 1989-06-28 | セラミックパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02263458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696648B2 (en) * | 2000-08-16 | 2004-02-24 | Marconi Communication Gmbh | Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby |
-
1989
- 1989-06-28 JP JP1165587A patent/JPH02263458A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696648B2 (en) * | 2000-08-16 | 2004-02-24 | Marconi Communication Gmbh | Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039309B2 (en) | Systems and methods for post-circuitization assembly | |
| US4137546A (en) | Stamped lead frame for semiconductor packages | |
| US20050153482A1 (en) | Leadframe and method of manufacturing the same | |
| US6021563A (en) | Marking Bad printed circuit boards for semiconductor packages | |
| CA2086444A1 (en) | Stabilizer/spacer for semiconductor device | |
| DE102005054177B4 (de) | Verfahren zum Herstellen einer Vielzahl von gehäusten Sensormodulen | |
| US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
| US20080003718A1 (en) | Singulation Process for Block-Molded Packages | |
| US3978516A (en) | Lead frame assembly for a packaged semiconductor microcircuit | |
| US3961413A (en) | Method and apparatus for the assembly of semiconductor devices | |
| JPH02263458A (ja) | セラミックパッケージの製造方法 | |
| DE102018216282A1 (de) | Verfahren zur Herstellung eines MEMS-Sensors | |
| JPS62112333A (ja) | ミニモ−ルド型半導体素子の製造方法 | |
| JPH0645476A (ja) | 混成集積回路の製造方法 | |
| JPS61135145A (ja) | リ−ドフレ−ム | |
| CN102754535B (zh) | 用于制造电子封装的方法 | |
| JPH02244659A (ja) | 半導体デバイス製造方法 | |
| JPS6035527A (ja) | 半導体装置の製造法およびそれに用いるテ−プ | |
| JPS61150246A (ja) | 半導体装置 | |
| JPH0621309A (ja) | リードフレーム | |
| KR100401148B1 (ko) | 반도체 패키지 제조용 부재 | |
| CN115799078A (zh) | 一种DrMOS封装工艺 | |
| KR100285089B1 (ko) | 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판 | |
| JPH0777248B2 (ja) | 樹脂封止形半導体装置及びその製造方法 | |
| JPH04107854A (ja) | 樹脂封止型半導体装置用リードフレーム |