JPH0226466B2 - - Google Patents
Info
- Publication number
- JPH0226466B2 JPH0226466B2 JP56134515A JP13451581A JPH0226466B2 JP H0226466 B2 JPH0226466 B2 JP H0226466B2 JP 56134515 A JP56134515 A JP 56134515A JP 13451581 A JP13451581 A JP 13451581A JP H0226466 B2 JPH0226466 B2 JP H0226466B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thyristors
- current
- series
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
この発明は、高周波加熱用等として用いられる
高周波インバータ回路に係り、特に可飽和リアク
トルを効果的に使用することにより電力損失、コ
スト等の低減をはかつた高周波インバータ回路に
関する。
高周波インバータ回路に係り、特に可飽和リアク
トルを効果的に使用することにより電力損失、コ
スト等の低減をはかつた高周波インバータ回路に
関する。
まず、この種の高周波インバータ回路の動作原
理を第１図に基づいて説明する。この第１図に示
す高周波インバータ回路において、１は端子２，
３，４に供給される３相交流電源Ｕ，Ｖ，Ｗを任
意の２つの電圧の直流電源に変換する電源回路で
あり、導通角制御された６個のサイリスタがブリ
ツジ接続された整流回路１ａを有すると共に、チ
ヨークコイル５と、直列接続された２個のコンデ
ンサ６，７とからなる平滑回路１ｂとを有してな
つている。８は直列接続された第１、第２のサイ
リスタ９ａ，９ｂと同じく直列接続された第３、
第４のサイリスタ９ｃ，９ｄとを電流方向を一致
させて並列接続すると共に、サイリスタ９ａ，９
ｂの接続点とサイリスタ９ｃ，９ｄの接続点との
間に転流用のコンデンサ１０（容量Ｃ）を介挿し
てなるブリツジ回路であり、また、１１は前記コ
ンデンサ１０と共振回路を構成する転流用のコイ
ル（インダクタンスＬ）、１２は誘導加熱コイル
等の負荷である。また１３は前記コイル１１と対
をなす転流用のコイル（インダクタンスＬ）、１
４は前記ブリツジ回路８と対をなすブリツジ回路
であり、ブリツジ回路１４は直列接続されたサイ
リスタ１５ａ，１５ｂと同じく直列接続されたサ
イリスタ１５ｃ，１５ｄとを電流方向を一致させ
て並列接続すると共に、サイリスタ１５ａ，１５
ｂの接続点とサイリスタ１５ｃ，１５ｄの接続点
との間に転流用のコンデンサ１６（容量Ｃ）を介
挿してなつている。
理を第１図に基づいて説明する。この第１図に示
す高周波インバータ回路において、１は端子２，
３，４に供給される３相交流電源Ｕ，Ｖ，Ｗを任
意の２つの電圧の直流電源に変換する電源回路で
あり、導通角制御された６個のサイリスタがブリ
ツジ接続された整流回路１ａを有すると共に、チ
ヨークコイル５と、直列接続された２個のコンデ
ンサ６，７とからなる平滑回路１ｂとを有してな
つている。８は直列接続された第１、第２のサイ
リスタ９ａ，９ｂと同じく直列接続された第３、
第４のサイリスタ９ｃ，９ｄとを電流方向を一致
させて並列接続すると共に、サイリスタ９ａ，９
ｂの接続点とサイリスタ９ｃ，９ｄの接続点との
間に転流用のコンデンサ１０（容量Ｃ）を介挿し
てなるブリツジ回路であり、また、１１は前記コ
ンデンサ１０と共振回路を構成する転流用のコイ
ル（インダクタンスＬ）、１２は誘導加熱コイル
等の負荷である。また１３は前記コイル１１と対
をなす転流用のコイル（インダクタンスＬ）、１
４は前記ブリツジ回路８と対をなすブリツジ回路
であり、ブリツジ回路１４は直列接続されたサイ
リスタ１５ａ，１５ｂと同じく直列接続されたサ
イリスタ１５ｃ，１５ｄとを電流方向を一致させ
て並列接続すると共に、サイリスタ１５ａ，１５
ｂの接続点とサイリスタ１５ｃ，１５ｄの接続点
との間に転流用のコンデンサ１６（容量Ｃ）を介
挿してなつている。
この構成においてサイリスタ９ａ，９ｄ、サイ
リスタ１５ａ，１５ｄ、サイリスタ９ｂ，９ｃ、
サイリスタ１５ｂ，１５ｃが第２図のイ，ロ，
ハ，ニに示すようなゲート電流により時刻t1、
t2、t3、t4…の順に各々点弧されると、負荷１２
には同図のホに示すように、平滑コンデンサ６、
コンデンサ１０、コイル１１、負荷１２からなる
共振回路におけるコンデンサ１０の容量Ｃとコイ
ル１１のインダクタンスＬとの共振により生成さ
れる正弦半波電流i1と、平滑コンデンサ７、負荷
１２、コイル１３、コンデンサ１６からなる共振
回路におけるコンデンサ１６の容量Ｃとコイル１
３のインダクタンスＬとの共振により生成される
正弦半波電流i2（i1とi2は対称波形となる）とが、
前記点弧タイミングt1、t2、t3、t4…毎に交番し
ながら供給される。またこの場合、コンデンサ１
０の両端間に発生する電圧Vc1とコンデンサ１６
の両端間に発生する電圧Vc2とは第２図のヘとト
に示すように変化する。このように、この第１図
に示したような回路構成によれば、正弦半波出力
電流i1、i2からなり時刻t1〜t3、時刻t3〜t5、…を
周期とする高周波出力電流を得ることができる。
リスタ１５ａ，１５ｄ、サイリスタ９ｂ，９ｃ、
サイリスタ１５ｂ，１５ｃが第２図のイ，ロ，
ハ，ニに示すようなゲート電流により時刻t1、
t2、t3、t4…の順に各々点弧されると、負荷１２
には同図のホに示すように、平滑コンデンサ６、
コンデンサ１０、コイル１１、負荷１２からなる
共振回路におけるコンデンサ１０の容量Ｃとコイ
ル１１のインダクタンスＬとの共振により生成さ
れる正弦半波電流i1と、平滑コンデンサ７、負荷
１２、コイル１３、コンデンサ１６からなる共振
回路におけるコンデンサ１６の容量Ｃとコイル１
３のインダクタンスＬとの共振により生成される
正弦半波電流i2（i1とi2は対称波形となる）とが、
前記点弧タイミングt1、t2、t3、t4…毎に交番し
ながら供給される。またこの場合、コンデンサ１
０の両端間に発生する電圧Vc1とコンデンサ１６
の両端間に発生する電圧Vc2とは第２図のヘとト
に示すように変化する。このように、この第１図
に示したような回路構成によれば、正弦半波出力
電流i1、i2からなり時刻t1〜t3、時刻t3〜t5、…を
周期とする高周波出力電流を得ることができる。
以上のような動作原理に基づく高周波インバー
タ回路において、例えば10KHz以上の周波数の高
周波出力電流を得ようとする場合は、第１図に示
したブリツジ回路８，１４に対応するブリツジ回
路における各サイリスタの逆バイアス時間が不足
する恐れがあるからこれらの各サイリスタに対し
て充分な逆バイアス時間を確保するために、第３
図に示すようにブリツジ回路８をｎ個のブリツジ
回路８-1〜８-oに、またブリツジ回路１４を同じ
くｎ個のブリツジ回路１４-1〜１４-oに置換し、
これらのブリツジ回路８-1〜８-oとブリツジ回路
１４-1〜１４-oとを各々時分割動作させればよ
い。
タ回路において、例えば10KHz以上の周波数の高
周波出力電流を得ようとする場合は、第１図に示
したブリツジ回路８，１４に対応するブリツジ回
路における各サイリスタの逆バイアス時間が不足
する恐れがあるからこれらの各サイリスタに対し
て充分な逆バイアス時間を確保するために、第３
図に示すようにブリツジ回路８をｎ個のブリツジ
回路８-1〜８-oに、またブリツジ回路１４を同じ
くｎ個のブリツジ回路１４-1〜１４-oに置換し、
これらのブリツジ回路８-1〜８-oとブリツジ回路
１４-1〜１４-oとを各々時分割動作させればよ
い。
ところで、以上説明したような高周波インバー
タ回路において、負荷１２がこの第３図に示すよ
うに、誘導加熱コイル１２ａと進相コンデンサ１
２ｂとが並列接続されてなる共振負荷回路１２ｃ
を有してなる場合、この共振負荷回路１２ｃへ高
周波インバータ回路の出力エネルギを有効に注入
するには、第４図に示すように前記正弦半波出力
電流i1、i2の時間幅を共振負荷回路１２ｃの共振
周波数（共振負荷回路１２ｃの両端間電圧VLの
周波数）の半周期より短かくする必要がある。こ
のため、例えば50KHzの共振周波数を持つ共振負
荷回路１２ｃを駆動する場合には、各正弦半波出
力電流i1、i2の時間幅を10μs以下としなくてはな
らない。この場合、例えば正弦半波出力電流i1、
i2の各ピーク値を1000A、時間幅を10μsとする
と、第３図に示した各ブリツジ回路８-1〜８-o，
１４-1〜１４-oにおける各サイリスタの電流変化
速度di／dtは、 di／dt≒1000／10／２×1.6（Ａ／μs）＝320（Ａ／
μs） と極めて大きな値となり、このためこれらの各サ
イリスタの電圧損失が非常に大きくなつてしま
う。第５図は、これらの各サイリスタが点弧され
てからオフするまでの間の上記電力損失を示す波
形図であり、この図のイにおける実線ａは前記各
サイリスタのアノード−カソード間電圧、一点鎖
線ｂはこれらのサイリスタに流れる電流を示し、
またこの図のロにおける実線ｃはこれらのサイリ
スタにおける電圧損失を示している。この第５図
から明らかなように、時刻t1から開始されるター
ンオン時および時刻t2に完了するターンオフ時に
おけるサイリスタの電力損失は極めて大きくなつ
ている。このように、例えば50KHzのような高い
共振周波数を持つ共振負荷回路を駆動する場合に
は、各サイリスタにおけるスイツチング時の電力
損失が極めて大となつてしまうという問題があ
る。この問題を解決するには前記各サイリスタを
並列接続された複数個のサイリスタに置き換え、
これにより電力損失を分散させる方法があるが、
この方法はコスト面で不利である。そこでこの問
題を解決する他の方法として、環状フエライトコ
アを使用する方法が知られている。第６図はこの
方法を用いた場合の各ブリツジ回路８-1〜８-o，
１４-1〜１４-oの構成をブリツジ回路８-1を例に
して示したもので、この図に示すように、サイリ
スタ９a-1，９c-1の各アノード線と、サイリスタ
９b-1，９d-1の各カソード線がこれらのサイリス
タのターンオン時間よりも僅かに長い磁束飽和耐
久時間Tsを持つ環状フエライトコア１７a-1，１
７c-1，１７b-1，１７d-1に各々挿通されている。
このように構成した場合、各サイリスタ９a-1〜
９d-1が点弧されてからオフするまでの間の電力
損失は、第７図のようになる。この図のイにおけ
る実線ａはこれらのサイリスタのアノード−カソ
ード間電圧、一点鎖線ｂはこれらのサイリスタに
流れる電流を示し、また同図のロにおける実線ｃ
はこれらのサイリスタにおける電圧損失を示して
いる。この第７図から明らかなように、この構成
によれば時刻t1から開始されるターンオン時にお
いては、対応する環状フエライトコアによりサイ
リスタが完全に導通するまでの間の電流の急激な
上昇は抑制され、また時刻t2に完了するターンオ
フ時においても、電流の急激な変化が抑制され、
結果として、サイリスタの電力損失を第５図に示
したものに比べて著るしく低下させることができ
る。しかしながらこの方法においても、上記各環
状フエライトコアが分散配置されることになるの
で、特に大容量のそして例えば50KHzと動作周波
数の高い高周波インバータ回路においては、これ
らの環状フエライトコアに対する冷却あるいは配
線が困難になるという問題がある。そこでさらに
このような問題を解決するものとして、第８図に
示すように、各ブリツジ回路８-1〜８-o、１４-1
〜１４-oに直列にフエライトコア等の磁心を有す
る可飽和リアクトル１７-1〜１７-oを各々接続す
る（図はブリツジ回路８-1と可飽和リアクトル１
７-1のみを示す）ことが考えられるが、この構成
においても、可飽和リアクトル１７-1〜１７-oに
流れる電流が一方向だけになることから、これら
の磁心の断面積を大きくせねばならない、あるい
はこの図におけるサイリスタ９a-1，９d-1が完全
に非導通状態にならないうちにサイリスタ９b-1，
９c-1がターンオンした場合等に、可飽和リアク
トル１７-1が有効に作用しないという問題があ
る。
タ回路において、負荷１２がこの第３図に示すよ
うに、誘導加熱コイル１２ａと進相コンデンサ１
２ｂとが並列接続されてなる共振負荷回路１２ｃ
を有してなる場合、この共振負荷回路１２ｃへ高
周波インバータ回路の出力エネルギを有効に注入
するには、第４図に示すように前記正弦半波出力
電流i1、i2の時間幅を共振負荷回路１２ｃの共振
周波数（共振負荷回路１２ｃの両端間電圧VLの
周波数）の半周期より短かくする必要がある。こ
のため、例えば50KHzの共振周波数を持つ共振負
荷回路１２ｃを駆動する場合には、各正弦半波出
力電流i1、i2の時間幅を10μs以下としなくてはな
らない。この場合、例えば正弦半波出力電流i1、
i2の各ピーク値を1000A、時間幅を10μsとする
と、第３図に示した各ブリツジ回路８-1〜８-o，
１４-1〜１４-oにおける各サイリスタの電流変化
速度di／dtは、 di／dt≒1000／10／２×1.6（Ａ／μs）＝320（Ａ／
μs） と極めて大きな値となり、このためこれらの各サ
イリスタの電圧損失が非常に大きくなつてしま
う。第５図は、これらの各サイリスタが点弧され
てからオフするまでの間の上記電力損失を示す波
形図であり、この図のイにおける実線ａは前記各
サイリスタのアノード−カソード間電圧、一点鎖
線ｂはこれらのサイリスタに流れる電流を示し、
またこの図のロにおける実線ｃはこれらのサイリ
スタにおける電圧損失を示している。この第５図
から明らかなように、時刻t1から開始されるター
ンオン時および時刻t2に完了するターンオフ時に
おけるサイリスタの電力損失は極めて大きくなつ
ている。このように、例えば50KHzのような高い
共振周波数を持つ共振負荷回路を駆動する場合に
は、各サイリスタにおけるスイツチング時の電力
損失が極めて大となつてしまうという問題があ
る。この問題を解決するには前記各サイリスタを
並列接続された複数個のサイリスタに置き換え、
これにより電力損失を分散させる方法があるが、
この方法はコスト面で不利である。そこでこの問
題を解決する他の方法として、環状フエライトコ
アを使用する方法が知られている。第６図はこの
方法を用いた場合の各ブリツジ回路８-1〜８-o，
１４-1〜１４-oの構成をブリツジ回路８-1を例に
して示したもので、この図に示すように、サイリ
スタ９a-1，９c-1の各アノード線と、サイリスタ
９b-1，９d-1の各カソード線がこれらのサイリス
タのターンオン時間よりも僅かに長い磁束飽和耐
久時間Tsを持つ環状フエライトコア１７a-1，１
７c-1，１７b-1，１７d-1に各々挿通されている。
このように構成した場合、各サイリスタ９a-1〜
９d-1が点弧されてからオフするまでの間の電力
損失は、第７図のようになる。この図のイにおけ
る実線ａはこれらのサイリスタのアノード−カソ
ード間電圧、一点鎖線ｂはこれらのサイリスタに
流れる電流を示し、また同図のロにおける実線ｃ
はこれらのサイリスタにおける電圧損失を示して
いる。この第７図から明らかなように、この構成
によれば時刻t1から開始されるターンオン時にお
いては、対応する環状フエライトコアによりサイ
リスタが完全に導通するまでの間の電流の急激な
上昇は抑制され、また時刻t2に完了するターンオ
フ時においても、電流の急激な変化が抑制され、
結果として、サイリスタの電力損失を第５図に示
したものに比べて著るしく低下させることができ
る。しかしながらこの方法においても、上記各環
状フエライトコアが分散配置されることになるの
で、特に大容量のそして例えば50KHzと動作周波
数の高い高周波インバータ回路においては、これ
らの環状フエライトコアに対する冷却あるいは配
線が困難になるという問題がある。そこでさらに
このような問題を解決するものとして、第８図に
示すように、各ブリツジ回路８-1〜８-o、１４-1
〜１４-oに直列にフエライトコア等の磁心を有す
る可飽和リアクトル１７-1〜１７-oを各々接続す
る（図はブリツジ回路８-1と可飽和リアクトル１
７-1のみを示す）ことが考えられるが、この構成
においても、可飽和リアクトル１７-1〜１７-oに
流れる電流が一方向だけになることから、これら
の磁心の断面積を大きくせねばならない、あるい
はこの図におけるサイリスタ９a-1，９d-1が完全
に非導通状態にならないうちにサイリスタ９b-1，
９c-1がターンオンした場合等に、可飽和リアク
トル１７-1が有効に作用しないという問題があ
る。
この発明は、このような諸事情に鑑みてなされ
たもので、その目的とするところは、磁心の断面
積が小さい可飽和リアクトルを必要最少個数使用
するだけで、サイリスタのターンオン時、ターン
オフ時における電力損失を効果的に低減させるこ
とができ、これにより極めて高い周波数まで動作
させることができる高周波インバータ回路を提供
することにある。
たもので、その目的とするところは、磁心の断面
積が小さい可飽和リアクトルを必要最少個数使用
するだけで、サイリスタのターンオン時、ターン
オフ時における電力損失を効果的に低減させるこ
とができ、これにより極めて高い周波数まで動作
させることができる高周波インバータ回路を提供
することにある。
以下、この発明の一実施例を図面を参照して説
明する。第９図は、この発明の一実施例である高
周波インバータ回路の構成を示す回路図であり、
この図において、第３図の各部に対応する部分に
は同一の符号を付け、その説明を省略する。第９
図においては、第１のサイリスタ９a-1，９a-2，
…，９a-o，１５a-1，１５a-2，…，１５a-oと第
２のサイリスタ９b-1，９b-2，…，９b-o，１５b-
１，１５b-2，…，１５b-oとの接続点と転流用のコ
ンデンサ１０-1，１０-2，…，１０-o，１６-1，
１６-2，…，１６-oとの間にフエライトコア等を
磁心とする可飽和リアクトル１７-1，１７-2，
…，１７-o，１８-1，１８-2，…，１８-oがそれ
ぞれ新たに介挿されている。
明する。第９図は、この発明の一実施例である高
周波インバータ回路の構成を示す回路図であり、
この図において、第３図の各部に対応する部分に
は同一の符号を付け、その説明を省略する。第９
図においては、第１のサイリスタ９a-1，９a-2，
…，９a-o，１５a-1，１５a-2，…，１５a-oと第
２のサイリスタ９b-1，９b-2，…，９b-o，１５b-
１，１５b-2，…，１５b-oとの接続点と転流用のコ
ンデンサ１０-1，１０-2，…，１０-o，１６-1，
１６-2，…，１６-oとの間にフエライトコア等を
磁心とする可飽和リアクトル１７-1，１７-2，
…，１７-o，１８-1，１８-2，…，１８-oがそれ
ぞれ新たに介挿されている。
次に、第９図に示した回路の動作についてブリ
ツジ回路８-1を例にして説明する。今、サイリス
タ９a-1，９d-1が点弧されて正弦半波電流i1aが流
れると、可飽和リアクトル１７-1の磁心の磁束密
度Ｂは、第１０図に示す磁化曲線１８に沿つて一
旦一方の飽和値B1に達した後、磁化曲線１９に
沿つて磁束密度B2に到り停止する。次にサイリ
スタ９b-1，９c-1が点弧されて正弦半波電流i1bが
流れると、磁束密度Ｂは磁束密度B2から磁化曲
線１９に沿つて一旦他方の飽和値B3に達した後、
磁化曲線１８に沿つて磁束密度B4に到り停止す
る。以降、サイリスタ９a-1，９d-1とサイリスタ
９b-1，９c-1とが交互に点弧される毎に、磁束密
度Ｂは、B4→B1→B2またはB2→B3→B4なる変化
を行なう。このようにこの実施例においては、各
サイリスタがターンオンする時の磁束密度Ｂの変
化量B0は、 B0＝B1−B4＝B2−B3 となる。一方、第８図に示したような従来の回路
においては、可飽和リアクトル１７-1には電流が
一方向にしか流れないため、その磁束密度は、例
えば第１０図において、B2→B1→B2（またはB4
→B3→B4）のようにしか変化せず、その磁束密
度Ｂの変化量B0′は、 B0′＝B1−B2＝B4−B3 にしかならない。ここで磁心に対する巻線数Ｎが
同一であるとすれば、同一の磁束飽和耐久時間を
得るために必要とされる磁心の断面積Ｓは、可飽
和リアクトル１７-1の両端間に印加される電圧を
ｖとすれば、 Ｓ＝１／Ｎ・B0vdt …(1) なる関係があるから、第９図に示す実施例によれ
ば、第８図に示したような従来の回路におけるも
ののB′／B0倍に減少させることができる。
ツジ回路８-1を例にして説明する。今、サイリス
タ９a-1，９d-1が点弧されて正弦半波電流i1aが流
れると、可飽和リアクトル１７-1の磁心の磁束密
度Ｂは、第１０図に示す磁化曲線１８に沿つて一
旦一方の飽和値B1に達した後、磁化曲線１９に
沿つて磁束密度B2に到り停止する。次にサイリ
スタ９b-1，９c-1が点弧されて正弦半波電流i1bが
流れると、磁束密度Ｂは磁束密度B2から磁化曲
線１９に沿つて一旦他方の飽和値B3に達した後、
磁化曲線１８に沿つて磁束密度B4に到り停止す
る。以降、サイリスタ９a-1，９d-1とサイリスタ
９b-1，９c-1とが交互に点弧される毎に、磁束密
度Ｂは、B4→B1→B2またはB2→B3→B4なる変化
を行なう。このようにこの実施例においては、各
サイリスタがターンオンする時の磁束密度Ｂの変
化量B0は、 B0＝B1−B4＝B2−B3 となる。一方、第８図に示したような従来の回路
においては、可飽和リアクトル１７-1には電流が
一方向にしか流れないため、その磁束密度は、例
えば第１０図において、B2→B1→B2（またはB4
→B3→B4）のようにしか変化せず、その磁束密
度Ｂの変化量B0′は、 B0′＝B1−B2＝B4−B3 にしかならない。ここで磁心に対する巻線数Ｎが
同一であるとすれば、同一の磁束飽和耐久時間を
得るために必要とされる磁心の断面積Ｓは、可飽
和リアクトル１７-1の両端間に印加される電圧を
ｖとすれば、 Ｓ＝１／Ｎ・B0vdt …(1) なる関係があるから、第９図に示す実施例によれ
ば、第８図に示したような従来の回路におけるも
ののB′／B0倍に減少させることができる。
この効果を具体的数値を代入して考察すると、
今サイリスタ９a-1〜９d-1の各ターンオン時間が
3μs、可飽和リアクトル１７-1の両端間に印加さ
れる電圧が1200V、磁束密度Ｂの変化量B0が6000
ガウス、巻線数Ｎが１である場合、前記各サイリ
スタのターンオン時における電力損失を充分低減
させるために必要とされる可飽和リアクトル１７
-1の磁心の磁束飽和耐久時間は同じく3μsに設定
しなければならないから、磁心の断面積Ｓは(1)式
を用いて、 Ｓ＝1200×３×10-6／6000×10-4（m2） ＝0.6×10-2（m2）＝60（cm2） となる。したがつて、この場合、第１１図に示す
ような、厚さｌが２cm、外径内径差が２cm、断面
積が４cm2の環状フエライトコア１７を用いた場合
は、これらの環状フエライトコア１７を15個使用
すればよいことになる。
今サイリスタ９a-1〜９d-1の各ターンオン時間が
3μs、可飽和リアクトル１７-1の両端間に印加さ
れる電圧が1200V、磁束密度Ｂの変化量B0が6000
ガウス、巻線数Ｎが１である場合、前記各サイリ
スタのターンオン時における電力損失を充分低減
させるために必要とされる可飽和リアクトル１７
-1の磁心の磁束飽和耐久時間は同じく3μsに設定
しなければならないから、磁心の断面積Ｓは(1)式
を用いて、 Ｓ＝1200×３×10-6／6000×10-4（m2） ＝0.6×10-2（m2）＝60（cm2） となる。したがつて、この場合、第１１図に示す
ような、厚さｌが２cm、外径内径差が２cm、断面
積が４cm2の環状フエライトコア１７を用いた場合
は、これらの環状フエライトコア１７を15個使用
すればよいことになる。
一方、第８図に示したような従来の回路におい
ては、磁束密度Ｂの変化量B0′が3000ガウスとな
るから、その他の数値を上述した場合と同一の値
に設定した場合、磁心の断面積Ｓは、 Ｓ＝1200×３×10-6／3000×10-4（m2）＝120（cm2） と、２倍になる。したがつてこの場合は、第１１
図に示すような断面積４cm2の環状フエライトコア
が30個必要になり、これらを円筒状になるように
連結するとその長さは60cmにもなつてしまう。
ては、磁束密度Ｂの変化量B0′が3000ガウスとな
るから、その他の数値を上述した場合と同一の値
に設定した場合、磁心の断面積Ｓは、 Ｓ＝1200×３×10-6／3000×10-4（m2）＝120（cm2） と、２倍になる。したがつてこの場合は、第１１
図に示すような断面積４cm2の環状フエライトコア
が30個必要になり、これらを円筒状になるように
連結するとその長さは60cmにもなつてしまう。
このように、この実施例によれば上記具体的数
値からも明らかなように、使用される可飽和リア
クトルの寸法を従来のものに比べて著るしく減少
させることができる。
値からも明らかなように、使用される可飽和リア
クトルの寸法を従来のものに比べて著るしく減少
させることができる。
以上説明したように、この発明による高周波イ
ンバータ回路によれば、順次直列に接続された第
１、第２の電流制御素子と同じく順次直列に接続
された第３、第４の電流制御素子と、第１、第２
の電流制御素子の接続点と第３、第４の電流制御
素子の接続点との間に介挿されたコンデンサとを
有してなる各ブリツジ回路において、前記各コン
デンサに直列に可飽和リアクトルを介挿するよう
にしたので、必要最低限の数の可飽和リアクトル
を用いて電流制御素子のスイツチング時の電力損
失を低減させることができるようになると共にこ
れらの可飽和リアクトルに対する配線および冷却
等が極めて容易になり、しかもこれらの可飽和リ
アクトルには交番電流が流れることになるので磁
心を従来のものに比較して半減させることがで
き、これにより取付スペースおよびコストを低減
させることができる。
ンバータ回路によれば、順次直列に接続された第
１、第２の電流制御素子と同じく順次直列に接続
された第３、第４の電流制御素子と、第１、第２
の電流制御素子の接続点と第３、第４の電流制御
素子の接続点との間に介挿されたコンデンサとを
有してなる各ブリツジ回路において、前記各コン
デンサに直列に可飽和リアクトルを介挿するよう
にしたので、必要最低限の数の可飽和リアクトル
を用いて電流制御素子のスイツチング時の電力損
失を低減させることができるようになると共にこ
れらの可飽和リアクトルに対する配線および冷却
等が極めて容易になり、しかもこれらの可飽和リ
アクトルには交番電流が流れることになるので磁
心を従来のものに比較して半減させることがで
き、これにより取付スペースおよびコストを低減
させることができる。
第１図は高周波インバータ回路の動作原理を説
明するための回路図、第２図は同回路の動作タイ
ミングを示すタイムチヤート、第３図は、時分割
方式の高周波インバータ回路の回路図、第４図は
共振負荷回路へ供給すべき高周波インバータ回路
の出力電流を示す波形図、第５図はサイリスタの
スイツチング時の電力損失を示す波形図、第６図
は従来の高周波インバータ回路におけるブリツジ
回路の第１の例を示す回路図、第７図は同例にお
けるサイリスタのスイツチング時の電力損失を示
す波形図、第８図は従来の高周波インバータ回路
におけるブリツジ回路の第２の例を示す回路図、
第９図はこの発明の一実施例である高周波インバ
ータ回路の構成を示す回路図、第１０図は同実施
例を説明するための可飽和リアクトルの磁心の磁
化曲線図、第１１図は環状フエライトコアの一例
の斜視図である。 １……電源回路、６，７……平滑コンデンサ、
８-1〜８-o，１４-1〜１４-o……ブリツジ回路、
９a-1〜９d-o，１５a-1〜１５d-o……サイリスタ、
１０-1〜１０-o，１６-1〜１６-o……コンデン
サ、１１，１３……コイル、１２……負荷、１７
-1〜１７-o，１８-1〜１８-o……可飽和リアクト
ル。
明するための回路図、第２図は同回路の動作タイ
ミングを示すタイムチヤート、第３図は、時分割
方式の高周波インバータ回路の回路図、第４図は
共振負荷回路へ供給すべき高周波インバータ回路
の出力電流を示す波形図、第５図はサイリスタの
スイツチング時の電力損失を示す波形図、第６図
は従来の高周波インバータ回路におけるブリツジ
回路の第１の例を示す回路図、第７図は同例にお
けるサイリスタのスイツチング時の電力損失を示
す波形図、第８図は従来の高周波インバータ回路
におけるブリツジ回路の第２の例を示す回路図、
第９図はこの発明の一実施例である高周波インバ
ータ回路の構成を示す回路図、第１０図は同実施
例を説明するための可飽和リアクトルの磁心の磁
化曲線図、第１１図は環状フエライトコアの一例
の斜視図である。 １……電源回路、６，７……平滑コンデンサ、
８-1〜８-o，１４-1〜１４-o……ブリツジ回路、
９a-1〜９d-o，１５a-1〜１５d-o……サイリスタ、
１０-1〜１０-o，１６-1〜１６-o……コンデン
サ、１１，１３……コイル、１２……負荷、１７
-1〜１７-o，１８-1〜１８-o……可飽和リアクト
ル。
Claims (1)
- １ 順次直列に接続された第１、第２の電流制
御素子と同じく順次直列に接続された第３、第４
の電流制御素子とを同一電流方向に並列接続する
と共に前記第１、第２の電流制御素子の接続点と
前記第３、第４の電流制御素子の接続点との間に
可飽和リアクトルと転流用のコンデンサとを直列
に介挿してなる少なくとも１個のブリツジ回路
と、転流用のコイルと、直流電源と、を直列
に接続して共振回路を構成し、前記第１、第４の
電流制御素子と前記第２、第３の電流制御素子と
を交互に導通させて前記共振回路に直列に介挿さ
れる負荷に電流を供給することを特徴とする高周
波インバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134515A JPS5836178A (ja) | 1981-08-27 | 1981-08-27 | 高周波インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134515A JPS5836178A (ja) | 1981-08-27 | 1981-08-27 | 高周波インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5836178A JPS5836178A (ja) | 1983-03-03 |
| JPH0226466B2 true JPH0226466B2 (ja) | 1990-06-11 |
Family
ID=15130125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134515A Granted JPS5836178A (ja) | 1981-08-27 | 1981-08-27 | 高周波インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5836178A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382242B1 (ko) * | 2000-06-23 | 2003-05-01 | 김도윤 | 평면형광램프 구동용 전원장치 |
| JP4825837B2 (ja) * | 2008-03-31 | 2011-11-30 | 本田技研工業株式会社 | Ｄｃ／ｄｃコンバータ及び燃料電池車両 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51109433A (ja) * | 1975-03-24 | 1976-09-28 | Hitachi Ltd | |
| JPS5858911B2 (ja) * | 1978-06-12 | 1983-12-27 | 株式会社明電舎 | 高周波インバ−タ |
-
1981
- 1981-08-27 JP JP56134515A patent/JPS5836178A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5836178A (ja) | 1983-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ehsani et al. | Development of a unipolar converter for variable reluctance motor drives | |
| Yu et al. | An improved zero-voltage switching inverter using two coupled magnetics in one resonant pole | |
| JP3326754B2 (ja) | 定周波共振型ｄｃ／ｄｃコンバータ | |
| JP3694545B2 (ja) | インバータを具えている回路配置 | |
| Hui et al. | Analysis of a quasi-resonant circuit for soft-switched inverters | |
| Pan et al. | Novel resonant pole inverter for brushless DC motor drive system | |
| Pal et al. | A three-phase three-level isolated DC–AC converter with line frequency unfolding | |
| JPS5826573A (ja) | 急速にスイツチングするインバ−タ回路 | |
| JP3582643B2 (ja) | 昇圧形ｄｃ−ｄｃコンバータ | |
| US3794906A (en) | Electrical converter | |
| JPH0226466B2 (ja) | ||
| US4455600A (en) | Single phase, double-ended thyristor inverter with choke-coupled impulse commutation | |
| JP3591982B2 (ja) | 磁気共鳴イメージング装置用電源装置 | |
| RU2110881C1 (ru) | Резонансный преобразователь с широтно-импульсной модуляцией | |
| KR100276019B1 (ko) | 마그네트론 구동용 고압 펄스 발생 장치 | |
| JPH0685632B2 (ja) | Ｄｃ／ｄｃ変換装置 | |
| CN111525802A (zh) | 变换装置 | |
| JPS62119892A (ja) | 誘導加熱調理器用インバ−タ | |
| JPH049614Y2 (ja) | ||
| SU658679A1 (ru) | Непосредственный преобразователь частоты | |
| JP3306484B2 (ja) | スイッチング電源回路 | |
| JPH0833313A (ja) | 電力変換装置のスナバ回路 | |
| SU917284A1 (ru) | Регулируемый преобразователь посто нного напр жени в переменное | |
| Stielau et al. | A high frequency link system with self-oscillating inverter and direct converter using ZTOs | |
| SU790322A1 (ru) | Устройство дл управлени -последовательно соединенными тиристорами |